JPS58169661A - デ−タ処理システム - Google Patents
デ−タ処理システムInfo
- Publication number
- JPS58169661A JPS58169661A JP5297282A JP5297282A JPS58169661A JP S58169661 A JPS58169661 A JP S58169661A JP 5297282 A JP5297282 A JP 5297282A JP 5297282 A JP5297282 A JP 5297282A JP S58169661 A JPS58169661 A JP S58169661A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- time
- processing
- register
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1) 発明の技術分野
本JA鞠はデータあ理システム、特に処理速度、処理機
能の異なったマルチプロセッサシステムに関するもので
ある。
能の異なったマルチプロセッサシステムに関するもので
ある。
(11)技術の背景
さて、システムの信頼性、装置利用の融通性、処理舵力
の増大を目指したシステムとしてマルチプロセッサシス
テムがあるが、該システムは複数台の中央処理表置が主
記憶表置を共有し、1つの管理プログラムのもとに、各
中央処理表置の負荷が均等になるように処理が割当てら
れるものである。ところで2台のプロセッサ(プロセッ
サ1゜プロセッサ2)が存在しているマルチプロセッサ
システムにおいて、プロセッサlと該プロセッサ1よル
も処理機能が多く、麩埋速度の遅いプロセッサ2では、
プロセッサlが与えられた処理を行ない一行不可能な砧
今に遭遇すると、プロセッサ2に割り込み要求を出し、
プロセッサ2に当咳処理を依頼して、プロセッサ1は処
理が終わるまで動作を停止するようなお互いに共存しな
がら処理をする方法が行なわれている。
の増大を目指したシステムとしてマルチプロセッサシス
テムがあるが、該システムは複数台の中央処理表置が主
記憶表置を共有し、1つの管理プログラムのもとに、各
中央処理表置の負荷が均等になるように処理が割当てら
れるものである。ところで2台のプロセッサ(プロセッ
サ1゜プロセッサ2)が存在しているマルチプロセッサ
システムにおいて、プロセッサlと該プロセッサ1よル
も処理機能が多く、麩埋速度の遅いプロセッサ2では、
プロセッサlが与えられた処理を行ない一行不可能な砧
今に遭遇すると、プロセッサ2に割り込み要求を出し、
プロセッサ2に当咳処理を依頼して、プロセッサ1は処
理が終わるまで動作を停止するようなお互いに共存しな
がら処理をする方法が行なわれている。
61i)従来技術と問題点
#11図は従来システムタイムチャート図である。
図において、to−taは時刻、τ1〜τ<ti時間間
隔を示す。時刻t−でグルセラt2とプロセフ?1は、
それぞれ独自の処理を実行している。ところで、命令を
記憶装置から匝み出してくる隙に、ある命令を解絖して
いるときに、時刻t、でプロセッサ1は与えられた処理
において実行不可能で6つ九とする。そのときにプロセ
ッサ1はプロセッサlとプロセッサ2が共有してもって
いるレジスタ内に(図示せず)央行不町目とな情報を移
行する処理をτ1の時間かけて行ない、終了次第、プロ
セッサ2に割や込みをかけ、プロセッサ2に処理を依頼
する。すると割シ込みをかけたプロセッサ1はその時点
でホルト状態に移行して時刻をt、でプロセッサ2から
スタート命令がかかるまで、待機する◇プロセッサ2は
時刻1.で割9込与がかかると、現在性なっている処理
を中断してプロセフ?1の剖シ込みを時刻t□1で受は
付け、重−の時間でプロセッサ1のための処理準備をし
てから時刻t4よシ共肩レジスタからに6tり出して処
理を行ない時刻t、で終了すると、プロ七yt1へスタ
ート命令を出して、プロセッサ2は時刻t・で再びもと
の処理を実行する。ところでこの場合にはプロセッサ1
は割9込みをかけてから再びスタートするまでの時間、
つまり時刻t、からプロセッサ2が割9込みを受は付け
る時刻1.までの時間τ1暎時刻1.から割シ込み処理
を開始する時刻t4までの時間τ1、時刻1.から処理
を完了し、プロセッサ1へ動作開始を起こさせる時刻t
、までの時間τ、のτ、十τ畠+τ1時間は、プロセッ
サlは完全に砿能を停止しており、プロセラ′?2によ
って再び動作を開始するまではプロセッサ2の単独動作
となる。1したがって、プロセッサ2が割9込みを要求
されてから上記処理を行なうまでに時間がかかる場合に
は、プロセッサlの停止時間が長びき時間の損失が大白
いという問題があった。
隔を示す。時刻t−でグルセラt2とプロセフ?1は、
それぞれ独自の処理を実行している。ところで、命令を
記憶装置から匝み出してくる隙に、ある命令を解絖して
いるときに、時刻t、でプロセッサ1は与えられた処理
において実行不可能で6つ九とする。そのときにプロセ
ッサ1はプロセッサlとプロセッサ2が共有してもって
いるレジスタ内に(図示せず)央行不町目とな情報を移
行する処理をτ1の時間かけて行ない、終了次第、プロ
セッサ2に割や込みをかけ、プロセッサ2に処理を依頼
する。すると割シ込みをかけたプロセッサ1はその時点
でホルト状態に移行して時刻をt、でプロセッサ2から
スタート命令がかかるまで、待機する◇プロセッサ2は
時刻1.で割9込与がかかると、現在性なっている処理
を中断してプロセフ?1の剖シ込みを時刻t□1で受は
付け、重−の時間でプロセッサ1のための処理準備をし
てから時刻t4よシ共肩レジスタからに6tり出して処
理を行ない時刻t、で終了すると、プロ七yt1へスタ
ート命令を出して、プロセッサ2は時刻t・で再びもと
の処理を実行する。ところでこの場合にはプロセッサ1
は割9込みをかけてから再びスタートするまでの時間、
つまり時刻t、からプロセッサ2が割9込みを受は付け
る時刻1.までの時間τ1暎時刻1.から割シ込み処理
を開始する時刻t4までの時間τ1、時刻1.から処理
を完了し、プロセッサ1へ動作開始を起こさせる時刻t
、までの時間τ、のτ、十τ畠+τ1時間は、プロセッ
サlは完全に砿能を停止しており、プロセラ′?2によ
って再び動作を開始するまではプロセッサ2の単独動作
となる。1したがって、プロセッサ2が割9込みを要求
されてから上記処理を行なうまでに時間がかかる場合に
は、プロセッサlの停止時間が長びき時間の損失が大白
いという問題があった。
4110 本発明の目的
そこで本発明は、上記欠点をなくシ、プ日七、す1が予
定の条理に遭遇してプロセッサ2に割り込みを要求した
とき直ちに停止せずに、プロセッサ2が処理を終了して
プロセッサ1に再びスタート命令を出すまでの間を利用
して、プロセラtlとプルセラ?2の並行処理の時間を
増大させることを目的としている。
定の条理に遭遇してプロセッサ2に割り込みを要求した
とき直ちに停止せずに、プロセッサ2が処理を終了して
プロセッサ1に再びスタート命令を出すまでの間を利用
して、プロセラtlとプルセラ?2の並行処理の時間を
増大させることを目的としている。
1ψ 本発明の構成
この目的は、少なくともプロセッサlと、該ノにおいて
、プロセッサ1は、与えらnた処理において実行不町舵
な命令を絖み田した除、70セツサ2に対してすぐに割
り込み要求を疋し、そのあとレジスタに割り込み要求に
対応した内容をセットシ、ホルト状JillK移行する
と共にプロセッサ2は上記割り込みを受は付は割り込み
処理に入ると、プロセッサlのホルト状−に6ることを
条件として該レジスタを読J)−咳レジスタ内容に対応
し九九理を実行するようにしたことによって4成される
0M 発明の実施例 非業行町詑館令に遭遇したときの本発明フローチ図にお
いて、第1図と同記号のものは同じものを示す。to′
〜(、/ね二時刻、1〜24はプにセーテ1、プロセッ
サ2の処理手順を示す0ここでは特に1セツトクロツク
処理につい′Cを表明する。時刻t0Iではプロセラ?
1とプロセッサ2はそれぞれ別の処理が行なわれでいる
。そして、プセセッf1、プロセッサ21−1それぞれ
独自の処理を行なっていくが、1守刻t、′でプロセッ
サ1はたまたまクロックに上記(重上のデータをセット
する命令(セットクロック命令)を解、仇し九七する。
、プロセッサ1は、与えらnた処理において実行不町舵
な命令を絖み田した除、70セツサ2に対してすぐに割
り込み要求を疋し、そのあとレジスタに割り込み要求に
対応した内容をセットシ、ホルト状JillK移行する
と共にプロセッサ2は上記割り込みを受は付は割り込み
処理に入ると、プロセッサlのホルト状−に6ることを
条件として該レジスタを読J)−咳レジスタ内容に対応
し九九理を実行するようにしたことによって4成される
0M 発明の実施例 非業行町詑館令に遭遇したときの本発明フローチ図にお
いて、第1図と同記号のものは同じものを示す。to′
〜(、/ね二時刻、1〜24はプにセーテ1、プロセッ
サ2の処理手順を示す0ここでは特に1セツトクロツク
処理につい′Cを表明する。時刻t0Iではプロセラ?
1とプロセッサ2はそれぞれ別の処理が行なわれでいる
。そして、プセセッf1、プロセッサ21−1それぞれ
独自の処理を行なっていくが、1守刻t、′でプロセッ
サ1はたまたまクロックに上記(重上のデータをセット
する命令(セットクロック命令)を解、仇し九七する。
ところが、プロセッサ1は処4礪1止が少ないためクロ
ックをアクセスできず、実、?I不可能となってしまう
。しかし、プロセッサ2は七のかわりにクロックにアク
セスできるものとする。すると、プロセッサlriプロ
セッサ2へ寿行不可i巳と@断すると同時に割9込みを
徴求する#(処理手順1〜4)。その後プロセッサlは
、クロックをセットする命令の第3バイト(戦9のhe
分)を屏1ife、アドレス計算、TLB索引等を行な
う拠理手顔5〜7)。これらの処理が行なわれるとプロ
セッサ1はさらに記憶鉄量からデータを絖み出し、レジ
スタにデータと命令を格納する(処゛1手rl 8〜1
0)。ここまでの処理を時刻1./で終了するとプロセ
ッサ1は改めてプロセッサ2のスタート侮令が丙ひくる
時!jlltg’まで処理を中断することになる。
ックをアクセスできず、実、?I不可能となってしまう
。しかし、プロセッサ2は七のかわりにクロックにアク
セスできるものとする。すると、プロセッサlriプロ
セッサ2へ寿行不可i巳と@断すると同時に割9込みを
徴求する#(処理手順1〜4)。その後プロセッサlは
、クロックをセットする命令の第3バイト(戦9のhe
分)を屏1ife、アドレス計算、TLB索引等を行な
う拠理手顔5〜7)。これらの処理が行なわれるとプロ
セッサ1はさらに記憶鉄量からデータを絖み出し、レジ
スタにデータと命令を格納する(処゛1手rl 8〜1
0)。ここまでの処理を時刻1./で終了するとプロセ
ッサ1は改めてプロセッサ2のスタート侮令が丙ひくる
時!jlltg’まで処理を中断することになる。
プロセッサ2では時刻1./でプロセッサ1から割り込
み要求がはいると、峙徊t2’で割り込みを受は付け、
レジスタを退避し、割多込みレベルに入る(時間T1)
。次に時刻14′で、プロセッサlからの割夛込みか他
のν、!Iり込みはないかを判断する(時間τ4.処理
手)@12〜14)。そして次に、プロセラ、す1はホ
ルトしていることを確Bg後s共有レジスタから命令を
白tみf2し、鱗状し、データを読み込み、データをク
ロックにセットし、プロセッサ1を再びスタートさせる
。(気」手4115〜20)。そしてプロセッサ2は退
避したレジスタを彼帰し、時刻ta′でもとのレベルに
もどシ、プロセッサ2の次の命令を実行する。(処理手
職21〜26)。さて、再びスタートがかけられたプロ
セッサlは他の割り込みはないかどうかをみて、プロセ
ッサlの次の命令を実行していく。尚、プロセッサlが
プロセッサ2に割9込みをかけ九めとの処理が、プロセ
ッサ2の処理手順141でに終わっていないときはプロ
セッサ2は処理手順15(プロセッサ1がホルト;、て
いるかどうかの判断)を繰り返すものとする。
み要求がはいると、峙徊t2’で割り込みを受は付け、
レジスタを退避し、割多込みレベルに入る(時間T1)
。次に時刻14′で、プロセッサlからの割夛込みか他
のν、!Iり込みはないかを判断する(時間τ4.処理
手)@12〜14)。そして次に、プロセラ、す1はホ
ルトしていることを確Bg後s共有レジスタから命令を
白tみf2し、鱗状し、データを読み込み、データをク
ロックにセットし、プロセッサ1を再びスタートさせる
。(気」手4115〜20)。そしてプロセッサ2は退
避したレジスタを彼帰し、時刻ta′でもとのレベルに
もどシ、プロセッサ2の次の命令を実行する。(処理手
職21〜26)。さて、再びスタートがかけられたプロ
セッサlは他の割り込みはないかどうかをみて、プロセ
ッサlの次の命令を実行していく。尚、プロセッサlが
プロセッサ2に割9込みをかけ九めとの処理が、プロセ
ッサ2の処理手順141でに終わっていないときはプロ
セッサ2は処理手順15(プロセッサ1がホルト;、て
いるかどうかの判断)を繰り返すものとする。
(V警 発明の効果
以上、呼細に説明したように本発明によれば、マルチプ
ロセッサシステムでは、プロセッサカ予定の乗件に遭遇
してもう一台のプロセッサに割シ込みを要求したときに
直ちに停止せずに、当該プロセッサで実行できる処理を
再びスタート命令がかけられるまでに行なうようにした
ことによって、両プロセッサの並行処理時間が増大する
ので、命令実行時間を短縮することができる。
ロセッサシステムでは、プロセッサカ予定の乗件に遭遇
してもう一台のプロセッサに割シ込みを要求したときに
直ちに停止せずに、当該プロセッサで実行できる処理を
再びスタート命令がかけられるまでに行なうようにした
ことによって、両プロセッサの並行処理時間が増大する
ので、命令実行時間を短縮することができる。
第1図は従来システムタイムチャート因、第2図は本発
明のタイムチャート図、島3図は非実行可能命令に遭遇
したときの不発明)四−チャードである。 図において、T1〜τ4は時間間隔、to〜t、。 1、/〜t、’it時刻、1〜24Fi処理手順である
。 1 (b) 第3図 特許庁長官殿 lルf1の表示 昭和67年↑¥JT喧l第名欠?7如;゛“l ” ’
f fA’ デ゛−タ汝理シ大ム一一−一−2−−一
3、補止をrるh ・111′1との関fイ 持、11出窄1人I
I所 神余用県用崎市中原区1−/1・田中1015番
地(522)名(j、富士通株式会社
明のタイムチャート図、島3図は非実行可能命令に遭遇
したときの不発明)四−チャードである。 図において、T1〜τ4は時間間隔、to〜t、。 1、/〜t、’it時刻、1〜24Fi処理手順である
。 1 (b) 第3図 特許庁長官殿 lルf1の表示 昭和67年↑¥JT喧l第名欠?7如;゛“l ” ’
f fA’ デ゛−タ汝理シ大ム一一−一−2−−一
3、補止をrるh ・111′1との関fイ 持、11出窄1人I
I所 神余用県用崎市中原区1−/1・田中1015番
地(522)名(j、富士通株式会社
Claims (1)
- 少なくともプロセッサ1と、威プロセッサlよシも処理
機能は多いが処理速度は遅いプロセッサ2とを備えたデ
ータ処理システムにおいて、プロセッサlは与えられた
処理において実行率ロJ龍な館令を絖み出した際プロセ
ッサ2に対してすぐに割シ込み要求tだし、そのあとレ
ジスタにhlJり込み要求に対応した自答2セットし、
ホルト状態に移行すると共にプロセッサ2は上記側)込
みを受は付は嗣9込み処理に入るとプロセッサlのホル
ト状態に6ることを条件として該レジスタを読み該レジ
スタ内存に対応した処理を実行するようにしたことを%
像とするデータ処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5297282A JPS58169661A (ja) | 1982-03-31 | 1982-03-31 | デ−タ処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5297282A JPS58169661A (ja) | 1982-03-31 | 1982-03-31 | デ−タ処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58169661A true JPS58169661A (ja) | 1983-10-06 |
JPS6336023B2 JPS6336023B2 (ja) | 1988-07-18 |
Family
ID=12929799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5297282A Granted JPS58169661A (ja) | 1982-03-31 | 1982-03-31 | デ−タ処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58169661A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6011960A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | マルチプロセツサシステム |
JPS60173657A (ja) * | 1984-02-16 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | グル−プリモ−ト処理方式 |
JPS60173656A (ja) * | 1984-02-16 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 単一リモ−ト処理方式 |
JPS6170653A (ja) * | 1984-09-13 | 1986-04-11 | Fujitsu Ltd | プロセツサ間の割込み制御方式 |
JPS6186863A (ja) * | 1984-10-05 | 1986-05-02 | Mitsubishi Electric Corp | マルチプロセサシステムにおける制御方式 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5423348A (en) * | 1977-07-23 | 1979-02-21 | Ricoh Co Ltd | Control method for apparatus on multi-microcomputer system |
JPS5688551A (en) * | 1979-12-21 | 1981-07-18 | Fujitsu Ltd | Control system for multiprocessor system |
-
1982
- 1982-03-31 JP JP5297282A patent/JPS58169661A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5423348A (en) * | 1977-07-23 | 1979-02-21 | Ricoh Co Ltd | Control method for apparatus on multi-microcomputer system |
JPS5688551A (en) * | 1979-12-21 | 1981-07-18 | Fujitsu Ltd | Control system for multiprocessor system |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6011960A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | マルチプロセツサシステム |
JPS60173657A (ja) * | 1984-02-16 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | グル−プリモ−ト処理方式 |
JPS60173656A (ja) * | 1984-02-16 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 単一リモ−ト処理方式 |
JPS6170653A (ja) * | 1984-09-13 | 1986-04-11 | Fujitsu Ltd | プロセツサ間の割込み制御方式 |
JPS6186863A (ja) * | 1984-10-05 | 1986-05-02 | Mitsubishi Electric Corp | マルチプロセサシステムにおける制御方式 |
JPH022179B2 (ja) * | 1984-10-05 | 1990-01-17 | Mitsubishi Electric Corp |
Also Published As
Publication number | Publication date |
---|---|
JPS6336023B2 (ja) | 1988-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0430053B2 (ja) | ||
KR950009455A (ko) | 디지탈 신호처리 프로세서 | |
JPH09190406A (ja) | 直接メモリアクセス制御装置及びこれを用いた伝送システム | |
JPS58169661A (ja) | デ−タ処理システム | |
JPH02101560A (ja) | バスインタフェース装置 | |
JP2550708B2 (ja) | デバッグ方式 | |
JPS61136159A (ja) | シングルチツプマイクロコンピユ−タ | |
JPS61101864A (ja) | プログラム制御方式 | |
JPS6049464A (ja) | マルチプロセッサ計算機におけるプロセッサ間通信方式 | |
JPH04302346A (ja) | マルチプロセッサシステム | |
JP2821176B2 (ja) | 情報処理装置 | |
JP2803270B2 (ja) | Scsiホストアダプタ回路 | |
JPS6041786B2 (ja) | 割込制御システム | |
JPH0375959A (ja) | マルチプロセッサのデータ転送装置 | |
JP2875546B2 (ja) | 情報処理システム | |
JPS6389963A (ja) | マルチプロセサシステムにおける並列イニシヤル処理方式 | |
JPS6159533A (ja) | 記憶装置アクセス制御方式 | |
JPS6252900B2 (ja) | ||
JPH05342026A (ja) | マルチプロセッサ装置及びその同期制御方式 | |
JPH03191459A (ja) | 割り込み応答処理装置 | |
JPH0533414B2 (ja) | ||
JPS61216069A (ja) | チヤネル制御方式 | |
JPH0198029A (ja) | データ処理装置 | |
JPH0373054A (ja) | 情報処理装置 | |
JPS59212963A (ja) | 割込制御方式 |