JPS58169661A - デ−タ処理システム - Google Patents
デ−タ処理システムInfo
- Publication number
- JPS58169661A JPS58169661A JP5297282A JP5297282A JPS58169661A JP S58169661 A JPS58169661 A JP S58169661A JP 5297282 A JP5297282 A JP 5297282A JP 5297282 A JP5297282 A JP 5297282A JP S58169661 A JPS58169661 A JP S58169661A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- time
- processing
- register
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本ＪＡ鞠はデータあ理システム、特に処理速度、処理機
能の異なったマルチプロセッサシステムに関するもので
ある。
能の異なったマルチプロセッサシステムに関するもので
ある。
（１１）技術の背景
さて、システムの信頼性、装置利用の融通性、処理舵力
の増大を目指したシステムとしてマルチプロセッサシス
テムがあるが、該システムは複数台の中央処理表置が主
記憶表置を共有し、１つの管理プログラムのもとに、各
中央処理表置の負荷が均等になるように処理が割当てら
れるものである。ところで２台のプロセッサ（プロセッ
サ１゜プロセッサ２）が存在しているマルチプロセッサ
システムにおいて、プロセッサｌと該プロセッサ１よル
も処理機能が多く、麩埋速度の遅いプロセッサ２では、
プロセッサｌが与えられた処理を行ない一行不可能な砧
今に遭遇すると、プロセッサ２に割り込み要求を出し、
プロセッサ２に当咳処理を依頼して、プロセッサ１は処
理が終わるまで動作を停止するようなお互いに共存しな
がら処理をする方法が行なわれている。
の増大を目指したシステムとしてマルチプロセッサシス
テムがあるが、該システムは複数台の中央処理表置が主
記憶表置を共有し、１つの管理プログラムのもとに、各
中央処理表置の負荷が均等になるように処理が割当てら
れるものである。ところで２台のプロセッサ（プロセッ
サ１゜プロセッサ２）が存在しているマルチプロセッサ
システムにおいて、プロセッサｌと該プロセッサ１よル
も処理機能が多く、麩埋速度の遅いプロセッサ２では、
プロセッサｌが与えられた処理を行ない一行不可能な砧
今に遭遇すると、プロセッサ２に割り込み要求を出し、
プロセッサ２に当咳処理を依頼して、プロセッサ１は処
理が終わるまで動作を停止するようなお互いに共存しな
がら処理をする方法が行なわれている。
６１ｉ）従来技術と問題点
＃１１図は従来システムタイムチャート図である。
図において、ｔｏ−ｔａは時刻、τ１〜τ＜ｔｉ時間間
隔を示す。時刻ｔ−でグルセラｔ２とプロセフ？１は、
それぞれ独自の処理を実行している。ところで、命令を
記憶装置から匝み出してくる隙に、ある命令を解絖して
いるときに、時刻ｔ、でプロセッサ１は与えられた処理
において実行不可能で６つ九とする。そのときにプロセ
ッサ１はプロセッサｌとプロセッサ２が共有してもって
いるレジスタ内に（図示せず）央行不町目とな情報を移
行する処理をτ１の時間かけて行ない、終了次第、プロ
セッサ２に割や込みをかけ、プロセッサ２に処理を依頼
する。すると割シ込みをかけたプロセッサ１はその時点
でホルト状態に移行して時刻をｔ、でプロセッサ２から
スタート命令がかかるまで、待機する◇プロセッサ２は
時刻１．で割９込与がかかると、現在性なっている処理
を中断してプロセフ？１の剖シ込みを時刻ｔ□１で受は
付け、重−の時間でプロセッサ１のための処理準備をし
てから時刻ｔ４よシ共肩レジスタからに６ｔり出して処
理を行ない時刻ｔ、で終了すると、プロ七ｙｔ１へスタ
ート命令を出して、プロセッサ２は時刻ｔ・で再びもと
の処理を実行する。ところでこの場合にはプロセッサ１
は割９込みをかけてから再びスタートするまでの時間、
つまり時刻ｔ、からプロセッサ２が割９込みを受は付け
る時刻１．までの時間τ１暎時刻１．から割シ込み処理
を開始する時刻ｔ４までの時間τ１、時刻１．から処理
を完了し、プロセッサ１へ動作開始を起こさせる時刻ｔ
、までの時間τ、のτ、十τ畠＋τ１時間は、プロセッ
サｌは完全に砿能を停止しており、プロセラ′？２によ
って再び動作を開始するまではプロセッサ２の単独動作
となる。１したがって、プロセッサ２が割９込みを要求
されてから上記処理を行なうまでに時間がかかる場合に
は、プロセッサｌの停止時間が長びき時間の損失が大白
いという問題があった。
隔を示す。時刻ｔ−でグルセラｔ２とプロセフ？１は、
それぞれ独自の処理を実行している。ところで、命令を
記憶装置から匝み出してくる隙に、ある命令を解絖して
いるときに、時刻ｔ、でプロセッサ１は与えられた処理
において実行不可能で６つ九とする。そのときにプロセ
ッサ１はプロセッサｌとプロセッサ２が共有してもって
いるレジスタ内に（図示せず）央行不町目とな情報を移
行する処理をτ１の時間かけて行ない、終了次第、プロ
セッサ２に割や込みをかけ、プロセッサ２に処理を依頼
する。すると割シ込みをかけたプロセッサ１はその時点
でホルト状態に移行して時刻をｔ、でプロセッサ２から
スタート命令がかかるまで、待機する◇プロセッサ２は
時刻１．で割９込与がかかると、現在性なっている処理
を中断してプロセフ？１の剖シ込みを時刻ｔ□１で受は
付け、重−の時間でプロセッサ１のための処理準備をし
てから時刻ｔ４よシ共肩レジスタからに６ｔり出して処
理を行ない時刻ｔ、で終了すると、プロ七ｙｔ１へスタ
ート命令を出して、プロセッサ２は時刻ｔ・で再びもと
の処理を実行する。ところでこの場合にはプロセッサ１
は割９込みをかけてから再びスタートするまでの時間、
つまり時刻ｔ、からプロセッサ２が割９込みを受は付け
る時刻１．までの時間τ１暎時刻１．から割シ込み処理
を開始する時刻ｔ４までの時間τ１、時刻１．から処理
を完了し、プロセッサ１へ動作開始を起こさせる時刻ｔ
、までの時間τ、のτ、十τ畠＋τ１時間は、プロセッ
サｌは完全に砿能を停止しており、プロセラ′？２によ
って再び動作を開始するまではプロセッサ２の単独動作
となる。１したがって、プロセッサ２が割９込みを要求
されてから上記処理を行なうまでに時間がかかる場合に
は、プロセッサｌの停止時間が長びき時間の損失が大白
いという問題があった。
４１１０ 本発明の目的
そこで本発明は、上記欠点をなくシ、プ日七、す１が予
定の条理に遭遇してプロセッサ２に割り込みを要求した
とき直ちに停止せずに、プロセッサ２が処理を終了して
プロセッサ１に再びスタート命令を出すまでの間を利用
して、プロセラｔｌとプルセラ？２の並行処理の時間を
増大させることを目的としている。
定の条理に遭遇してプロセッサ２に割り込みを要求した
とき直ちに停止せずに、プロセッサ２が処理を終了して
プロセッサ１に再びスタート命令を出すまでの間を利用
して、プロセラｔｌとプルセラ？２の並行処理の時間を
増大させることを目的としている。
１ψ 本発明の構成
この目的は、少なくともプロセッサｌと、該ノにおいて
、プロセッサ１は、与えらｎた処理において実行不町舵
な命令を絖み田した除、７０セツサ２に対してすぐに割
り込み要求を疋し、そのあとレジスタに割り込み要求に
対応した内容をセットシ、ホルト状ＪｉｌｌＫ移行する
と共にプロセッサ２は上記割り込みを受は付は割り込み
処理に入ると、プロセッサｌのホルト状−に６ることを
条件として該レジスタを読Ｊ）−咳レジスタ内容に対応
し九九理を実行するようにしたことによって４成される
０Ｍ 発明の実施例 非業行町詑館令に遭遇したときの本発明フローチ図にお
いて、第１図と同記号のものは同じものを示す。ｔｏ′
〜（、／ね二時刻、１〜２４はプにセーテ１、プロセッ
サ２の処理手順を示す０ここでは特に１セツトクロツク
処理につい′Ｃを表明する。時刻ｔ０Ｉではプロセラ？
１とプロセッサ２はそれぞれ別の処理が行なわれでいる
。そして、プセセッｆ１、プロセッサ２１−１それぞれ
独自の処理を行なっていくが、１守刻ｔ、′でプロセッ
サ１はたまたまクロックに上記（重上のデータをセット
する命令（セットクロック命令）を解、仇し九七する。
、プロセッサ１は、与えらｎた処理において実行不町舵
な命令を絖み田した除、７０セツサ２に対してすぐに割
り込み要求を疋し、そのあとレジスタに割り込み要求に
対応した内容をセットシ、ホルト状ＪｉｌｌＫ移行する
と共にプロセッサ２は上記割り込みを受は付は割り込み
処理に入ると、プロセッサｌのホルト状−に６ることを
条件として該レジスタを読Ｊ）−咳レジスタ内容に対応
し九九理を実行するようにしたことによって４成される
０Ｍ 発明の実施例 非業行町詑館令に遭遇したときの本発明フローチ図にお
いて、第１図と同記号のものは同じものを示す。ｔｏ′
〜（、／ね二時刻、１〜２４はプにセーテ１、プロセッ
サ２の処理手順を示す０ここでは特に１セツトクロツク
処理につい′Ｃを表明する。時刻ｔ０Ｉではプロセラ？
１とプロセッサ２はそれぞれ別の処理が行なわれでいる
。そして、プセセッｆ１、プロセッサ２１−１それぞれ
独自の処理を行なっていくが、１守刻ｔ、′でプロセッ
サ１はたまたまクロックに上記（重上のデータをセット
する命令（セットクロック命令）を解、仇し九七する。
ところが、プロセッサ１は処４礪１止が少ないためクロ
ックをアクセスできず、実、？Ｉ不可能となってしまう
。しかし、プロセッサ２は七のかわりにクロックにアク
セスできるものとする。すると、プロセッサｌｒｉプロ
セッサ２へ寿行不可ｉ巳と＠断すると同時に割９込みを
徴求する＃（処理手順１〜４）。その後プロセッサｌは
、クロックをセットする命令の第３バイト（戦９のｈｅ
分）を屏１ｉｆｅ、アドレス計算、ＴＬＢ索引等を行な
う拠理手顔５〜７）。これらの処理が行なわれるとプロ
セッサ１はさらに記憶鉄量からデータを絖み出し、レジ
スタにデータと命令を格納する（処゛１手ｒｌ ８〜１
０）。ここまでの処理を時刻１．／で終了するとプロセ
ッサ１は改めてプロセッサ２のスタート侮令が丙ひくる
時！ｊｌｌｔｇ’まで処理を中断することになる。
ックをアクセスできず、実、？Ｉ不可能となってしまう
。しかし、プロセッサ２は七のかわりにクロックにアク
セスできるものとする。すると、プロセッサｌｒｉプロ
セッサ２へ寿行不可ｉ巳と＠断すると同時に割９込みを
徴求する＃（処理手順１〜４）。その後プロセッサｌは
、クロックをセットする命令の第３バイト（戦９のｈｅ
分）を屏１ｉｆｅ、アドレス計算、ＴＬＢ索引等を行な
う拠理手顔５〜７）。これらの処理が行なわれるとプロ
セッサ１はさらに記憶鉄量からデータを絖み出し、レジ
スタにデータと命令を格納する（処゛１手ｒｌ ８〜１
０）。ここまでの処理を時刻１．／で終了するとプロセ
ッサ１は改めてプロセッサ２のスタート侮令が丙ひくる
時！ｊｌｌｔｇ’まで処理を中断することになる。
プロセッサ２では時刻１．／でプロセッサ１から割り込
み要求がはいると、峙徊ｔ２’で割り込みを受は付け、
レジスタを退避し、割多込みレベルに入る（時間Ｔ１）
。次に時刻１４′で、プロセッサｌからの割夛込みか他
のν、！Ｉり込みはないかを判断する（時間τ４．処理
手）＠１２〜１４）。そして次に、プロセラ、す１はホ
ルトしていることを確Ｂｇ後ｓ共有レジスタから命令を
白ｔみｆ２し、鱗状し、データを読み込み、データをク
ロックにセットし、プロセッサ１を再びスタートさせる
。（気」手４１１５〜２０）。そしてプロセッサ２は退
避したレジスタを彼帰し、時刻ｔａ′でもとのレベルに
もどシ、プロセッサ２の次の命令を実行する。（処理手
職２１〜２６）。さて、再びスタートがかけられたプロ
セッサｌは他の割り込みはないかどうかをみて、プロセ
ッサｌの次の命令を実行していく。尚、プロセッサｌが
プロセッサ２に割９込みをかけ九めとの処理が、プロセ
ッサ２の処理手順１４１でに終わっていないときはプロ
セッサ２は処理手順１５（プロセッサ１がホルト；、て
いるかどうかの判断）を繰り返すものとする。
み要求がはいると、峙徊ｔ２’で割り込みを受は付け、
レジスタを退避し、割多込みレベルに入る（時間Ｔ１）
。次に時刻１４′で、プロセッサｌからの割夛込みか他
のν、！Ｉり込みはないかを判断する（時間τ４．処理
手）＠１２〜１４）。そして次に、プロセラ、す１はホ
ルトしていることを確Ｂｇ後ｓ共有レジスタから命令を
白ｔみｆ２し、鱗状し、データを読み込み、データをク
ロックにセットし、プロセッサ１を再びスタートさせる
。（気」手４１１５〜２０）。そしてプロセッサ２は退
避したレジスタを彼帰し、時刻ｔａ′でもとのレベルに
もどシ、プロセッサ２の次の命令を実行する。（処理手
職２１〜２６）。さて、再びスタートがかけられたプロ
セッサｌは他の割り込みはないかどうかをみて、プロセ
ッサｌの次の命令を実行していく。尚、プロセッサｌが
プロセッサ２に割９込みをかけ九めとの処理が、プロセ
ッサ２の処理手順１４１でに終わっていないときはプロ
セッサ２は処理手順１５（プロセッサ１がホルト；、て
いるかどうかの判断）を繰り返すものとする。
（Ｖ警 発明の効果
以上、呼細に説明したように本発明によれば、マルチプ
ロセッサシステムでは、プロセッサカ予定の乗件に遭遇
してもう一台のプロセッサに割シ込みを要求したときに
直ちに停止せずに、当該プロセッサで実行できる処理を
再びスタート命令がかけられるまでに行なうようにした
ことによって、両プロセッサの並行処理時間が増大する
ので、命令実行時間を短縮することができる。
ロセッサシステムでは、プロセッサカ予定の乗件に遭遇
してもう一台のプロセッサに割シ込みを要求したときに
直ちに停止せずに、当該プロセッサで実行できる処理を
再びスタート命令がかけられるまでに行なうようにした
ことによって、両プロセッサの並行処理時間が増大する
ので、命令実行時間を短縮することができる。
第１図は従来システムタイムチャート因、第２図は本発
明のタイムチャート図、島３図は非実行可能命令に遭遇
したときの不発明）四−チャードである。 図において、Ｔ１〜τ４は時間間隔、ｔｏ〜ｔ、。 １、／〜ｔ、’ｉｔ時刻、１〜２４Ｆｉ処理手順である
。 １ （ｂ） 第３図 特許庁長官殿 ｌルｆ１の表示 昭和６７年↑￥ＪＴ喧ｌ第名欠？７如；゛“ｌ ” ’
ｆ ｆＡ’ デ゛−タ汝理シ大ム一一−一−２−−一
３、補止をｒるｈ ・１１１′１との関ｆイ 持、１１出窄１人Ｉ
Ｉ所 神余用県用崎市中原区１−／１・田中１０１５番
地（５２２）名（ｊ、富士通株式会社
明のタイムチャート図、島３図は非実行可能命令に遭遇
したときの不発明）四−チャードである。 図において、Ｔ１〜τ４は時間間隔、ｔｏ〜ｔ、。 １、／〜ｔ、’ｉｔ時刻、１〜２４Ｆｉ処理手順である
。 １ （ｂ） 第３図 特許庁長官殿 ｌルｆ１の表示 昭和６７年↑￥ＪＴ喧ｌ第名欠？７如；゛“ｌ ” ’
ｆ ｆＡ’ デ゛−タ汝理シ大ム一一−一−２−−一
３、補止をｒるｈ ・１１１′１との関ｆイ 持、１１出窄１人Ｉ
Ｉ所 神余用県用崎市中原区１−／１・田中１０１５番
地（５２２）名（ｊ、富士通株式会社
Claims (1)
- 少なくともプロセッサ１と、威プロセッサｌよシも処理
機能は多いが処理速度は遅いプロセッサ２とを備えたデ
ータ処理システムにおいて、プロセッサｌは与えられた
処理において実行率ロＪ龍な館令を絖み出した際プロセ
ッサ２に対してすぐに割シ込み要求ｔだし、そのあとレ
ジスタにｈｌＪり込み要求に対応した自答２セットし、
ホルト状態に移行すると共にプロセッサ２は上記側）込
みを受は付は嗣９込み処理に入るとプロセッサｌのホル
ト状態に６ることを条件として該レジスタを読み該レジ
スタ内存に対応した処理を実行するようにしたことを％
像とするデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297282A JPS58169661A (ja) | 1982-03-31 | 1982-03-31 | デ−タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297282A JPS58169661A (ja) | 1982-03-31 | 1982-03-31 | デ−タ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58169661A true JPS58169661A (ja) | 1983-10-06 |
| JPS6336023B2 JPS6336023B2 (ja) | 1988-07-18 |
Family
ID=12929799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5297282A Granted JPS58169661A (ja) | 1982-03-31 | 1982-03-31 | デ−タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58169661A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011960A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | マルチプロセツサシステム |
| JPS60173657A (ja) * | 1984-02-16 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | グル−プリモ−ト処理方式 |
| JPS60173656A (ja) * | 1984-02-16 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 単一リモ−ト処理方式 |
| JPS6170653A (ja) * | 1984-09-13 | 1986-04-11 | Fujitsu Ltd | プロセツサ間の割込み制御方式 |
| JPS6186863A (ja) * | 1984-10-05 | 1986-05-02 | Mitsubishi Electric Corp | マルチプロセサシステムにおける制御方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5423348A (en) * | 1977-07-23 | 1979-02-21 | Ricoh Co Ltd | Control method for apparatus on multi-microcomputer system |
| JPS5688551A (en) * | 1979-12-21 | 1981-07-18 | Fujitsu Ltd | Control system for multiprocessor system |
-
1982
- 1982-03-31 JP JP5297282A patent/JPS58169661A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5423348A (en) * | 1977-07-23 | 1979-02-21 | Ricoh Co Ltd | Control method for apparatus on multi-microcomputer system |
| JPS5688551A (en) * | 1979-12-21 | 1981-07-18 | Fujitsu Ltd | Control system for multiprocessor system |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011960A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | マルチプロセツサシステム |
| JPS60173657A (ja) * | 1984-02-16 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | グル−プリモ−ト処理方式 |
| JPS60173656A (ja) * | 1984-02-16 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 単一リモ−ト処理方式 |
| JPS6170653A (ja) * | 1984-09-13 | 1986-04-11 | Fujitsu Ltd | プロセツサ間の割込み制御方式 |
| JPS6186863A (ja) * | 1984-10-05 | 1986-05-02 | Mitsubishi Electric Corp | マルチプロセサシステムにおける制御方式 |
| JPH022179B2 (ja) * | 1984-10-05 | 1990-01-17 | Mitsubishi Electric Corp |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6336023B2 (ja) | 1988-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0430053B2 (ja) | ||
| KR950009455A (ko) | 디지탈 신호처리 프로세서 | |
| JPH09190406A (ja) | 直接メモリアクセス制御装置及びこれを用いた伝送システム | |
| JPS58169661A (ja) | デ−タ処理システム | |
| JPH02101560A (ja) | バスインタフェース装置 | |
| JP2550708B2 (ja) | デバッグ方式 | |
| JPS61136159A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS61101864A (ja) | プログラム制御方式 | |
| JPS6049464A (ja) | マルチプロセッサ計算機におけるプロセッサ間通信方式 | |
| JPH04302346A (ja) | マルチプロセッサシステム | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| JPS6041786B2 (ja) | 割込制御システム | |
| JPH0375959A (ja) | マルチプロセッサのデータ転送装置 | |
| JP2875546B2 (ja) | 情報処理システム | |
| JPS6389963A (ja) | マルチプロセサシステムにおける並列イニシヤル処理方式 | |
| JPS6159533A (ja) | 記憶装置アクセス制御方式 | |
| JPS6252900B2 (ja) | ||
| JPH05342026A (ja) | マルチプロセッサ装置及びその同期制御方式 | |
| JPH03191459A (ja) | 割り込み応答処理装置 | |
| JPH0533414B2 (ja) | ||
| JPS61216069A (ja) | チヤネル制御方式 | |
| JPH0198029A (ja) | データ処理装置 | |
| JPH0373054A (ja) | 情報処理装置 | |
| JPS59212963A (ja) | 割込制御方式 |