JPS594013A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS594013A JPS594013A JP11294782A JP11294782A JPS594013A JP S594013 A JPS594013 A JP S594013A JP 11294782 A JP11294782 A JP 11294782A JP 11294782 A JP11294782 A JP 11294782A JP S594013 A JPS594013 A JP S594013A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- film
- region
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title description 3
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 15
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000002513 implantation Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 238000010438 heat treatment Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はコンタクト抵抗の低減化を図った半導体装置
の製造方法に関する。
の製造方法に関する。
半導体素子の動作速度を向上させるには、その出力抵抗
の値をできるだけ低くすることが必要である。そしてこ
の出力抵抗の中でコンタクト部分におけるコンタク抵抗
の占める割合は無視することができない。たとえば典型
的なトランジスタの出力抵抗が約１０ＫＱ程度であると
すれば、コンタクト抵抗は約２にΩにもなる。
の値をできるだけ低くすることが必要である。そしてこ
の出力抵抗の中でコンタクト部分におけるコンタク抵抗
の占める割合は無視することができない。たとえば典型
的なトランジスタの出力抵抗が約１０ＫＱ程度であると
すれば、コンタクト抵抗は約２にΩにもなる。
一方、素子の微細化に伴い、コンタクト開口面積や金属
配線の幅が縮小され、半導体領域と配線との間の実効的
な接触面積は低重している。
配線の幅が縮小され、半導体領域と配線との間の実効的
な接触面積は低重している。
たとえば昭和５３年における技術では、コンタクト開口
面積が５１ｍＸ５μｍ１アルミ配線の幅が４．５μｍで
あり、位侮合わせのずれを考慮した両者間の接触面積が
８μゴであったのに対して、昭和５６年における技術で
は前者が３２ｍＸ３μｍ１後者が３．５μｍであり、ま
た接触面積は３ｐｍ：に減少している。コンタクト抵抗
は上記接触面積に反比例するため、昭和５３年の技術で
は約ＩＫΩであったものが昭和５６年の技術ではその３
倍の３にΩにも増加している。
面積が５１ｍＸ５μｍ１アルミ配線の幅が４．５μｍで
あり、位侮合わせのずれを考慮した両者間の接触面積が
８μゴであったのに対して、昭和５６年における技術で
は前者が３２ｍＸ３μｍ１後者が３．５μｍであり、ま
た接触面積は３ｐｍ：に減少している。コンタクト抵抗
は上記接触面積に反比例するため、昭和５３年の技術で
は約ＩＫΩであったものが昭和５６年の技術ではその３
倍の３にΩにも増加している。
そしてこのコンタクト抵抗は、特に不純物としてリンが
拡散されている単結晶シリコンからなる半導体惟域とア
ルミニウム層あるいはシリコン酸化廟するアルミニウム
層との間で最も高い値となる。
拡散されている単結晶シリコンからなる半導体惟域とア
ルミニウム層あるいはシリコン酸化廟するアルミニウム
層との間で最も高い値となる。
第１図は単結晶シリコン半導体基板の表面に形成された
拡散領域とアルミニウムからなる配線層との間でコンタ
クトをとる場合の、従来の工程を示す断面図である。上
記両者間でコンタクトをとるには次のような方法で行な
われている。まず第１図（ａ）に示すように、Ｐ形のシ
リコン単結晶からなる半導体基板１１の表面に不純物と
してリンを選択拡散することにより反１形の半導体領域
１２を形成する。次に上記工程により一生じた基板１１
表面のシリコン酸化膜を全面除去して、新たに基板１１
の全面に厚いシリコン酸化膜１３を形成し、次いで所定
のマスクを用いて上記シリコン酸化ＩＩ！１８１３にコ
ンタクト孔１４を第１図（ｂ）に示すように形成する。
拡散領域とアルミニウムからなる配線層との間でコンタ
クトをとる場合の、従来の工程を示す断面図である。上
記両者間でコンタクトをとるには次のような方法で行な
われている。まず第１図（ａ）に示すように、Ｐ形のシ
リコン単結晶からなる半導体基板１１の表面に不純物と
してリンを選択拡散することにより反１形の半導体領域
１２を形成する。次に上記工程により一生じた基板１１
表面のシリコン酸化膜を全面除去して、新たに基板１１
の全面に厚いシリコン酸化膜１３を形成し、次いで所定
のマスクを用いて上記シリコン酸化ＩＩ！１８１３にコ
ンタクト孔１４を第１図（ｂ）に示すように形成する。
次に全面にアルミニウムを蒸着により被着させ、さらに
これをパターニングしてｇ１図（ｃｌに示すように、上
配置〜形半導体領域１２の表面に接続された配線層１５
を形成することによりコンタクトがとられる。そしてこ
の後は配線層１５のシンターが行なわれる。
これをパターニングしてｇ１図（ｃｌに示すように、上
配置〜形半導体領域１２の表面に接続された配線層１５
を形成することによりコンタクトがとられる。そしてこ
の後は配線層１５のシンターが行なわれる。
上記工程ではコンタクト孔１４と配線層１５との位置合
わせが正確に行なわれた場合の例であり、第２図のパタ
ーン平面図で示すように、シリコン酸化膜１３に開口さ
れたコンタクト孔１４上に配線層１５のパターンが正確
ｌこ位置していることがわかる。
わせが正確に行なわれた場合の例であり、第２図のパタ
ーン平面図で示すように、シリコン酸化膜１３に開口さ
れたコンタクト孔１４上に配線層１５のパターンが正確
ｌこ位置していることがわかる。
ところで、上記従来の方法ではコンタクト孔１４の開口
と配線層１５の形成が別工程で行なわれるため、第１図
（Ｃ）および第２図に示すように常にコンタクト孔１４
と配線層１５との位置合わせが正確に行なえるという保
障はない。しかも年々、１子の微細化が図られている実
状において、上記コンタクト孔１４の面積および配線層
１５の幅はより縮小化されていく傾向にある。このため
、上記両者の位置合わせはより困難となり、位置ずれが
発生することは避けられない。＠３図は上記位置ずれが
発生したときの状態を示すもので、第３図（ａ）はパタ
ーン平面図、第３図（ｂｌは同図（ａｌのＡ −Ａ’線
に沿った断面図である。いま、前記第２図に示すように
位置合わせが正確に行なわれたときのコンタクト孔１４
のコンタクト面積が９μばてあり、このときのコンタク
ト抵抗が約ＩＫΩであるとする。これに対して第３図の
ように位置ずれが発生し、このときのコンタクト孔１４
と配線層１５との接触面積が１μゴであったとすると、
コンタクト抵抗は約９にΩに増加してしまう。しかも上
記位置ずれの量は一定ではないため、コンタクト抵抗の
値もばらつくことになる。
と配線層１５の形成が別工程で行なわれるため、第１図
（Ｃ）および第２図に示すように常にコンタクト孔１４
と配線層１５との位置合わせが正確に行なえるという保
障はない。しかも年々、１子の微細化が図られている実
状において、上記コンタクト孔１４の面積および配線層
１５の幅はより縮小化されていく傾向にある。このため
、上記両者の位置合わせはより困難となり、位置ずれが
発生することは避けられない。＠３図は上記位置ずれが
発生したときの状態を示すもので、第３図（ａ）はパタ
ーン平面図、第３図（ｂｌは同図（ａｌのＡ −Ａ’線
に沿った断面図である。いま、前記第２図に示すように
位置合わせが正確に行なわれたときのコンタクト孔１４
のコンタクト面積が９μばてあり、このときのコンタク
ト抵抗が約ＩＫΩであるとする。これに対して第３図の
ように位置ずれが発生し、このときのコンタクト孔１４
と配線層１５との接触面積が１μゴであったとすると、
コンタクト抵抗は約９にΩに増加してしまう。しかも上
記位置ずれの量は一定ではないため、コンタクト抵抗の
値もばらつくことになる。
このように従来の方法では、コンタクト抵抗の値が高く
なるという欠点があり、しかも値にばらつきが生じると
いう欠点もある。
なるという欠点があり、しかも値にばらつきが生じると
いう欠点もある。
この発明は上記事情を考慮しでなされたものであり、そ
の目的とするところは半導体領域と配線層との間のコン
タクト抵抗を常に一定した低い値にすることができる半
導体装置の製造方法を提供することにある。
の目的とするところは半導体領域と配線層との間のコン
タクト抵抗を常に一定した低い値にすることができる半
導体装置の製造方法を提供することにある。
上記目的を達成するためこの社明にあっては、レジスト
・リフトオフ手法による自己整合法によりシリコン酸化
膜に開口されたコンタクト孔内にシリコンを含有するア
ルミニウムからなる金属層を形成し、次に上記シリコン
鹸化膜上にシリコンを含有する金属層を全面形成してこ
れをパターニング形成して配線層を形成するようにして
いる。
・リフトオフ手法による自己整合法によりシリコン酸化
膜に開口されたコンタクト孔内にシリコンを含有するア
ルミニウムからなる金属層を形成し、次に上記シリコン
鹸化膜上にシリコンを含有する金属層を全面形成してこ
れをパターニング形成して配線層を形成するようにして
いる。
以下図面を参照してこの発明の詳細な説明する。第４図
はこの発明の方法の工程を示す断面図であり、コンタク
トは次のようにしてとられている。まず第４図（ａ）に
示すように、Ｐ形のシリコン単結晶からなる半導体基板
２１の表面に不純物としてリンを選択拡散することによ
りＮ−形の半導体領域２２を形成する。すなわち、リン
のインプラ・ドーズ着を２．５ Ｘ １０ ｏｎに設
定した上で６０ＫｅＶのエネルギ・−でインプラを行な
い、次にＮ２雰囲気中で１０００Ｃの温度で１５０分間
アニール処理して上記Ｎ十形半導体領域２２を形成する
。次に第４図（ｂｌに示すように、基板２１の全面に約
０．５μｍの厚みのシリコン酸化膜２３を形成する。
はこの発明の方法の工程を示す断面図であり、コンタク
トは次のようにしてとられている。まず第４図（ａ）に
示すように、Ｐ形のシリコン単結晶からなる半導体基板
２１の表面に不純物としてリンを選択拡散することによ
りＮ−形の半導体領域２２を形成する。すなわち、リン
のインプラ・ドーズ着を２．５ Ｘ １０ ｏｎに設
定した上で６０ＫｅＶのエネルギ・−でインプラを行な
い、次にＮ２雰囲気中で１０００Ｃの温度で１５０分間
アニール処理して上記Ｎ十形半導体領域２２を形成する
。次に第４図（ｂｌに示すように、基板２１の全面に約
０．５μｍの厚みのシリコン酸化膜２３を形成する。
次に第４図（Ｃ）にガ、すように、上記シリコン酸化膜
２３上にフ第１・レジストを回転塗布して一様な厚みの
レジスト膜２４を形成する。次にこのレジスト膜２４を
パターニングして上記ｌｔ形半導体領域２２に対応する
位置に孔が形成されたレジストマスク層２５を得て、こ
の後、このマスク層２５を用いて上記シリコン酸化膜２
３を選択エツチングして、第４図（ｄ）に示すようにＮ
十形半導体領域２２の表面に達するコンタクト孔２６を
開口する。
２３上にフ第１・レジストを回転塗布して一様な厚みの
レジスト膜２４を形成する。次にこのレジスト膜２４を
パターニングして上記ｌｔ形半導体領域２２に対応する
位置に孔が形成されたレジストマスク層２５を得て、こ
の後、このマスク層２５を用いて上記シリコン酸化膜２
３を選択エツチングして、第４図（ｄ）に示すようにＮ
十形半導体領域２２の表面に達するコンタクト孔２６を
開口する。
合法により、」二記コンククトＪＬ ２６内にシリコン
を含有するアルミニウムＪこよる金属層を形成する。す
なわち、まず上記コンタクト孔２６開ロ後、上記レジス
トマスクＰ１２５を残したままで第４図（ｅ）に示すよ
うに、シ１１コンを含有するアルミニウムを０．７１μ
ｍの厚さに堆積して金属層２７を全面に形成する。この
とき図示するように、上記コンタクト孔２６内にも金属
層２７が入り込んだ状態となる。次にレジスト剥離液（
有機物溶解液、たとえばＯＦ／ｌ Ｒストリッパ）を用
いて上記レジストマスク層２５を・除去する。
を含有するアルミニウムＪこよる金属層を形成する。す
なわち、まず上記コンタクト孔２６開ロ後、上記レジス
トマスクＰ１２５を残したままで第４図（ｅ）に示すよ
うに、シ１１コンを含有するアルミニウムを０．７１μ
ｍの厚さに堆積して金属層２７を全面に形成する。この
とき図示するように、上記コンタクト孔２６内にも金属
層２７が入り込んだ状態となる。次にレジスト剥離液（
有機物溶解液、たとえばＯＦ／ｌ Ｒストリッパ）を用
いて上記レジストマスク層２５を・除去する。
このとき、マスク層２５上にある金属層２７はマスク層
２５が剥離されるときに同時に除去される。したがって
、レジストマスク層２５の除去後は、第４図（ｆｌに示
すようにコンタクト孔２６内の金属層２７のみが残った
状態となる。
２５が剥離されるときに同時に除去される。したがって
、レジストマスク層２５の除去後は、第４図（ｆｌに示
すようにコンタクト孔２６内の金属層２７のみが残った
状態となる。
この結果、上記コンタクト孔２６内には自己整合的に金
属層２７が形成されたことになる。
属層２７が形成されたことになる。
次に第４図（ｇ）に示すように、全面にシリコンを含有
するアルミニウムを０．７μＩｌｎの厚さに堆積して金
属層２８を形成する。次にＰＥＰ技術によりこの金属層
２８をパターニン・グして、第４図（ｈ）に示すように
互いに接続された金属層２７および２８からなる配線層
Ｕを得る。なお、このパターニング時のエツチング量は
０．８μｍとする。そしてこの後は配線層２９のシンタ
ーを行なう。なお、第４図中の各層の寸法比は、図面を
見易くするために実際の寸法比とは異なっている。
するアルミニウムを０．７μＩｌｎの厚さに堆積して金
属層２８を形成する。次にＰＥＰ技術によりこの金属層
２８をパターニン・グして、第４図（ｈ）に示すように
互いに接続された金属層２７および２８からなる配線層
Ｕを得る。なお、このパターニング時のエツチング量は
０．８μｍとする。そしてこの後は配線層２９のシンタ
ーを行なう。なお、第４図中の各層の寸法比は、図面を
見易くするために実際の寸法比とは異なっている。
ところで上記実施例の方法において、金属層２８のパタ
ーニングを行なう第４図（ｂ）の工程では、金属層２８
は前記コンタクト孔２５の中心位置から大幅にずれた状
態でパターニング形成されたところが示めされている。
ーニングを行なう第４図（ｂ）の工程では、金属層２８
は前記コンタクト孔２５の中心位置から大幅にずれた状
態でパターニング形成されたところが示めされている。
すなわち、この場合のコンタクト部分のパターン平面図
は第５図の通りである。このせ態において、いまコンタ
クト孔２５内の金属層２７が存在していなければ、コン
タクト抵抗は前記第３図の場合と同様に大きな値となる
はずである。ところがコンタクト孔２５内には予め金属
Ｊ＠２７が形成されているので、位置ずれが発生した状
態で金属層２８がパターニング形成されたきしても、こ
の金属層２８の一部が金属層２７と接触していれば配線
層２９とＮ十形半導体領域２２とσじンタクトは十分に
とることかできる。たとえば仮にＮ十形半導体領域２２
のコンタクト面積が従来の場合と同様に９μゴであり、
金属層２７．２８とおしの接触面積が１μゴ以下であっ
ても、コンタクト抵抗は従来方法において位置ずれが発
生していないときと同様にＩＫΩ程度ｌこすることがで
きる。
は第５図の通りである。このせ態において、いまコンタ
クト孔２５内の金属層２７が存在していなければ、コン
タクト抵抗は前記第３図の場合と同様に大きな値となる
はずである。ところがコンタクト孔２５内には予め金属
Ｊ＠２７が形成されているので、位置ずれが発生した状
態で金属層２８がパターニング形成されたきしても、こ
の金属層２８の一部が金属層２７と接触していれば配線
層２９とＮ十形半導体領域２２とσじンタクトは十分に
とることかできる。たとえば仮にＮ十形半導体領域２２
のコンタクト面積が従来の場合と同様に９μゴであり、
金属層２７．２８とおしの接触面積が１μゴ以下であっ
ても、コンタクト抵抗は従来方法において位置ずれが発
生していないときと同様にＩＫΩ程度ｌこすることがで
きる。
すなわち、上記実施例の方法では金属層２８の一部が金
属層２７と接触するようにパターニング形成されてさえ
いれは、常に一定のコンタクト抵抗値を得ることができ
、しかもこの値は、位置ずれの発生が避けられない従来
方法による場合よりも低い値とすることができる。
属層２７と接触するようにパターニング形成されてさえ
いれは、常に一定のコンタクト抵抗値を得ることができ
、しかもこの値は、位置ずれの発生が避けられない従来
方法による場合よりも低い値とすることができる。
なお、この発明は上記実７ｊｆＩｉ例Ｉこ限定されるも
のではなく種々の変形が可能である。たとえば上記実施
例ではリンを含む単結晶シリコン（♂−形半導体領域２
２）とシリコンを含有するアルミニウムからなる配線層
すとの間でコンタクトをとる場合についてれ明したが、
これはリンヲ含む単結晶シリコンの他にボロン、ヒ素を
含む単結晶あるいは多結晶シリコンを用いた場合や、配
線層としてアルミニウム単体からなる層を用いた場合に
実施可能であることはいう才でもない。
のではなく種々の変形が可能である。たとえば上記実施
例ではリンを含む単結晶シリコン（♂−形半導体領域２
２）とシリコンを含有するアルミニウムからなる配線層
すとの間でコンタクトをとる場合についてれ明したが、
これはリンヲ含む単結晶シリコンの他にボロン、ヒ素を
含む単結晶あるいは多結晶シリコンを用いた場合や、配
線層としてアルミニウム単体からなる層を用いた場合に
実施可能であることはいう才でもない。
以上説明したようにこの発明によれば、絶縁膜に開口さ
れた孔に予め自己整合法により第１の金属層を形成し、
しかる後筒２の金属層を堆積、バターニング形成して配
線層を形成するようにしたので、半導体領域と配線層と
の間のコンタク！・抵抗を常に一定した低い値にするこ
とができる貧※導体装置の１！Ｌ’！ 遣方法を提供す
ることができる。
れた孔に予め自己整合法により第１の金属層を形成し、
しかる後筒２の金属層を堆積、バターニング形成して配
線層を形成するようにしたので、半導体領域と配線層と
の間のコンタク！・抵抗を常に一定した低い値にするこ
とができる貧※導体装置の１！Ｌ’！ 遣方法を提供す
ることができる。
第１図（ａ）ないしくｃｌは従来の方法の各工程を示す
断面図、第２図は従来方法を説明するためのパターン平
面図、第３図（ａ） 、 （ｂ）は同じ〈従来方法を説
明するためのもので、第３図（ａ）はパターン平面図、
第３図（ｂｌは同図（ｂｌの断面図、第４図（ａ）ない
しくｈ）はこの発明の方法の各工程を示す断面図、第５
図は第４図（ｈ）に対応したパターン平面図である。 ２１・・・Ｐ形の半導体基板、２２・・・Ｎ十形半導体
領域、２３・・・シリコン酸化膜、２４・・・レジスト
膜、２５・・・レジストマスク層、２６・・・コンタク
ト孔、２７．２８・・・金属層、２９・・・配線層。 出願人代理人 弁理士 鈴 江 武 彦第１図 −１）１ 第２図 第３図 第４図 第５図
断面図、第２図は従来方法を説明するためのパターン平
面図、第３図（ａ） 、 （ｂ）は同じ〈従来方法を説
明するためのもので、第３図（ａ）はパターン平面図、
第３図（ｂｌは同図（ｂｌの断面図、第４図（ａ）ない
しくｈ）はこの発明の方法の各工程を示す断面図、第５
図は第４図（ｈ）に対応したパターン平面図である。 ２１・・・Ｐ形の半導体基板、２２・・・Ｎ十形半導体
領域、２３・・・シリコン酸化膜、２４・・・レジスト
膜、２５・・・レジストマスク層、２６・・・コンタク
ト孔、２７．２８・・・金属層、２９・・・配線層。 出願人代理人 弁理士 鈴 江 武 彦第１図 −１）１ 第２図 第３図 第４図 第５図
Claims (1)
- 半導体領域の表面に絶縁膜を形成する工程と、所定のマ
スクを用いて上記絶縁膜の所定位置に孔を開口する工程
と、この工程で用いたマスクを残した状態で全面に第１
の導電層を堆積形成する工程と、上記マスクを除去する
とともに上記孔内に存在している部分のみ残して上記第
１の導電層を除去する工程と、全面に第２の導電層を堆
積形成する工程と、所定のマスクを用いて上記第１の導
電層と接触するように上記第２の導電層をパターニング
して配線層を形成する工程とを具備したことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11294782A JPS594013A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11294782A JPS594013A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594013A true JPS594013A (ja) | 1984-01-10 |
Family
ID=14599496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11294782A Pending JPS594013A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594013A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60168836A (ja) * | 1984-02-10 | 1985-09-02 | 昭和電機株式会社 | 衛生洗浄装置 |
| JPS60168838A (ja) * | 1984-02-10 | 1985-09-02 | 昭和電機株式会社 | 便器の衛生洗浄装置 |
| JPS60168837A (ja) * | 1984-02-10 | 1985-09-02 | 昭和電機株式会社 | 衛生洗浄装置 |
-
1982
- 1982-06-30 JP JP11294782A patent/JPS594013A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60168836A (ja) * | 1984-02-10 | 1985-09-02 | 昭和電機株式会社 | 衛生洗浄装置 |
| JPS60168838A (ja) * | 1984-02-10 | 1985-09-02 | 昭和電機株式会社 | 便器の衛生洗浄装置 |
| JPS60168837A (ja) * | 1984-02-10 | 1985-09-02 | 昭和電機株式会社 | 衛生洗浄装置 |
| JPH0380943B2 (ja) * | 1984-02-10 | 1991-12-26 | Showa Denki Kk | |
| JPH0380940B2 (ja) * | 1984-02-10 | 1991-12-26 | Showa Denki Kk | |
| JPH0463935B2 (ja) * | 1984-02-10 | 1992-10-13 | Showa Denki Kk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4125426A (en) | Method of manufacturing semiconductor device | |
| EP0070402B1 (en) | Method of forming electrically conductive patterns on a semiconductor device, and a semiconductor device manufactured by the method | |
| JPS6318673A (ja) | 半導体装置の製法 | |
| JPS594013A (ja) | 半導体装置の製造方法 | |
| JP2971085B2 (ja) | 半導体装置の製造方法 | |
| US3825455A (en) | Method of producing insulated-gate field-effect semiconductor device having a channel stopper region | |
| JPS6145392B2 (ja) | ||
| JPS594055A (ja) | 半導体装置の製造方法 | |
| JPH06196707A (ja) | 縦型絶縁ゲート型トランジスタの製法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPH01270270A (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS59197174A (ja) | Ｍｉｓ型半導体装置 | |
| JPS59105366A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS6161546B2 (ja) | ||
| JPH0564457B2 (ja) | ||
| JPS61236161A (ja) | 半導体装置の製造方法 | |
| JPS59181645A (ja) | 半導体装置の製造方法 | |
| JPH01181465A (ja) | 超高速半導体装置の製造方法 | |
| JPH0576769B2 (ja) | ||
| JPS59154026A (ja) | 微細な穴の形成方法 | |
| JPH0294636A (ja) | 半導体装置の製造方法 | |
| JPS6159664B2 (ja) | ||
| JPS63108773A (ja) | 半導体素子の製造方法 |