JPS594055A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS594055A JPS594055A JP11293382A JP11293382A JPS594055A JP S594055 A JPS594055 A JP S594055A JP 11293382 A JP11293382 A JP 11293382A JP 11293382 A JP11293382 A JP 11293382A JP S594055 A JPS594055 A JP S594055A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor region
- wiring
- layer
- contact resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はコンタクト抵抗の低減化を図った半導体装置
の製造方法に関する。
の製造方法に関する。
半導体素子の動作速度を向上させるには、その出力抵抗
の値をできるだけ低くすることが必要である。そしてこ
の出力抵抗の中でコンタクト部分におけるコンタクト抵
抗の占める割合は無視することができない。たとえば典
型的なトランジスタの出力抵抗が約１０にΩ稈変である
とすれば、コンタクト抵抗は約２にΩにもなる。
の値をできるだけ低くすることが必要である。そしてこ
の出力抵抗の中でコンタクト部分におけるコンタクト抵
抗の占める割合は無視することができない。たとえば典
型的なトランジスタの出力抵抗が約１０にΩ稈変である
とすれば、コンタクト抵抗は約２にΩにもなる。
一方、素子の微細化に伴い、コンタクト開口面積や金属
配線の幅が縮小され、半導体領域と配線との間の実効的
な接触面積は低下している。
配線の幅が縮小され、半導体領域と配線との間の実効的
な接触面積は低下している。
たとえば昭和５３年における技術では、コンタクト開口
面積が５４ｍＸ５μｍ、アルミ配線の幅が４．５μｍで
あり、位置合わせのずれを考慮した両者間の接触面積は
８μｍ’であったのに対して、昭和５６年における技術
では前者が３１ｔ ｍ Ｘ ３μｍ、後者が３５μｍで
あシ、また接触面積は３μｍ２に減少している。コンタ
クト抵抗は」二記接触面積に反比例するため、昭和５３
年の技術では約ＩＫΩであったものが昭和５６年の技術
ではその３倍の約３にΩにも増加している。そしてこの
コンタクト抵抗は、特に不純物としてリンが拡散されて
いる単結晶シリコンからなる半導体領域とアルミニウム
層あるいはシリコンを含有するアルミニウム層との間で
最も高い値となる。
面積が５４ｍＸ５μｍ、アルミ配線の幅が４．５μｍで
あり、位置合わせのずれを考慮した両者間の接触面積は
８μｍ’であったのに対して、昭和５６年における技術
では前者が３１ｔ ｍ Ｘ ３μｍ、後者が３５μｍで
あシ、また接触面積は３μｍ２に減少している。コンタ
クト抵抗は」二記接触面積に反比例するため、昭和５３
年の技術では約ＩＫΩであったものが昭和５６年の技術
ではその３倍の約３にΩにも増加している。そしてこの
コンタクト抵抗は、特に不純物としてリンが拡散されて
いる単結晶シリコンからなる半導体領域とアルミニウム
層あるいはシリコンを含有するアルミニウム層との間で
最も高い値となる。
このため、上記両者間の接触を図る場合、従来ではリン
の拡散されている拡散層の不純物濃度を高めてこの拡散
層自体の抵抗を低くした状態で配線を形成するようにし
ている。
の拡散されている拡散層の不純物濃度を高めてこの拡散
層自体の抵抗を低くした状態で配線を形成するようにし
ている。
すなわち、第１図の断面図で示すように、Ｐ形のシリコ
ン半導体基板１１の表面領域に不純物としてリンを拡散
することによりＮ４形の半導体領域１２を形成し、この
後、厚いシリコン酸化膜１３を形成し、次いでこのシリ
コン酸化膜Ｊ３に孔１４を設け、さらにこの孔１４を介
して上記半導体領域１２のｈ出面と接触するようにシリ
コンを含むアルミニウムからなる配線１５を形成するも
のである。そして半導体領域１２と配線１５との間のコ
ンタクト抵抗を低減するために、半導体領域１２を拡散
形成する場合のリンのインプラ・ドーズ量を通常の値よ
シも高めに設定し、表面不純物濃度を増加させている。
ン半導体基板１１の表面領域に不純物としてリンを拡散
することによりＮ４形の半導体領域１２を形成し、この
後、厚いシリコン酸化膜１３を形成し、次いでこのシリ
コン酸化膜Ｊ３に孔１４を設け、さらにこの孔１４を介
して上記半導体領域１２のｈ出面と接触するようにシリ
コンを含むアルミニウムからなる配線１５を形成するも
のである。そして半導体領域１２と配線１５との間のコ
ンタクト抵抗を低減するために、半導体領域１２を拡散
形成する場合のリンのインプラ・ドーズ量を通常の値よ
シも高めに設定し、表面不純物濃度を増加させている。
リンのインプラにより上記Ｎ十形の半導体領域１２を形
成する場合の熱処理をＮ、雰囲気中で１０００℃２．１
５０分間行なうものとする。
成する場合の熱処理をＮ、雰囲気中で１０００℃２．１
５０分間行なうものとする。
このとき、リンの４ンブラ・ドーズに、を２５×触面積
を３８ｍＸ３７ｚｍ、配線１５の幅を３．５μｍとする
）。ところが、半導体領域１２の接合深さく第１図中の
ｘＪ ）は１２μｍから１．４μｍに増加してしまう
。接合深さが増加するのに伴なって横方向も延びるため
、従来方法では半導体領域１２の面積が大きなものとな
り、この結果、素子の微細化を阻害することになる。
を３８ｍＸ３７ｚｍ、配線１５の幅を３．５μｍとする
）。ところが、半導体領域１２の接合深さく第１図中の
ｘＪ ）は１２μｍから１．４μｍに増加してしまう
。接合深さが増加するのに伴なって横方向も延びるため
、従来方法では半導体領域１２の面積が大きなものとな
り、この結果、素子の微細化を阻害することになる。
この発明は上記のような串情を考慮して表されたもので
あわ、その目的は素子の微細化を阻害することなしに半
導体領域と配線との間のコンタクト抵抗を低減すること
ができる半導体装置の與造方法を提供することにある。
あわ、その目的は素子の微細化を阻害することなしに半
導体領域と配線との間のコンタクト抵抗を低減すること
ができる半導体装置の與造方法を提供することにある。
上記目的を達成するためこの発明にあっては、配線との
接続が図られる半導体領域の鰍出面を異方性エツチング
特性を有するケミカルドライエツチングによる方法で処
理して、この面に予め微小な凹凸を形成するようにして
いる。
接続が図られる半導体領域の鰍出面を異方性エツチング
特性を有するケミカルドライエツチングによる方法で処
理して、この面に予め微小な凹凸を形成するようにして
いる。
以下図面を参照してこの発明の詳細な説明する。第２図
ｆａ）ないしｆｃ）はこの発明に係る方法の各工程を示
す断面図である。まず第２図（８）に示すようにＰ形の
シリコン単結晶基板２１を用意し、所定のマスクを用い
て不純物としてのリンを選択的にインプラ注入する。な
お、このときのインプラ・ドーズ量は２．５ Ｘ １０
Ｉｌｌｔｘｒ、、−’ であｊｌ＋、６ｏＫｅｙ
のエネルギーで行なう。次にＮ。
ｆａ）ないしｆｃ）はこの発明に係る方法の各工程を示
す断面図である。まず第２図（８）に示すようにＰ形の
シリコン単結晶基板２１を用意し、所定のマスクを用い
て不純物としてのリンを選択的にインプラ注入する。な
お、このときのインプラ・ドーズ量は２．５ Ｘ １０
Ｉｌｌｔｘｒ、、−’ であｊｌ＋、６ｏＫｅｙ
のエネルギーで行なう。次にＮ。
雰囲気中で１０００℃、の温度で１５０分間アニール処
理してＮ１形の半導体領域２２を拡散形成する。
理してＮ１形の半導体領域２２を拡散形成する。
次に基板２ノの全面に厚いシリコン酸化膜２３をＯＶＤ
法により形成し、その一部にｐｇｐ技術によって上記半
導体領域２２の表面に達する孔２４を開口し、しかる後
、ＯＦ、と０．の混合ガス雰囲気中でケミカルドライエ
ツチング法によシ一孔２４から換出している半導体領域
２２の表面をエツチング処理する。この処理により、半
導体領域２２の露出面が異方性エツチングされ、この結
果、その面には微小匁凹凸が多数発生する（第２図（ｈ
））。
法により形成し、その一部にｐｇｐ技術によって上記半
導体領域２２の表面に達する孔２４を開口し、しかる後
、ＯＦ、と０．の混合ガス雰囲気中でケミカルドライエ
ツチング法によシ一孔２４から換出している半導体領域
２２の表面をエツチング処理する。この処理により、半
導体領域２２の露出面が異方性エツチングされ、この結
果、その面には微小匁凹凸が多数発生する（第２図（ｈ
））。
次に基板２ノの全面にシリコンを含むアルミニウムを０
．７μｍの厚さに堆積形成し、しかる後、これをＰＥＰ
技術によってバターニングして、第２図（ｃ）に示すよ
うに上記半導体領域２２の麹出面とその一部が接触した
配ａ層２５を形成する。すなわち、この配線層２５は上
記孔２４を介してＮ４−形の半導体領域２２と接続され
ることになる。なお、この配線層２５の配線幅は４１ｔ
ｍに設定され、形成後はＮ、雰囲気中で５００ ’Ｃ，
の温度で約３０分の間シンター処理される。
．７μｍの厚さに堆積形成し、しかる後、これをＰＥＰ
技術によってバターニングして、第２図（ｃ）に示すよ
うに上記半導体領域２２の麹出面とその一部が接触した
配ａ層２５を形成する。すなわち、この配線層２５は上
記孔２４を介してＮ４−形の半導体領域２２と接続され
ることになる。なお、この配線層２５の配線幅は４１ｔ
ｍに設定され、形成後はＮ、雰囲気中で５００ ’Ｃ，
の温度で約３０分の間シンター処理される。
このようにして半導体装域２２と配線層２５とを接続す
ると、予め半導体領域２２の露出面には微小な凹凸が発
生していて、実効的ガ表面積が平坦な場合よりも大幅に
増加しているため、両者間のコンタクト抵抗を減少させ
ることができる。
ると、予め半導体領域２２の露出面には微小な凹凸が発
生していて、実効的ガ表面積が平坦な場合よりも大幅に
増加しているため、両者間のコンタクト抵抗を減少させ
ることができる。
第３図はケミカルドライエツチング時の条件として、高
周波出力を３００Ｗ、ＯＦ４ガスのｍＷを４ＱＱｃｃ、
／分、０．ガスの流量を１６０ＣＣ，７分とした場合の
、半導体領域２２のエツチング量に対するコンタクト抵
抗の変化特性を示す図である。図から明らかガようにエ
ツチングｌが０の時、すなわちケミカルドライエツチン
グを行なわない時のコンタクト抵抗値は、所定貴エツチ
ングした時よりも大きなものになっている。このことは
ケミカルドライエッヂソゲを行なうことにより、コンタ
クト抵抗の（ｉｉを低減できることを示している。
周波出力を３００Ｗ、ＯＦ４ガスのｍＷを４ＱＱｃｃ、
／分、０．ガスの流量を１６０ＣＣ，７分とした場合の
、半導体領域２２のエツチング量に対するコンタクト抵
抗の変化特性を示す図である。図から明らかガようにエ
ツチングｌが０の時、すなわちケミカルドライエツチン
グを行なわない時のコンタクト抵抗値は、所定貴エツチ
ングした時よりも大きなものになっている。このことは
ケミカルドライエッヂソゲを行なうことにより、コンタ
クト抵抗の（ｉｉを低減できることを示している。
このように上記実施例によれば、半導体領域２２の面積
増加を伴わずにコンタクト抵抗を低減化できる。したが
って、素子の微細化を阻害することはない。
増加を伴わずにコンタクト抵抗を低減化できる。したが
って、素子の微細化を阻害することはない。
なお、この発明は上記実施例に限定されるものではなく
種々の変形が可能である。たとえば上記実施例では半導
体装Ｍ２２の奔＼出面に凹凸を発生させるための方法と
して、ケミカルドライエツチング法を用いる場合につい
て説明したが、これは要するに異方性エツチング特性を
冶する方法であればよく、上記方法の他にポジ型レジス
ト現像液の一つであるコリン水溶液を用いる表面処理方
法であってもよい。
種々の変形が可能である。たとえば上記実施例では半導
体装Ｍ２２の奔＼出面に凹凸を発生させるための方法と
して、ケミカルドライエツチング法を用いる場合につい
て説明したが、これは要するに異方性エツチング特性を
冶する方法であればよく、上記方法の他にポジ型レジス
ト現像液の一つであるコリン水溶液を用いる表面処理方
法であってもよい。
さらに上記実施例ではリンを含む単結晶シリコンＣＮ
’−形の半導体領域２２）とシリコンを含む導電層（配
線層２５）との間で接続を図るようにしたが、これはリ
ンを含む単結晶の他にボロン、ヒ素を含む単結晶あるい
は多結晶シリコンを用いた場合や、導電層としてアルミ
ニウム単体から力る層を用いた一合に実施可能であるこ
とはいう寸でもない。
’−形の半導体領域２２）とシリコンを含む導電層（配
線層２５）との間で接続を図るようにしたが、これはリ
ンを含む単結晶の他にボロン、ヒ素を含む単結晶あるい
は多結晶シリコンを用いた場合や、導電層としてアルミ
ニウム単体から力る層を用いた一合に実施可能であるこ
とはいう寸でもない。
以上説明したようにこの発明によれば、配線との接続が
図られる半導体＠域のＬ出面を異方性エツチング特性を
有する方法により処理してこの面に予め微小な凹凸を多
数形成するようにしたので、素子の微細化を阻害するこ
と力しに半導体領域と配線との間のコンタクト抵抗を低
減することができる半導体装置の製造方法を提供するこ
とができる。
図られる半導体＠域のＬ出面を異方性エツチング特性を
有する方法により処理してこの面に予め微小な凹凸を多
数形成するようにしたので、素子の微細化を阻害するこ
と力しに半導体領域と配線との間のコンタクト抵抗を低
減することができる半導体装置の製造方法を提供するこ
とができる。
第１図は従来方法を説明するだめの断面図、第２図（８
）ないしくＣ）はこの発明の一実絢例方法の各工程を示
す断面図、第３図は上記実施例方法を説明するだめの特
性図である。 ２１・・・Ｐ形のシリコン単結晶基板、２２・・・Ｎ４
形の半導体ｉｉ域、２３・・・シリコン酸化膜、２４・
・・孔、２５・・・配線層。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３図 第２図
）ないしくＣ）はこの発明の一実絢例方法の各工程を示
す断面図、第３図は上記実施例方法を説明するだめの特
性図である。 ２１・・・Ｐ形のシリコン単結晶基板、２２・・・Ｎ４
形の半導体ｉｉ域、２３・・・シリコン酸化膜、２４・
・・孔、２５・・・配線層。 出願人代理人 弁理士 鈴 江 武 彦第１図 第３図 第２図
Claims (3)
- （１）半導体領域のｊ％出面を異方性エツチング特性を
有する方法により処理してこの面に微小な凹凸を形成す
る工程と、上記工程によシ処理された半導体領域の露出
面に導電層を堆積形成してこの半導体領域に接続された
配線を得る工程とを具備したことを特徴とする半導体装
置の製造方法。 - （２）前ｑｊ’： １１１方性エツチング特性を杓する
方法がケミカルドライエツチングによる方法である特許
請求の範囲第１項に記載の半導体装置の製造方法。 - （３）前記異方性エツチング特性を有する方法がコリン
水溶液を用いた方法である特許請求の範囲第１項に記載
の半解体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11293382A JPS594055A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11293382A JPS594055A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594055A true JPS594055A (ja) | 1984-01-10 |
Family
ID=14599118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11293382A Pending JPS594055A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594055A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260125A (ja) * | 1988-08-26 | 1990-02-28 | Fujitsu Ltd | 半導体装置 |
| WO2005122233A1 (ja) * | 2004-06-10 | 2005-12-22 | Yamanashi University | ショットキーゲート有機電界効果トランジスタおよびその製造方法 |
| JP2018046250A (ja) * | 2016-09-16 | 2018-03-22 | トヨタ自動車株式会社 | ダイオードの製造方法 |
-
1982
- 1982-06-30 JP JP11293382A patent/JPS594055A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260125A (ja) * | 1988-08-26 | 1990-02-28 | Fujitsu Ltd | 半導体装置 |
| WO2005122233A1 (ja) * | 2004-06-10 | 2005-12-22 | Yamanashi University | ショットキーゲート有機電界効果トランジスタおよびその製造方法 |
| JP2018046250A (ja) * | 2016-09-16 | 2018-03-22 | トヨタ自動車株式会社 | ダイオードの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4210993A (en) | Method for fabricating a field effect transistor | |
| US4552595A (en) | Method of manufacturing a semiconductor substrate having dielectric regions | |
| JP3098848B2 (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| GB2024507A (en) | Charge coupled device | |
| JPS594055A (ja) | 半導体装置の製造方法 | |
| US4653173A (en) | Method of manufacturing an insulated gate field effect device | |
| JPS594013A (ja) | 半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JPS6145392B2 (ja) | ||
| JP4593888B2 (ja) | 半導体装置の製造方法 | |
| JPS5952550B2 (ja) | 半導体装置の製造方法 | |
| JPS60198813A (ja) | 半導体への不純物拡散法 | |
| JPS59105366A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS596073B2 (ja) | ゼツエンゲ−トガタデンカイコウカトランジスタノ セイゾウホウホウ | |
| JPH0579186B2 (ja) | ||
| JPH0399434A (ja) | 半導体装置の製造方法 | |
| JPS59152637A (ja) | 半導体装置の製造方法 | |
| JPS61242058A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPS6316653A (ja) | 半導体装置 | |
| JPS59154026A (ja) | 微細な穴の形成方法 | |
| JPS6134965A (ja) | 半導体装置の製造方法 | |
| JPS61198662A (ja) | 半導体装置の製造方法 | |
| JPS61248532A (ja) | 半導体装置の製造方法 | |
| JPH02307227A (ja) | 半導体装置の製造方法 | |
| JPS62260365A (ja) | 半導体装置の製造方法 |