JPH0122736B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、半導体集積回路装置に関するもの
である。

一般に、半導体集積回路装置、特にマスタース
ライス方式ゲートアレイLSIで用いられる相補型
MOSトランジスタ集積回路装置のゲートアレイ
としては、第１図に示すように、シリコンチツプ
１の周辺に、LSI外部回路と接続される入出力回
路２及びこの入出力回路２と接続され、その内側
にゲートをアレイ状に配列し、この内部ゲート上
に絶縁層を介して形成された第１層目のアルミ及
び第２層目のアルミにより配線した内部論理機能
素子の集合体である内部回路３とにより構成さ
れ、この内部回路３の上側と下側に隣接して、配
線領域が設けられたものである。

そして、内部回路３はＰチヤンネルMOSトラ
ンジスタとｎチヤンネルMOSトランジスタとで
対をなす相補型MOSトランジスタを複数有し、
これら複数のうちの所望個数により論理機能素子
を複数構成し、これら論理機能素子の集合体とし
たものである。

この様に構成された内部回路３において、論理
機能素子内のＰチヤンネルMOSトランジスタお
よびｎチヤンネルMOSトランジスタの配線、な
らびに論理機能素子相互の配線は、通常Ｐチヤン
ネルMOSトランジスタおよびｎチヤンネルMOS
トランジスタを構成するゲート電極上に絶縁層を
介して形成されるアルミ層により配線されるもの
である。

ところで、上記配線は構造上どうしても交差す
る部分が生じるため従来第２図および第３図に示
すような構造がとられていた。第２図は内部回路
３の配線が交差する部分の上面図、第３図は第２
図―断面図であり、図において４，５，６は
ｎ型半導体層７に形成されたドレイン又はソース
である能動領域となるＰ型不純物拡散領域、８，
９はこれらＰ型不純物拡散領域４，５，６間に形
成されるゲート領域１０，１１上に設けられたゲ
ート電極、１２，１３，１４はＰ型半導体層に形
成されたドレイン又はソースである能動領域とな
るｎ型不純物拡散領域、１５，１６はこれらｎ型
不純物拡散領域１２，１３，１４間に形成される
ゲート領域上に設けられたゲート電極で、ゲート
電極８とゲート電極１５とで対をなして相補型
MOSトランジスタを構成するとともにゲート電
極９とゲート電極１６とで対をなして相補型
MOSトランジスタを構成するものである。１７
ないし２５はＰ型不純物拡散領域４，５，６、ｎ
型不純物拡散領域１２，１３，１４、およびゲー
ト電極８，９，１５，１６上に絶縁層である酸化
膜２６を介して形成された第１層目のアルミ層か
らなる配線で、１７は正電源電位となる正電源
線、１８，１９，２０，２１はＰ型不純物拡散領
域４，５，６上に位置する信号線、２２，２３，
２４はｎ型不純物拡散領域１２，１３，１４上に
位置する信号線、２５はアース電位となるアース
線である。２７，２８はさらに絶縁層２９を介し
て形成された第２層目のアルミ層からなる配線
で、２７はゲート電極８，９間にそれらと平行
に、かつ信号線１９，２０と交差して位置し、一
端がスルホール３０を介して信号線１８の端部と
接続され、他端がスルホール３１を介して信号線
２１の端部と接続され、信号線１８と２１とを電
気的につなぐ接続線、２８はゲート電極１５，１
６間にそれらと平行に、かつ信号線２３と交差し
て位置し、一端がスルホール３２を介して信号線
２２の端部と接続され、他端がスルホール３３を
介して信号線２４の端部と接続され、信号線２２
と２４とを電気的につなぐ接続線、３４は絶縁層
である酸化膜、３５は基板である。

しかるに、この様に第１層目のアルミ層の信号
線１８，２１同士、あるいは信号線２２，２４同
士を、第２層目のアルミ層の接続線２７あるいは
接続線２８により接続するようにしたものにあつ
ては、接続線２７，２８がゲート電極８，９，１
５，１６と平行に位置しているため、この箇所に
おいては第２層目のアルミ層を他の信号用として
利用するには邪魔になるので利用できず、内部回
路３の接続上非常に制限を受けるものであつた。

一方、第２層目のアルミ層を信号用として有効
利用するために、例えば第４図および第５図に示
すようなものが考えられる。

第４図、第５図において３６，３６はゲート１
５およびその両側の能動領域であるｎ型不純物拡
散領域１２，１３ａを含むMOSトランジスタを
一つの構成要素とする論理機能素子とゲート電極
１６およびその両側の能動領域であるｎ型不純物
拡散領域１４，１３ｂを含むMOSトランジスタ
を一つの構成要素とする論理機能素子とを分離す
る絶縁層からなる酸化膜で、ゲート電極１５，１
６間の基板の一主表面に形成されたものである。
３７はこの酸化膜３６により論理機能素子と分離
された基板３５の一主表面に後に形成される信号
線２３をくぐる位置と形成されたＰ型又はＮ型の
不純物拡散領域で、この上面を覆う酸化膜２６を
貫通するスルホール３８，３９を介して信号線２
２の端部および信号線２４の端部にそれぞれ接続
され、信号線２２および２４をつなぐものであ
る。

この様に第１層目のアルミ層で形成された信号
線２２および２４の電気的接続を、基板上に酸化
膜分離により形成された配線領域の不純物拡散領
域３７で行うようにしたので、この配線領域にお
ける第２層目のアルミ層を信号線用として利用で
きる利点はあるものの、配線領域を任意の場所に
配置できず特定されるので、製作上問題があり、
特にマスタスライス方式ゲートアレイを形成する
には不適当なものであつた。

この発明は上記した点に鑑みてなされたもので
あり、半導体層の一主表面上にゲート電極が並設
されるとともに各ゲート電極間の半導体層に能動
領域が形成されて複数のMOSトランジスタが構
成される半導体集積回路装置において、複数の
MOSトランジスタの所要個数を用いて少なくと
も２つの論理機能素子を構成し、かつこれら論理
機能素子間に少なくとも２つのMOSトランジス
タを位置せしめ、これらゲート電極をMOSトラ
ンジスタがしや断される所定電位に保持して、論
理機能素子間の分離領域になすとともに、この２
つのMOSトランジスタのゲート電極間に形成さ
れた能動領域を、信号線の配線領域として、信号
線の接続のための金属層を不必要とし、この部分
を信号線として有効利用が図れるようにするとと
もに、信号線の配線領域を任意に選べるようにす
ることを目的とするものである。

以下にこの発明の一実施例を第６図および第７
図に基づいて説明すると、図において８，９，４
０，４１はＰ型拡散領域４，５ａ，４２，５ｂ，
６間に形成されるゲート領域１０，４３，４４，
１１上に並設して形成されたゲート電極で、それ
ぞれ能動領域となるＰ型不純物拡散領域とゲート
領域とでＰチヤネルMOSトランジスタを構成す
る。１５，４５，４６，１６はｎ型拡散領域１
２，１３ａ，４７，１３ｂ，１４間に形成される
ゲート領域上に並設して形成されたゲート電極
で、それぞれ能動領域となるｎ型拡散領域とゲー
ト領域とでｎチヤネルMOSトランジスタを構成
し、対向する上記ＰチヤネルMOSトランジスタ
とで対をなしてそれぞれ相補型MOSトランジス
タを構成するものである。なお、ゲート電極８お
よび能動領域となるＰ型不純物拡散領域４，５ａ
で構成されるＰチヤネルMOSトランジスタとゲ
ート電極１５および能動領域となるｎ型不純物拡
散領域１２，１３ａで構成されるｎチヤネル
MOSトランジスタとで対をなす相補型MOSトラ
ンジスタはそれ自体で論理機能素子を構成する
か、あるいは第６図において左に配設される１つ
あるいは複数の相補型MOSトランジスタ（図示
せず）と組み合せられて１つの論理機能素子を構
成し、ゲート電極９および能動領域となるＰ型不
純物拡散領域５ｂ，６で構成されるＰチヤネル
MOSトランジスタとゲート電極１６および能動
領域となるｎ型不純物拡散領域１３ｂ，１４で構
成されるｎチヤネルMOSトランジスタとで対を
なす相補型MOSトランジスタはそれ自体で論理
機能素子を構成するか、あるいは第６図において
右に配設される１つあるいは複数の相補型MOS
トランジスタ（図示せず）と組み合せられて１つ
の論理機能素子を構成するものである。４８，４
９は絶縁層を貫通して形成され、ゲート電極４０
の端部およびゲート電極４１の端部と正電源線１
７とをそれぞれ電気的に接続するコンクタトホー
ルで、正電源をゲート電極４０および４１に供給
することにより、ゲート電極４０で構成されるＰ
チヤネルMOSトランジスタおよびゲート電極４
１で構成されるＰチヤネルMOSトランジスタを
非導通にしてゲート電極４０，４１間のＰ型不純
物拡散領域４２を電気的に分離するものであり、
ゲート電極４３、Ｐ型不純物拡散領域４２、およ
びゲート領域４４とで論理機能素子間の分離領域
をなさしめており、ゲート電極４０で構成される
ＰチヤネルMOSトランジスタおよびゲート電極
４１で構成されるＰチヤネルMOSトランジスタ
とで分離素子を構成するものである。５０，５１
は絶縁層を貫通して形成され、ゲート電極４５の
端部およびゲート電極４６の端部と負電極電源と
なるアース線２５とをそれぞれ電気的に接続する
コンタクトホールで、ゲート電極４５および４６
を負電位（一般に接地電位）にすることにより、
ゲート電極４５で構成されるｎチヤネルMOSト
ランジスタおよびゲート電極４６で構成されるｎ
チヤネルMOSトランジスタを非導通にしてゲー
ト電極４５，４６間のｎ型不純物拡散領域４７を
電気的に分離するものであり、ゲート電極４５に
対応するゲート領域、ｎ型不純物拡散領域４７、
およびゲート電極４６に対応するゲート領域とで
論理機能素子間の分離領域をなさしめており、ゲ
ート電極４５で構成されるｎチヤネルMOSトラ
ンジスタおよびゲート領域５１で構成されるｎチ
ヤネルMOSトランジスタとで分離素子を構成す
るものである。５２は絶縁層２６を貫通して形成
され、信号線１８の端部とＰ型不純物拡散領域４
２とを電気的に接続するコンタクトホール、５３
は絶縁層２６を貫通して形成され、信号線２１の
端部とＰ型不純物拡散領域４２とを電気的に接続
するコンタクトホールで上記コンタクトホール５
２とともに信号線１８と信号線２１をＰ型不純物
拡散領域４２に電気的に接続するため、不純物拡
散領域４２を配線領域として信号線１９，２０を
くぐつて信号線１８と信号線２１とが電気的に接
続されるものである。５４は絶縁層を貫通して形
成され、信号線２２の端部とｎ型不純物領域４７
とを電気的に接続するコンタクトホール、５５は
絶縁層を貫通して形成され、信号線２４の端部と
ｎ型不純物領域４７とを電気的に接続するコンタ
クトホールで、上記コンタクトホール５４ととも
に信号線２２と信号線２４をｎ型不純物拡散領域
４７に電気的に接続するため、不純物拡散領域４
７を配線領域として信号線２３をくぐつて信号線
２２と信号線２４とが電気的に接続されるもので
ある。

この様に構成したことにより、信号線１８と信
号線２１との配線領域上および信号線２２と信号
線２４との配線領域上においても、信号線１８〜
２４上に形成される第２層目のアルミ層を他の信
号線として有効に利用でき、しかも複数対の相補
型MOSトランジスタのうち所望の位置の相補型
MOSトランジスタにより、論理機能素子の分離
領域及び信号線の配線領域をとれるものである。

なお、上記実施例では配線領域として、Ｐ型不
純物拡散領域４２およびｎ型不純物拡散領域４７
をそれぞれ用いたがどちらか一方を用いるもので
も良く、あるいはＰ型不純物拡散領域４２とｎ型
不純物拡散領域４７を直列接続して用いても同様
の効果を奏するものである。

また、上記実施例のものでは信号線のアルミ層
を２層とし、第１層目のアルミ層で形成される信
号線も不純物拡散層である。配線領域にて接続し
たが、第２層目のアルミ層で形成される信号線の
接続を行つても良く、信号線のアルミ層が３層以
上のものであつてもいずれかの層のアルミ層で形
成される信号線の接続を不純物拡散領域を用いて
行つても同様の効果を奏するものである。さらに
上記実施例では信号線となる配線材料としてアル
ミ層を利用したが、必要に応じてアルミ層以外の
金属層を用いても良いものである。

この発明は、以上に述べたように、半導体層の
一主表面上にゲート電極が並設されるとともに、
各ゲート電極間の半導体層に能動領域が形成され
て複数のMOSトランジスタが構成される半導体
集積回路において、複数のMOSトランジスタの
所要個数を用いて論理機能素子を構成し、かつこ
れら論理機能素子間に少なくとも２つのMOSト
ランジスタを位置せしめ、これらゲート電極を
MOSトランジスタがしや断される所定電位に保
持して論理機能素子間の分離領域になすととも
に、この２つのMOSトランジスタのゲート電極
間に形成された不純物拡散領域を、信号線の配線
領域としたので、信号線の接続のための金属層を
不必要とし、この部分において他の信号線として
有効利用できるためゲート電極上での配置配線が
容易にでき、かつ信号線の配線領域をゲート電極
が並設された複数のMOSトランジスタのうちの
２つを選ぶことにより達成できるので、設計上裕
度が上がるという効果も有するものである。

【図面の簡単な説明】

第１図はゲートアレイ構成図、第２図は従来の
ゲートアレイの内部回路を示す上面図、第３図は
第２図の―の断面図、第４図は従来の他のゲ
ートアレイの内部回路を示す要部表面図、第５図
は第４図の要部の断面図、第６図はこの発明の一
実施例であるゲートアレイの内部回路を示す要部
表面図、第７図は第６図の―の断面図であ
る。 図において、４，５ａ，４２，５ｂ，６はＰ型
不純物拡散領域、８，９，４０，４１はゲート電
極、１２，１３ａ，４７，１３ｂ，１４はｎ型不
純物拡散領域、１５，１６，４５，４６はゲート
電極、１７は正電源線、１８〜２４は信号線、２
５はアース線、４８〜５１はコンタクトホール、
５２〜５５はコンタクトホールである。なお、各
図中同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １ 半導体層の一主表面上に複数のゲート電極が
   並設されるとともに、各ゲート電極間の半導体層
   に能動領域が形成されて複数のMOSトランジス
   タが構成されるものにおいて、上記複数のMOS
   トランジスタの所要個数を用いて構成される少な
   くとも２つの論理機能素子と、これら論理機能素
   子間に位置する少なくとも２つのMOSトランジ
   スタにより構成され、MOSトランジスタのゲー
   ト電極が、MOSトランジスタをしや断させる所
   定電位に保持されて分離素子となし、２つのゲー
   ト電極下の半導体領域とその半導体領域間に存在
   する該能動領域を論理機能素子間の分離領域とな
   すとともに、該能動領域を配線領域となす構成と
   したことを特徴とする半導体集積回路装置。 ２ MOSトランジスタを、ＰチヤネルMOSトラ
   ンジスタとｎチヤネルMOSトランジスタとで対
   をなす相補型MOSトランジスタとしたことを特
   徴とする特許請求の範囲第１項記載の半導体集積
   回路装置。