JPS5928370A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5928370A JPS5928370A JP57138210A JP13821082A JPS5928370A JP S5928370 A JPS5928370 A JP S5928370A JP 57138210 A JP57138210 A JP 57138210A JP 13821082 A JP13821082 A JP 13821082A JP S5928370 A JPS5928370 A JP S5928370A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- pad
- resistor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000012535 impurity Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 3
- 239000012141 concentrate Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- ZPSJGADGUYYRKE-UHFFFAOYSA-N 2H-pyran-2-one Chemical compound O=C1C=CC=CO1 ZPSJGADGUYYRKE-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
- H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Noodles (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置に係)、特にポンディグ用取出し
電極付近の構造に関する。
電極付近の構造に関する。
第1図は従来の半導体装置の久方部の構造を示すもので
ある。同図において、1はP型のシリコン基板であシ、
このシリコン基板l上には厚い酸化膜(フィールド絶縁
膜)2.3が設けられている。この酸化膜2.3間のシ
リコン基板1の表面にはトランジスタ形成用のN増域4
が形成されている。一方の酸化膜2の内部にはN型の多
結晶シリコンからなる入力護膜用の抵抗体5が設けられ
ている。酸化膜2上にはこの抵抗体5に電気的に接続す
るようにアルミニウム配線6.7が設けられている。こ
れらアルミニウム配線6.7及び酸化膜2は例えばリン
・シリケートガラス(PSG)からなる保護膜8で覆わ
れている。との保護M8には開孔9が形成され、この開
孔9部に外部電極取出し用のボンディング・4ツドが形
成されるようになっている。また、酸化g2.3下のシ
リコン基板ノの表面にはフィールド反転防止用のp一層
toが形成されている。
ある。同図において、1はP型のシリコン基板であシ、
このシリコン基板l上には厚い酸化膜(フィールド絶縁
膜)2.3が設けられている。この酸化膜2.3間のシ
リコン基板1の表面にはトランジスタ形成用のN増域4
が形成されている。一方の酸化膜2の内部にはN型の多
結晶シリコンからなる入力護膜用の抵抗体5が設けられ
ている。酸化膜2上にはこの抵抗体5に電気的に接続す
るようにアルミニウム配線6.7が設けられている。こ
れらアルミニウム配線6.7及び酸化膜2は例えばリン
・シリケートガラス(PSG)からなる保護膜8で覆わ
れている。との保護M8には開孔9が形成され、この開
孔9部に外部電極取出し用のボンディング・4ツドが形
成されるようになっている。また、酸化g2.3下のシ
リコン基板ノの表面にはフィールド反転防止用のp一層
toが形成されている。
ところで、このような構成の半導体装置においては、急
激に電圧(負の電圧)が印加された場合には、シリコン
基板lの表面にP−/仕IOにおける正電荷が多量に集
シ、こitによυボンディング・パッド、アルミニウム
配線6及び多結晶シリコンの抵抗体5と、シリコン基板
1との間に一時的に高電界が発生する。このため、特に
ボンディング・・やラドあるいは抵抗体5の下の部分の
酸化膜2が局所的に破壊され、その結果デンディング・
パッドあるいは抵抗体5とシリコン基板lとの間が電気
的に導通し、半導体装置が不良となる。
激に電圧(負の電圧)が印加された場合には、シリコン
基板lの表面にP−/仕IOにおける正電荷が多量に集
シ、こitによυボンディング・パッド、アルミニウム
配線6及び多結晶シリコンの抵抗体5と、シリコン基板
1との間に一時的に高電界が発生する。このため、特に
ボンディング・・やラドあるいは抵抗体5の下の部分の
酸化膜2が局所的に破壊され、その結果デンディング・
パッドあるいは抵抗体5とシリコン基板lとの間が電気
的に導通し、半導体装置が不良となる。
この発明は上記実情に鑑みてなされたもので、その目的
は、入力部のがンデイ/グ・パッドに高電圧が印加され
た場合でも、デンディング・・ぐラド及び抵抗体下のフ
ィールド絶縁膜の破壊全防止できる高耐圧の半導体装置
を提供することにある。
は、入力部のがンデイ/グ・パッドに高電圧が印加され
た場合でも、デンディング・・ぐラド及び抵抗体下のフ
ィールド絶縁膜の破壊全防止できる高耐圧の半導体装置
を提供することにある。
この発明は少なくともデンディング・・やラドから延長
された入力保護用の抵抗体下の半導体基板に、高耐圧化
のための尚該半導体基板と反対導電型の不純物領域を設
けるものである。
された入力保護用の抵抗体下の半導体基板に、高耐圧化
のための尚該半導体基板と反対導電型の不純物領域を設
けるものである。
以下、図、面を参照してこの発明の一実施例全説明する
。第2図において、21は例えばP型のシリコン基板で
あり、このシリコン基板21上には厚い酸化膜(フィー
ルド絶縁M ) 22 。
。第2図において、21は例えばP型のシリコン基板で
あり、このシリコン基板21上には厚い酸化膜(フィー
ルド絶縁M ) 22 。
23が設けられている。この酸化)1g2z、zs間の
シリコン基板2ノの表面にはトランジスタ形成用のN領
域24が形成されている。一方の酸化膜22の内部には
例えばN型の多結晶シリコンからなる入力保護用の抵抗
体25が設けられている。酸化膜22上にはこの抵抗体
25に電気的に接続するようにアルミニウム配線26゜
27が設けられている。これらアルミニウム配線26.
27及び酸化膜22は、例えばリン・シリケートガラス
(PSG)からなる保d B42 Bで覆われている。
シリコン基板2ノの表面にはトランジスタ形成用のN領
域24が形成されている。一方の酸化膜22の内部には
例えばN型の多結晶シリコンからなる入力保護用の抵抗
体25が設けられている。酸化膜22上にはこの抵抗体
25に電気的に接続するようにアルミニウム配線26゜
27が設けられている。これらアルミニウム配線26.
27及び酸化膜22は、例えばリン・シリケートガラス
(PSG)からなる保d B42 Bで覆われている。
この保獲膜28には開孔29が形成され、この開孔29
部に外部電極取出し用のデンディング・パッドが形成さ
れるようになってbる。このデンディング・パッド、ア
ルミニウム配線26及び抵抗体25下のシリコン基板2
1の表面には高耐圧化のためのN一層3ノが形成されて
いる。そして、このNl¥:xKhwしてフィールド反
転防止用のP−ノ茜32が形成されている。
部に外部電極取出し用のデンディング・パッドが形成さ
れるようになってbる。このデンディング・パッド、ア
ルミニウム配線26及び抵抗体25下のシリコン基板2
1の表面には高耐圧化のためのN一層3ノが形成されて
いる。そして、このNl¥:xKhwしてフィールド反
転防止用のP−ノ茜32が形成されている。
この半導体装置にあっては、デンディング・74ツド、
アルミニウム配線26及び抵抗体25下のシリコン基板
21の表面には、当該半導体基板2Zと反対導電型のN
−tti 、q tが形成されている。従って、デンデ
ィング・パッドに急激に高電圧(負の電圧)が印加され
た場合でも、N一層3ノとシリコン基板21との間の空
乏層がさらにN−N37側に広がり耐圧が向上する。こ
のためビンディング・パッド、アルミニウム配線26及
び抵抗体25と、シリコン基板21との間の酸化膜22
に高電界が集中することがなく、酸化膜22の局部的な
破壊を防止できる。
アルミニウム配線26及び抵抗体25下のシリコン基板
21の表面には、当該半導体基板2Zと反対導電型のN
−tti 、q tが形成されている。従って、デンデ
ィング・パッドに急激に高電圧(負の電圧)が印加され
た場合でも、N一層3ノとシリコン基板21との間の空
乏層がさらにN−N37側に広がり耐圧が向上する。こ
のためビンディング・パッド、アルミニウム配線26及
び抵抗体25と、シリコン基板21との間の酸化膜22
に高電界が集中することがなく、酸化膜22の局部的な
破壊を防止できる。
次に、この半導体装置の具体的な製造側音説明する。す
なわち、先ず濃度I X 1015on−5のP型シリ
コン基板2ノ上に900Xの熱酸化膜(酸化膜z2.x
s)を成長させた。次に、このシリコン基板2ノ上に厚
さ2500Xのs s Ngを気相成長させた後、フォ
トレノストヲ使用して高耐圧化のためのN一層3ノ及び
フィールド反転防止用のP一層32の形成予定領域の5
iNNk選択的に除去し、フィールド反転防止用にボロ
ンを加速電圧80 keVで3X10 cm イオ
ン注入した。
なわち、先ず濃度I X 1015on−5のP型シリ
コン基板2ノ上に900Xの熱酸化膜(酸化膜z2.x
s)を成長させた。次に、このシリコン基板2ノ上に厚
さ2500Xのs s Ngを気相成長させた後、フォ
トレノストヲ使用して高耐圧化のためのN一層3ノ及び
フィールド反転防止用のP一層32の形成予定領域の5
iNNk選択的に除去し、フィールド反転防止用にボロ
ンを加速電圧80 keVで3X10 cm イオ
ン注入した。
さらに、上記ピロンのイオン注入と同様にN一層31の
形成予定領域にリンを加速電圧150 keVで5X1
0”z−2イオ/注入した。しかる後、一般的な選択酸
化法によ、QNチャネル多結晶シリコンr−ト・プロセ
スにトランジスタ全形底した。
形成予定領域にリンを加速電圧150 keVで5X1
0”z−2イオ/注入した。しかる後、一般的な選択酸
化法によ、QNチャネル多結晶シリコンr−ト・プロセ
スにトランジスタ全形底した。
このときの1tンデイング・パッド付近の構造は、抵抗
体25下の酸化膜22の厚さは約6000X。
体25下の酸化膜22の厚さは約6000X。
アルミニウム配線26の下の酸化j漢z zの厚さは約
1.2μmであシ、アルミニウム配線26自体の膜厚I
i1.1μmであった。またN″″層31の礎度は4X
10 cm 、 P )(!32の濃度は2X1
0cn+であった。
1.2μmであシ、アルミニウム配線26自体の膜厚I
i1.1μmであった。またN″″層31の礎度は4X
10 cm 、 P )(!32の濃度は2X1
0cn+であった。
この結果、サージ耐圧が従来200v以下であった半導
体装置が、300v以上の耐圧を示し、46頼性が著し
く向上した。
体装置が、300v以上の耐圧を示し、46頼性が著し
く向上した。
第3図はこの発明をCMO8(Complementa
ryMetal 0xide Sem1conduct
or )構造に適用した例を示すものである。同図にお
いて、33tDN型シリコン基板、34はP型ウェル領
域、35は高耐圧化のためのP一層、36はPチャネル
トランジスタ領域におけるフィールド反転防止用のN一
層、37はガードリング用のP J*1s sはNチャ
ネルトランジスタ領域におけるフィールド反転防止用の
P″″層、39はトランジスタ形成用のN領域をそれぞ
れ示す。なお、第2図と同一構成部分は同一符号を付し
てその説明は省略する。
ryMetal 0xide Sem1conduct
or )構造に適用した例を示すものである。同図にお
いて、33tDN型シリコン基板、34はP型ウェル領
域、35は高耐圧化のためのP一層、36はPチャネル
トランジスタ領域におけるフィールド反転防止用のN一
層、37はガードリング用のP J*1s sはNチャ
ネルトランジスタ領域におけるフィールド反転防止用の
P″″層、39はトランジスタ形成用のN領域をそれぞ
れ示す。なお、第2図と同一構成部分は同一符号を付し
てその説明は省略する。
このようなCMO8構造では、Nチャネルトランジスタ
領域及びPチャネルトランジスタ領域のそれぞれにフィ
ールド反転防止用のイオン注入を行うために、これを利
用して前述のマスク合せ工程を増加することなく形成で
きるものである。例えば・高耐圧化のためのP一層35
とNチャネルトランジスタ領域におけるフィールド反転
防止用のP一層38とを同一マスク合せ工程で形成でき
る。
領域及びPチャネルトランジスタ領域のそれぞれにフィ
ールド反転防止用のイオン注入を行うために、これを利
用して前述のマスク合せ工程を増加することなく形成で
きるものである。例えば・高耐圧化のためのP一層35
とNチャネルトランジスタ領域におけるフィールド反転
防止用のP一層38とを同一マスク合せ工程で形成でき
る。
さらに、第4図は同じ< CMO8構造において、第3
図のP″″層35の代シにフローティング構造のP型ウ
ェル領域40を、P型ウェル領域34と同一マスク合せ
工程で形成したものである。
図のP″″層35の代シにフローティング構造のP型ウ
ェル領域40を、P型ウェル領域34と同一マスク合せ
工程で形成したものである。
尚、上記実施例においては、高劇圧化のためのN″″層
3ノ、P一層35及びP型ウェル領域4゜を、それぞれ
ビンディング・ノ9ツド、アルミニウム配線26及び抵
抗体25の下のシリコン基板21.33の表面全体に渡
って設けるようにしたが、これに限定するものではなく
、例えば特に抵抗体25下のシリコン基板21 、3.
9の表面のみに設けるようにしても% iit圧化の効
果は得られるものである。また、上記実施例においては
、高耐圧化のための領域′t−基板と反対4電型の不純
物で形成するようにしたが、これは同一導電型の不純物
で形成するようにしても、その濃度が基板と同等若しく
はそれ以下であれば、従来例に比べ基板表面への電荷の
集中が緩和されるので、高耐圧化の効果は得られるもの
である。
3ノ、P一層35及びP型ウェル領域4゜を、それぞれ
ビンディング・ノ9ツド、アルミニウム配線26及び抵
抗体25の下のシリコン基板21.33の表面全体に渡
って設けるようにしたが、これに限定するものではなく
、例えば特に抵抗体25下のシリコン基板21 、3.
9の表面のみに設けるようにしても% iit圧化の効
果は得られるものである。また、上記実施例においては
、高耐圧化のための領域′t−基板と反対4電型の不純
物で形成するようにしたが、これは同一導電型の不純物
で形成するようにしても、その濃度が基板と同等若しく
はそれ以下であれば、従来例に比べ基板表面への電荷の
集中が緩和されるので、高耐圧化の効果は得られるもの
である。
以上のようにこの発明によれば、外部電極取出し用のビ
ンディング・/’Pツドに急激に電圧が印加された場合
でも、フィールド絶縁膜の破壊を防止できる高耐圧の半
導体装置を提供できる。
ンディング・/’Pツドに急激に電圧が印加された場合
でも、フィールド絶縁膜の破壊を防止できる高耐圧の半
導体装置を提供できる。
第1図は従来の半導体装置の構成を示す断面図、給2図
はこの発明の一実施例に係る半導体装置の構成を示す断
面図、第3図及び第4図はそれぞれこの発明の他の実施
例に係る断面図である。 21・・・P型シリコン基板、22.23・・・厚い酸
化膜(フィールド絶縁膜)、25・・・抵抗体、26.
21・・・アルミニウム配線、28・・・保¥fIM、
31・・・N″″層(高耐圧化用)、32・・・P一層
(フィールド反転防止用)。
はこの発明の一実施例に係る半導体装置の構成を示す断
面図、第3図及び第4図はそれぞれこの発明の他の実施
例に係る断面図である。 21・・・P型シリコン基板、22.23・・・厚い酸
化膜(フィールド絶縁膜)、25・・・抵抗体、26.
21・・・アルミニウム配線、28・・・保¥fIM、
31・・・N″″層(高耐圧化用)、32・・・P一層
(フィールド反転防止用)。
Claims (3)
- (1)第一導電型の半導体基体と、この半導体基体の表
面に形成されるフィールド絶縁膜と、このフィールド絶
縁膜上に形成されるボンディング・パッドと、このボン
ディング・ノ9ツドの延長上に形成され、前記半導体基
体上に絶縁膜を介して形成される抵抗体とを有する半導
体装置において、少なくとも前記抵抗体下の前記半導体
基体に高耐圧化のための不純物領域を設けたことを特徴
とする半導体装置。 - (2)前記不純物領域は第二導電型の不純物で形成され
る特許請求の範囲第1項記載の半導体装置。 - (3)前記不純物領域はフローティング構造のウェル領
域である特許請求の範囲第2項記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57138210A JPS5928370A (ja) | 1982-08-09 | 1982-08-09 | 半導体装置 |
IT22373/83A IT1164353B (it) | 1982-08-09 | 1983-08-02 | Dispositivo semiconduttore |
US06/933,327 US4730208A (en) | 1982-08-09 | 1986-11-21 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57138210A JPS5928370A (ja) | 1982-08-09 | 1982-08-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5928370A true JPS5928370A (ja) | 1984-02-15 |
JPH0463546B2 JPH0463546B2 (ja) | 1992-10-12 |
Family
ID=15216651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57138210A Granted JPS5928370A (ja) | 1982-08-09 | 1982-08-09 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4730208A (ja) |
JP (1) | JPS5928370A (ja) |
IT (1) | IT1164353B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5172211A (en) * | 1990-01-12 | 1992-12-15 | Paradigm Technology, Inc. | High resistance polysilicon load resistor |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4811072A (en) * | 1982-09-24 | 1989-03-07 | Risberg Robert L | Semiconductor device |
US5276346A (en) * | 1983-12-26 | 1994-01-04 | Hitachi, Ltd. | Semiconductor integrated circuit device having protective/output elements and internal circuits |
US5610089A (en) * | 1983-12-26 | 1997-03-11 | Hitachi, Ltd. | Method of fabrication of semiconductor integrated circuit device |
JPS6134967A (ja) * | 1984-05-03 | 1986-02-19 | デイジタル イクイプメント コ−ポレ−シヨン | Vlsi集積回路装置用の入力保護構成体 |
US5229633A (en) * | 1987-06-08 | 1993-07-20 | U.S. Philips Corporation | High voltage lateral enhancement IGFET |
JPH01262654A (ja) * | 1988-04-14 | 1989-10-19 | Toshiba Corp | 半導体装置 |
US5196913A (en) * | 1988-07-11 | 1993-03-23 | Samsung Electronics Co., Ltd. | Input protection device for improving of delay time on input stage in semi-conductor devices |
JPH0817203B2 (ja) * | 1989-08-18 | 1996-02-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JPH03238868A (ja) * | 1990-02-15 | 1991-10-24 | Nec Corp | 縦型電界効果トランジスタ |
JPH05121664A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体装置 |
US5332913A (en) * | 1991-12-17 | 1994-07-26 | Intel Corporation | Buried interconnect structure for semiconductor devices |
US5401997A (en) * | 1992-01-22 | 1995-03-28 | Integrated Device Technology, Inc. | ESD protection for poly resistor on oxide |
SE9900439D0 (sv) | 1999-02-09 | 1999-02-09 | Ericsson Telefon Ab L M | Electrostatic discharge protection of integrated circuits |
SE522909C2 (sv) * | 2001-09-06 | 2004-03-16 | Ericsson Telefon Ab L M | Anordning för skydd av integrerad högfrekvenskrets innefattande en halvledarvaristor |
SE0302296D0 (sv) * | 2003-08-27 | 2003-08-27 | Infineon Technologies Ag | Device for ESD protection of an integrated circuit |
EP1603162A1 (en) * | 2004-05-28 | 2005-12-07 | Infineon Technologies AG | Device for esd protection of an integrated circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5552253A (en) * | 1978-10-11 | 1980-04-16 | Nec Corp | Semiconductor device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5122794B1 (ja) * | 1970-06-24 | 1976-07-12 | ||
US4133000A (en) * | 1976-12-13 | 1979-01-02 | General Motors Corporation | Integrated circuit process compatible surge protection resistor |
US4285001A (en) * | 1978-12-26 | 1981-08-18 | Board Of Trustees Of Leland Stanford Jr. University | Monolithic distributed resistor-capacitor device and circuit utilizing polycrystalline semiconductor material |
-
1982
- 1982-08-09 JP JP57138210A patent/JPS5928370A/ja active Granted
-
1983
- 1983-08-02 IT IT22373/83A patent/IT1164353B/it active
-
1986
- 1986-11-21 US US06/933,327 patent/US4730208A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5552253A (en) * | 1978-10-11 | 1980-04-16 | Nec Corp | Semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5172211A (en) * | 1990-01-12 | 1992-12-15 | Paradigm Technology, Inc. | High resistance polysilicon load resistor |
Also Published As
Publication number | Publication date |
---|---|
IT8322373A0 (it) | 1983-08-02 |
IT1164353B (it) | 1987-04-08 |
US4730208A (en) | 1988-03-08 |
IT8322373A1 (it) | 1985-02-02 |
JPH0463546B2 (ja) | 1992-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5928370A (ja) | 半導体装置 | |
EP0057024A1 (en) | Semiconductor device having a safety device | |
US4720737A (en) | Semiconductor device having a protection circuit with lateral bipolar transistor | |
US3906620A (en) | Method of producing multi-layer structure | |
JPH0693498B2 (ja) | 半導体集積回路装置 | |
JPS6035558A (ja) | 半導体集積回路装置およびその製造方法 | |
US3930893A (en) | Conductivity connected charge-coupled device fabrication process | |
JPS61274366A (ja) | 高耐圧半導体装置 | |
JPH01166562A (ja) | 半導体装置 | |
JPH0324056B2 (ja) | ||
JP3064003B2 (ja) | 半導体装置の製造方法 | |
JPH0430194B2 (ja) | ||
JP2676769B2 (ja) | 半導体装置 | |
US4872045A (en) | Input protection device for C-MOS device | |
JPH09129856A (ja) | 半導体装置及びその製造方法 | |
JPS6237822B2 (ja) | ||
JPH0719846B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JPS6129144B2 (ja) | ||
JPS6092631A (ja) | 誘電体分離形半導体集積回路 | |
JPH11214709A (ja) | サージ防護デバイスおよびその製造方法 | |
JPS59217359A (ja) | 高耐圧プレ−ナ型半導体装置 | |
JPS59188142A (ja) | 半導体装置 | |
JPH07147382A (ja) | 半導体装置およびその製造方法 | |
JPS61105872A (ja) | 半導体装置 | |
JPS6254953A (ja) | 半導体集積回路装置 |