JPH0817203B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0817203B2
JPH0817203B2 JP21351889A JP21351889A JPH0817203B2 JP H0817203 B2 JPH0817203 B2 JP H0817203B2 JP 21351889 A JP21351889 A JP 21351889A JP 21351889 A JP21351889 A JP 21351889A JP H0817203 B2 JPH0817203 B2 JP H0817203B2
Authority
JP
Japan
Prior art keywords
bonding pad
semiconductor substrate
field shield
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21351889A
Other languages
English (en)
Other versions
JPH0376250A (ja
Inventor
司 大石
吉雄 松田
和民 有本
正樹 築出
一康 藤島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP21351889A priority Critical patent/JPH0817203B2/ja
Priority to DE19904011957 priority patent/DE4011957C2/de
Publication of JPH0376250A publication Critical patent/JPH0376250A/ja
Publication of JPH0817203B2 publication Critical patent/JPH0817203B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、複数の半導体素子がフィールドシールド
によって絶縁分離されてなる半導体装置に関するもので
あり、特に、パッド部分にストレスがかかっても、ボン
ディングパッドの入力電位とフィールドシールドの固定
電位とが短絡しないように改良された半導体装置に関す
るものである。この発明は、さらにそのような半導体装
置を製造する方法に関する。
［従来の技術］ ICメモリは、多数の記憶素子からなるメモリセルアレ
イと、入出力に必要な周辺回路から構成されており、そ
れらは同一半導体基板上に形成されている場合が多い。
第10図は、256Kダイナミックランダムアクセスメモリ
（DRAM）の構成を示す図である。半導体基板31には、ボ
ンディングパッド20および多数のトランジスタ（図示せ
ず）およびメモリセル（図示せず）が形成されている。
このように構成された半導体装置は、第11図に示すよう
に、マウント材36によって支持され、プラスチックパッ
ケージ33の中に封じ込められる。
さて、これらの図を参照して、たとえば、外部信号で
あるデータ入出力用信号（DQ1,DQ2）は、ボンディング
パッド20を介して、半導体装置内に導入される。データ
入出力用信号（DQ1,DQ2）は、半導体基板31の周辺に設
置されたリードフレーム34から与えられる。リードフレ
ーム34とボンディングパッド20とは、ボンディングワイ
ヤ35によって接続される。
書込制御信号（）、ロウアドレス制御信号（▲
▼）、ニュートラル信号（NC）、アドレス信号（A0，
A1，A2，A3，A4，A5，A6，A7，A8）、電源電位
（Vcc）、出力制御信号（▲▼）、コラムアドレス
制御信号（▲▼）、データ入出力信号（DQ3,DQ
4）、接地電位（Vss）等の外部信号も、同じように、ボ
ンディングパッド20を介して、半導体装置内に導入され
る。
次に、ボンディングパッドとボンディングワイヤとの
接続の様子を、断面図を用いて、さらに詳細に説明す
る。
第12図は、LOCOS酸化膜を素子分離に用いた従来の半
導体装置の、ボンディングパッド部周辺の断面図であ
り、第13図はその平面図である。これらの図を参照し
て、半導体基板31の主表面には、Ｐ型不純物拡散領域38
が形成されている。また、半導体基板31の主表面には、
素子を分離するためのLOCOS酸化膜37が形成されてい
る。素子領域には、Ｎチャネル型MOSトランジスタ1,3が
形成されている。Ｎチャネル型MOSトランジスタ1,3は、
半導体基板31の主表面に形成されたＮ型不純物高濃度領
域11（ソースまたはドレイン）と、半導体基板31の表面
上に形成されたゲート酸化膜10と、ゲート酸化膜10の上
に形成されたゲート電極９とから構成される。アルミニ
ウム配線15は、層間絶縁膜19に設けられたコンタクトホ
ール19aを介して、Ｎ型不純物高濃度領域11に接続され
ている。ボンディングパッド領域４における層間絶縁膜
19上には、ボンディングパッド20が形成されている。ボ
ンディングパッド20および配線15を含む半導体基板31の
全面に、ガラスコーティング層21が形成されている。ガ
ラスコーティング層21には、ボンディングパッド20を露
出させるためのコンタクトホール21aが設けられてい
る。このコンタクトホール21aを介して、ボンディング
ワイヤ35がボンディングパッド20に接続されている。
第14図は、フィールドシールドを素子分離に用いた従
来の半導体装置の、ボンディングパッド部周辺の断面図
であり、第15図はその平面図である。
フィールドシールド構造を有する半導体装置は、LOCO
S酸化膜を用いた半導体装置の問題点、すなわちバーズ
ビークの発生による高集積化の困難性を解決するために
提案されているものである。（文献IEEE CIRCUITS AND
DEVICES Magazine P.P.6〜12,Nov.1985参照）。
第14図および第15図に示すフィールドシールド構造の
半導体装置は、以下の点を除いて、第12図および第13図
に示す半導体装置と同様であり、相当する部分には同一
の参照番号を付し、その説明を省略する。
第14図および第15図に示すフィールドシールド構造の
半導体装置が、第12図および第13図に示す半導体装置と
異なる点は、素子を分離するために、LOCOS酸化膜の代
わりにフィールドシールド６が半導体基板31上に設けら
れている点である。フィールドシールド６は、半導体基
板31の表面上に順次形成された、フィールドシールド用
ゲート酸化膜８とフィールドシールド用ゲート電極７と
から構成される。フィールドシールド用ゲート電極７に
は、層間絶縁膜19に形成されたコンタクトホール19bを
介して、接地電位線39が接続されている。
次に、フィールドシールド構造の半導体装置の、素子
分離の動作を簡単に説明しておく。
さて、Ｎ型MOSトランジスタにおいて、ゲート電極を
接地した場合、Ｎ型MOSトランジスタのソースとドレイ
ンは電気的に分離される。同様に、Ｐ型MOSトランジス
タのゲート電極にしきい値以上の電位を加えた場合、Ｐ
型MOSトランジスタのソースとドレインは電気的に分離
される。同じ考えで、MOS・ICにおいて、MOSトランジス
タのゲート電極と同様の構造を持つ、フィールドシール
ド用ゲート電極７と呼ばれる導電性物質の層を、能動素
子領域（MOSトランジスタなどの能動素子やキャパシタ
などを配置する領域）以外の領域に形成し、そのフィー
ルドシールド用ゲート電極７に接地電位線39よりの電位
を加えることによって、MOS・IC上の各素子の電気的分
離が行なわれる。
このようなフィールドシールド６を素子分離に用いる
と、LOCOS酸化膜の場合に見られたような問題点、すな
わち、バーズビークの発生による高集積化の困難性が解
決される。
［発明が解決しようとする課題］ しかしながら、第16図を参照して、ボンディングパッ
ド20にアルミ配線等のボンディングパワイヤ35をボンデ
ィングする際に、ボンディングパッド20にかかるストレ
スによって、ボンディングパッド部が破壊することがあ
る。このボンディングパッド部の破壊によって、第16図
に示すように、ボンディングパッド20とフィールドシー
ルド用ゲート電位７とが短絡したり、また、第17図に示
すように、フィールドシールド用ゲート電極７と半導体
基板31とが短絡することがある。これは、フィールドシ
ールド６の膜厚（フィールドシールド用ゲート電極７の
膜厚1000Åにフィールドシールド用ゲート酸化膜８の膜
厚300Åを加えたもの）が、LOCOS酸化膜の膜厚5000〜60
00Åに比べて著しく厚いことに帰因する。
第16図に示すようにボンディングパッド20とフィール
ドシールド用ゲート電極７が短絡すると、ボンディング
パッド20の入力電位とフィールドシールド６の固定電位
が短絡し、電位が不安定になるという問題点があった。
また、第17図に示すように、フィールドシールド用ゲ
ート電極７と半導体基板31とが短絡すると、フィールド
シールド用ゲート電極７をバイアスする接地電位と基板
電位とが短絡し、電位が不安定になるという問題点があ
った。
この発明は上記のような問題点を解決するためになさ
れたもので、パッド部分にストレスがかかっても、電位
が不安定にならないように改良された、フィールドシー
ルド構造を有する半導体装置および製造方法を提供する
ことを目的とする。
［課題を解決するための手段］ この発明の第１の局面に従う半導体装置は、ボンディ
ングパッドを介して、外部信号が導入されるようにされ
た半導体装置に係るものである。当該装置は、主表面を
有する半導体基板を備える。上記半導体基板の上記主表
面に、複数の素子領域が形成されている。上記半導体基
板の上に、上記素子領域以外の部分を全面的に覆うよう
に、上記複数の素子領域を互いに絶縁分離するフィール
ドシールドが設けられている。上記フィールドシールド
の一部分であって、かつ上記ボンディングパッドが設け
られる領域の直下に位置する部分は、選択的に取除かれ
ている。当該装置は、さらに、上記フィールドシールド
の上記取除かれた部分を埋めるように、上記半導体基板
の上に絶縁膜が設けられている。上記絶縁膜の上であっ
て、かつ上記フィールドシールドの上記取除かれた部分
の上に、ボンディングパッドが設けられている。
この発明の第２の局面に従う半導体装置は、ボンディ
ングパッドを介して外部信号が与えられるようにされた
半導体装置に係るものである。当該装置は、主表面を有
する半導体基板を備える。上記半導体基板の主表面に、
複数の素子領域が形成されている。上記半導体基板の上
に、上記素子領域以外の部分を全面的に覆うように、上
記複数の素子領域を互いに絶縁分離するフィールドシー
ルドが設けられている。上記フィールドシールドには、
上記ボンディングパッドが設けられる領域の直下の部分
に開口部が設けられている。当該装置は、さらに、上記
フィールドシールドの上記開口部を埋めるように、上記
半導体基板の上に設けられた絶縁膜を備える。上記絶縁
膜の上であって、かつ上記フィールドシールドの上記開
口部の上に、ボンディングパッドが設けられている。
この発明の第３の局面に従う半導体装置は、ボンディ
ングパッドを介して外部信号が導入されるようにされた
半導体装置に係るものである。当該装置は、主表面を有
する半導体基板を備える。上記半導体基板の主表面に複
数の素子領域が形成されている。上記半導体基板の周辺
部および上記素子領域以外の部分を全面的に覆うよう
に、上記複数の素子領域を互いに絶縁分離するフィール
ドシールドが、上記半導体基板の上に設けられている。
上記半導体基板の上記周辺部にボンディングパッドが設
けられている。
この発明の第４の局面に従う製造方法は、ボンディン
グパッドを介して素子に外部信号が導入されるようにさ
れた半導体装置の製造方法に係るものである。半導体基
板の上に、フィールドシールド用のプレートを形成す
る。上記フィールドシールド用のプレート中に、上記素
子が形成される上記半導体基板の主表面を露出させるた
めの開口部を形成する。上記フィールドシールド用のプ
レートの上記ボンディングパッドの直下部分を取除く。
露出した上記半導体基板の主表面に、上記素子を形成す
る。上記フィールドシールド用のプレートの上記取除か
れた部分を埋めるように、上記半導体基板の上に絶縁膜
を形成する。上記絶縁膜の上であって、かつ、上記フィ
ールドシールド用のプレートの上記取除かれた部分の上
に、上記ボンディングパッドを形成する。
この発明の第５の局面に従う製造方法は、ボンディン
グパッドを介して素子に外部信号が導入されるようにさ
れた半導体装置の製造方法に係るものである。半導体基
板の上に、フィールドシールド用のプレートを形成す
る。上記フィールドシールド用のプレート中に、上記素
子が形成される上記半導体基板の主表面を露出させるた
めの第１の開口部と、上記ボンディングパッドの直下部
分の上記半導体基板の主表面を露出させるための第２の
開口部とを形成する。上記第１の開口部によって露出し
た上記半導体基板の主表面に素子を形成する。上記第２
の開口部を埋めるように、上記半導体基板の上に絶縁膜
を形成する。上記絶縁膜の上であって、かつ、上記第２
の開口部の上に上記ボンディングパッドを形成する。
［作用］ この発明の第１の局面に従う半導体装置によれば、フ
ィールドシールドの一部分であって、かつボンディング
パッドが設けられる領域の直下に位置する部分が選択的
に取除かれている。それゆえに、ボンディングパッドに
かかるストレスによって、ボンディングパッド部が破壊
しても、ボンディングパッドとフィールドシールド用ゲ
ート電極が短絡することはない。また、ボンディングパ
ッドの直下のフィールドシールド用ゲート電極が半導体
基板と短絡するという、従来観察された事態は生じなく
なる。
この発明の第２の局面に従う半導体装置によれば、フ
ィールドシールドには、上記ボンディングパッドが設け
られる領域の直下の部分に開口部が設けられている。そ
れゆえに、ボンディングパッド部にかかるストレスによ
って、ボンディングパッド部が破壊しても、ボンディン
グパッドとフィールドシールド用ゲート電極が短絡する
ことはない。
この発明に第３の局面に従う半導体装置によれば、ボ
ンディングパッドを、フィールドシールドが存在しない
周辺部に設けているので、ボンディングパッド部にスト
レスがかかっても、ボンディングパッドとフィールドシ
ールド用ゲート電極が短絡することはない。
この発明の第４の局面に従う半導体装置の製造方法に
よれば、フィールドシールド用のプレートのボンディン
グパッドの直下部分が除去された半導体装置が得られ
る。
この発明の第５の局面に従う半導体装置の製造方法に
よれば、第２の開口部の上にボンディングパッドを形成
するので、フィールドシールドの、ボンディングパッド
の直下に位置する部分が除去された半導体装置が得られ
る。得られた半導体装置においては、ボンディングパッ
ド部にかかるストレスによってボンディングパッド部が
破壊されても、ボンディングパッドとフィールドシール
ド用ゲート電極が短絡するという事態等は生じない。
［実施例］ 以下、この発明の実施例を図について説明する。
第１図は、この発明の一実施例に係る、フィールドシ
ールドを素子分離に用いた半導体装置の、ボンディング
パッド部周辺の断面図であり、第２図はその平面図であ
る。
第１図および第２図に示す半導体装置は、以下の点を
除いて、第14図および第15図に示す従来の半導体装置と
同様であり、相当する部分には同一の参照番号を付し、
その説明を省略する。
第１図および第２図に示すフィールドシールド構造を
有する半導体装置が、第14図および第15図に示す従来の
フィールドシールド構造の半導体装置と異なる点は、フ
ィールドシールド６の、ボンディングパッド20の直下に
位置する部分が選択的に除去され、（ボンディングパッ
ド20よりも広い面積になるように除去されている。）そ
してその除去された部分に代替物として絶縁体層19が形
成されている点である。
このような構成にすると、第７図を参照して、ボンデ
ィングパッド20にアルミニウム等から形成されるボンデ
ィングワイヤ35をボンディングする際に、ボンディング
パッド20にストレスがかかっても、ボンディングパッド
20とフィールドシールド用ゲート電極７が短絡すること
はない。その結果、電位が常に安定に維持されるという
効果を奏する。
また、フィールドシールド構造を有する半導体装置に
おいては、LOCOS酸化膜で素子間を分離した半導体装置
におけるよりも、より高集積化が可能となる。それゆ
え、本発明を256KDRAMに適用することも可能となる。
次に、第１図に示すフィールドシールド構造を有する
半導体装置の製造方法を説明する。
第3A図〜第3I図は、第１図に示すフィールドシールド
構造を有する半導体装置の製造方法を、断面図で示した
ものである。
第１図および第3A図を参照して、半導体基板31（シリ
コン基板）の上に酸化膜８およびフィールドシールド用
ゲート電極７となるべき導電膜40を順に形成する。これ
により、フィールドシールド６が形成される。
次に、第１図および第3B図を参照して、ボンディング
パッド領域４、および素子領域たとえばＮチャネル型MO
Sトランジスタ1,3の領域に開口部ができるように、フィ
ールドシールド６をパターニングする。
次に、第3C図を参照して、フィールドシールド６の上
に絶縁膜41（酸化膜）を形成し、その後、サイドウォー
ル42を形成する。
その後、第3D図を参照して、全面にゲート酸化膜とな
るべき酸化膜およびゲート電極となるべき導電膜を形成
し（図示せず）、これらをパターニングし、素子領域に
ゲート酸化膜10とゲート電極９を形成する。
次に、第3E図を参照して、Ｎ型不純物イオンを注入す
ることにより、ソースおよびドレイン領域となるＮ型不
純物高濃度領域11を形成する。
次に、第3F図を参照して、基板全面に層間絶縁膜19
（BPSG等）を形成する。この層間絶縁膜19には、メモリ
セル等を形成する際にできる層間絶縁膜等のすべてが含
まれる。
その後、第3G図を参照して、フィールドシールド６の
一部を露出させるために、層間絶縁膜19にコンタクトホ
ール19bが形成される。コンタクトホール19bの形成と同
時に、ＮチャネルMOSトランジスタ1,3のソース・ドレイ
ン領域の一部を露出させるために、層間絶縁膜19にコン
タクトホール19aが形成される。
その後、第１図および第3H図を参照して、Ｎ型不純物
高濃度領域11に電気的接続されるアルミニウム等の配線
15と、フィールドシールド用ゲート電極７に電気的接続
されるアルミニウム等からなる接地電位線39とが形成さ
れる。このとき同時に、ボンディングパッド領域４にあ
る層間絶縁膜19の上に、アルミニウム等の導電体で形成
されるボンディングパッド20が形成される。
次に、第3I図を参照して、基板全面にガラスコーティ
ング層21が形成される。次いで、ボンディングパッド20
の一部を露出させるコンタクトホール21aが、ガラスコ
ーティング層21に形成される。こうして、第１図に示す
半導体装置が完成する。
第４図は、この発明の他の実施例に係る、フィールド
シールド構造を有する半導体装置の、ボンディングパッ
ド部周辺の断面図であり、第５図はその平面図である。
第４図および第５図に示す半導体装置が、第１図およ
び第２図に示す半導体装置と異なる点は、ボンディング
パッド領域４にある層間絶縁膜19の中に、応力を緩衝す
るための緩衝膜29が形成されている点である。緩衝膜の
材質は応力を緩衝するものであればいずれのものも使用
でき、特に限定されない。
このような構成にすると、第８図を参照して、ボンデ
ィングパッド20にアルミ配線等のボンディングワイヤ35
をボンディングする際に、ボンディングパッド20にスト
レスがかかっても、そのストレスは緩衝膜29によって緩
衝され、ボンディングパッド20と半導体基板31とが短絡
することがなくなる。その結果、電位が常に安定に維持
されるという効果を与える。
次に、第４図に示すフィールドシールド構造を有する
半導体装置の製造方法を説明する。
第6A図〜第6K図は、第４図に示すフィールドシールド
構造を有する半導体装置の製造方法を断面図で示したも
のである。
第４図および第6A図を参照して、半導体基板31（シリ
コン基板）の上に酸化膜８およびフィールドシールド用
ゲート電極７となるべき導電膜40を順次形成する。これ
により、フィールドシールド６が形成される。
次に、第４図および第6B図を参照して、ボンディング
パッド領域４およびＮチャネル型MOSトランジスタ1,3の
領域に開口部ができるように、フィールドシールド６を
パターニングする。次に、第6C図を参照して、フィール
ドシールド６の上に絶縁膜41（酸化膜）を形成し、その
後サイドウォール42を形成する。
その後、第４図および第6D図を参照して、全面にゲー
ト酸化膜となるべき酸化膜およびゲート電極用導電膜を
形成し（図示せず）、これらをパターニングすることに
よって、素子領域にゲート酸化膜10とゲート電極９を形
成する。
次に、第6E図を参照して、Ｎ型不純物イオンを注入す
ることにより、ソースおよびドレイン領域を形成するＮ
型不純物高濃度領域11を形成する。次に、第6F図を参照
して、全面に、メモリセルを作る工程前に形成されるべ
き層間絶縁膜43（BPSG等）を形成する。
その後、全面に導電膜（たとえばセルプレート）を形
成する（図示せず）。次に、第４図および第6G図を参照
して、上記導電膜をボンディングパッド領域４に残るよ
うにパターニングすると、緩衝膜29（ここではセルプレ
ート）が、ボンディングパッド領域４に位置する層間絶
縁膜43上に形成される。
次に、第6H図を参照して、基板全面に配線形成前に形
成されるべき層間絶縁膜44を形成する。なお、便宜上、
層間絶縁膜43と層間絶縁膜44とを合わせて、以下、層間
絶縁膜19と呼ぶことにする。
次に、第４図および第6I図を参照して、フィールドシ
ールド６の一部を露出させるために、層間絶縁膜19にコ
ンタクトホール19bが形成される。コンタクトホール19b
の形成と同時に、ＮチャネルMOSトランジスタ1,3のソー
ス・ドレイン領域の一部を露出させるために、層間絶縁
膜19にコンタクトホール19aが形成される。
その後、第6J図を参照して、Ｎ型不純物高濃度領域11
に電気的接続されるアルミニウム等で形成される配線15
と、フィールドシールド用ゲート電極７に接続されるア
ルミニウム等で形成される接地電位線39とが形成され
る。このとき同時に、ボンディングパッド領域４にある
層間絶縁膜19の上に、ボンディングパッド20（アルミニ
ウム等の導電体で形成される）が形成される。
次に、第6K図を参照して、基板全面にガラスコーティ
ング層21が形成される。次いで、ボンディングパッド20
の一部を露出させるコンタクトホール21aが、ガラスコ
ーティング層21に形成される。こうして、第４図に示す
フィールドシールド構造を有する半導体装置が完成す
る。
なお、第6G図を参照して、実施例では、緩衝膜29をセ
ルプレートで形成した。これにより、何ら工程数を増や
すことなく、緩衝膜29が形成されるという効果を奏す
る。しかし、緩衝膜はポリシリコン（セルプレート）だ
けでなく、他の材料で作製してもよい。
第９図は、この発明のさらに他の実施例を示す平面図
である。この実施例では、ボンディングパッド20が半導
体基板31の外周部に沿ってまとめて設けられている。そ
して、半導体基板31の外周部に位置するフィールドシー
ルド６が選択的に除去されている。このような構成であ
っても、上記実施例と同様の効果を実現する。
以下、この発明の実施例を説明したが、この発明を実
施するにあたっては、以下に述べる態様がある。
（１）特許請求の範囲第１項に記載のものにおいて、前
記ボンディングパッドを含む前記半導体基板の表面全面
に形成されたガラスコーティング層をさらに備え、前記
ガラスコーティング層には前記ボンディングパッドを露
出させる開口部が設けられていることを特徴とする半導
体装置。
（２）特許請求の範囲第１項に記載の半導体装置であっ
て、前記ボンディングパッドと前記半導体基板との間に
位置する前記絶縁膜中に設けられ、応力を緩衝するため
の緩衝膜と、をさらに備えることを特徴とする半導体装
置。
（３）上記第（２）に記載の半導体装置であって、前記
緩衝膜はポリシリコンで形成されることを特徴とする半
導体装置。
（４）上記（２）に記載の半導体装置であって、前記ボ
ンディングパッドを含む前記半導体基板の表面全面に形
成されたガラスコーティング層をさらに備え、前記ガラ
スコーティング層には前記ボンディングパッドを露出さ
せるための開口部が設けられていることを特徴とする半
導体装置。
（５）特許請求の範囲第１項に記載の半導体装置におい
て、前記フィールドシールドは前記半導体基板上に順次
形成された酸化膜と導電膜を含むことを特徴とする半導
体装置。
（６）特許請求の範囲第１項に記載の半導体装置におい
て、前記ボンディングパッドは前記半導体基板の外周部
に沿って設けられることを特徴とする半導体装置。
（７）上記第（６）に記載の半導体装置において、前記
半導体基板の外周部に位置する前記フィールドシールド
が選択的に除去されていることを特徴とする半導体装
置。
（８）特許請求の範囲第２項に記載の方法であって、前
記ボンディングパッドを含む前記半導体基板の表面全面
にガラスコーティング層を形成する工程と、前記ガラス
コーティング層に前記ボンディングパッドを露出させる
ための開口部を形成する工程と、をさらに備えることを
特徴とする方法。
（９）特許請求の範囲第２項に記載の方法であって、前
記フィールドシールドを形成する工程は、前記半導体基
板の上に酸化膜を形成する工程と、前記酸化膜の上に導
電膜を形成する工程と、を含むことを特徴とする方法。
（10）ボンディングパッドを含み、かつ半導体素子間が
フィールドシールドによって絶縁分離されてなる半導体
装置の製造方法であって、 半導体基板の上に前記フィールドシールドを形成する
工程と、 前記ボンディングパッドを形成すべき部分に開口部が
できるように前記フィールドシールドをパターニングす
る工程と、 前記開口部を含む前記フィールドシールド上に第１の
層間絶縁膜を形成する工程と、 前記開口部の上であり、かつ前記第１の層間絶縁膜の
上に、応力を緩衝する緩衝膜を形成する工程と、 前記緩衝膜を含む前記半導体基板の表面全面に第２の
層間絶縁膜を形成する工程と、 前記開口部の上であり、かつ前記第２の層間絶縁膜の
上に、ボンディングパッドを形成する工程と、を備える
半導体装置の製造方法。
（11）上記（10）に記載の方法であって、 前記ボンディングパッドを含む前記半導体基板の表面
全面にガラスコーティング層を形成する工程と、 前記ガラスコーティング層に前記ボンディングパッド
を露出させるための開口部を形成する工程と、をさらに
備える、半導体装置の製造方法。
（12）上記（10）に記載の方法であって、前記緩衝膜は
ポリシリコンで形成される、半導体装置の製造方法。
［発明の効果］ 以上説明したとおり、本発明に係る半導体装置によれ
ば、フィールドシールドの、ボンディングパッドの直下
に位置する部分が選択的に除去されている。それゆえ
に、ボンディングパッド部にかかるストレスによって、
ボンディングパッド部が破壊しても、ボンディングパッ
ドとフィールドシールド用ゲート電極が短絡することは
ない。また、ボンディングパッドの直下のフィールドシ
ールド用ゲート電極が半導体基板と短絡するという事態
も生じなくなる。これによって、電位が、常に安定に維
持されるという効果を奏する。
また、この発明に係る半導体装置の製造方法によれ
ば、フィールドシールドの、ボンディングパッドの直下
に位置する部分が選択的に除去された半導体装置が得ら
れる。得られた半導体装置は、ボンディングパッド部に
かかるストレスによってボンディングパッド部が破壊さ
れても、ボンディングパッドとフィールドシールド用ゲ
ート電極が短絡するという事態等は生じない。
【図面の簡単な説明】
第１図は、本発明の一実施例に係る、フィールドシール
ド構造を有する半導体装置の、ボンディングパッド部周
辺の断面図である。 第２図は、第１図に示す半導体装置の平面図である。 第3A図〜第3I図は、第１図に示すフィールドシールド構
造を有する半導体装置の製造方法を断面図で示したもの
である。 第４図は、この発明の他の実施例に係る、フィールドシ
ールド構造を有する半導体装置の、ボンディングパッド
部周辺の断面図である。 第５図は、第４図に示す半導体装置の平面図である。 第6A図〜第6K図は、第４図に示す、フィールドシールド
構造を有する半導体装置の製造方法を断面図で示したも
のである。 第７図は、第１図に示す半導体装置にワイヤボンディン
グを施したときの様子を示す断面図である。 第８図は、第４図に示す半導体装置にワイヤボンディン
グを施したときの様子を示す断面図である。 第９図は、この発明のさらに他の実施例を示す平面図で
ある。 第10図は、256Kダイナミックランダムアクセスメモリの
構成を示す図である。 第11図は、プラスチックデバイスの構造を示す図であ
る。 第12図は、LOCOS酸化膜を素子分離に用いた、従来の半
導体装置のボンディングパッド部周辺の断面図である。 第13図は、第12図に示す半導体装置の平面図である。 第14図は、フィールドシールドを素子分離に用いた、従
来の半導体装置のボンディングパッド部周辺の断面図で
ある。 第15図は、第14図に示す半導体装置の平面図である。 第16図および第17図は、第14図に示す半導体装置にワイ
ヤボンディングを施したときの様子を示す断面図であ
る。 図において、1,3はＮチャネル型MOSトランジスタ、６は
フィールドシールド、19は層間絶縁膜、20はボンディン
グパッド、31は半導体基板である。 なお、各図中、同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 築出 正樹 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 藤島 一康 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】ボンディングパッドを介して、外部信号が
    導入されるようにされた半導体装置であって、 主表面を有する半導体基板と、 前記半導体基板の前記主表面に形成された複数の素子領
    域と、 前記半導体基板の上に、前記素子領域以外の部分を全面
    的に覆うように設けられ、前記複数の素子領域を互いに
    絶縁分離するフィールドシールドと、を備え、 前記フィールドシールドの一部分であって、前記ボンデ
    ィングパッドが設けられる領域の直下に位置する部分
    は、選択的に取除かれており、 当該装置は、さらに、 前記フィールドシールドの前記取除かれた部分を埋める
    ように、前記半導体基板の上に設けられた絶縁膜と、 前記絶縁膜の上であって、かつ前記フィールドシールド
    の前記取除かれた部分の上に設けられたボンディングパ
    ッドと、 を備えた半導体装置。
  2. 【請求項２】ボンディングパッドを介して外部信号が与
    えられるようにされた半導体装置であって、 主表面を有する半導体基板と、 前記半導体基板の前記主表面に形成された複数の素子領
    域と、 前記半導体基板の上に、前記素子領域以外の部分を全面
    的に覆うように設けられ、前記複数の素子領域を互いに
    絶縁分離するフィールドシールドと、を備え、 前記フィールドシールドには、前記ボンディングパッド
    が設けられる領域の直下の部分に開口部が設けられてお
    り、 当該装置は、さらに、 前記フィールドシールドの前記開口部を埋めるように、
    前記半導体基板の上に設けられた絶縁膜と、 前記絶縁膜の上であって、かつ前記フィールドシールド
    の前記開口部の上に設けられたボンディングパッドと、 を備えた半導体装置。
  3. 【請求項３】ボンディングパッドを介して外部信号が導
    入されるようにされた半導体装置であって、 主表面を有する半導体基板と、 前記半導体基板の前記主表面に形成された複数の素子領
    域と、 前記半導体基板の周辺部および前記素子領域以外の部分
    を全面的に覆うように、前記半導体基板の上に設けら
    れ、前記複数の素子領域を互いに絶縁分離するフィール
    ドシールドと、 前記半導体基板の前記周辺部に設けられたボンディング
    パッドと、 を備えた半導体装置。
  4. 【請求項４】ボンディングパッドを介して素子に外部信
    号が導入されるようにされた半導体装置の製造方法であ
    って、 半導体基板の上にフィールドシールド用のプレートを形
    成する工程と、 前記フィールドシールド用のプレート中に、前記素子が
    形成される前記半導体基板の主表面を露出させるための
    開口部を形成する工程と、 前記フィールドシールド用のプレートの前記ボンディン
    グパッドの直下部分を取除く工程と、 露出した前記半導体基板の主表面に前記素子を形成する
    工程と、 前記フィールドシールド用のプレートの前記取除かれた
    部分を埋めるように、前記半導体基板の上に絶縁膜を形
    成する工程と、 前記絶縁膜の上であって、かつ、前記フィールドシール
    ド用のプレートの前記取除かれた部分の上に前記ボンデ
    ィングパッドを形成する工程と、 を備えた半導体装置の製造方法。
  5. 【請求項５】ボンディングパッドを介して素子に外部信
    号が導入されるようにされた半導体装置の製造方法であ
    って、 半導体基板の上にフィールドシールド用のプレートを形
    成する工程と、 前記フィールドシールド用のプレート中に、前記素子が
    形成される前記半導体基板の主表面を露出させるための
    第１の開口部と、前記ボンディングパッドの直下部分の
    前記半導体基板の主表面を露出させるための第２の開口
    部とを形成する工程と、 前記第１の開口部によって露出した前記半導体基板の主
    表面に前記素子を形成する工程と、 前記第２の開口部を埋めるように、前記半導体基板の上
    に絶縁膜を形成する工程と、 前記絶縁膜の上であって、かつ、前記第２の開口部の上
    に前記ボンディングパッドを形成する工程と、 を備えた半導体装置の製造方法。
JP21351889A 1989-08-18 1989-08-18 半導体装置およびその製造方法 Expired - Lifetime JPH0817203B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP21351889A JPH0817203B2 (ja) 1989-08-18 1989-08-18 半導体装置およびその製造方法
DE19904011957 DE4011957C2 (de) 1989-08-18 1990-04-12 Halbleitereinrichtung mit einer Mehrzahl von durch eine Feldabschirmung voneinander isolierten Halbleiterbauelementen und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21351889A JPH0817203B2 (ja) 1989-08-18 1989-08-18 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0376250A JPH0376250A (ja) 1991-04-02
JPH0817203B2 true JPH0817203B2 (ja) 1996-02-21

Family

ID=16640516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21351889A Expired - Lifetime JPH0817203B2 (ja) 1989-08-18 1989-08-18 半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JPH0817203B2 (ja)
DE (1) DE4011957C2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005094023A (ja) * 2004-10-01 2005-04-07 Renesas Technology Corp 半導体装置
JP7055087B2 (ja) 2018-11-07 2022-04-15 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4167804A (en) * 1976-12-13 1979-09-18 General Motors Corporation Integrated circuit process compatible surge protection resistor
JPS5928370A (ja) * 1982-08-09 1984-02-15 Toshiba Corp 半導体装置
JPS60247940A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 半導体装置およびその製造方法
US4900693A (en) * 1987-12-21 1990-02-13 United Technologies Process for making polysilicon field plate with improved suppression of parasitic transistors
US4849366A (en) * 1988-01-15 1989-07-18 Industrial Technology Research Institute Method of making a gated isolated structure

Also Published As

Publication number Publication date
JPH0376250A (ja) 1991-04-02
DE4011957A1 (de) 1991-02-21
DE4011957C2 (de) 1994-05-19

Similar Documents

Publication Publication Date Title
JP3251778B2 (ja) 半導体記憶装置およびその製造方法
JP2827675B2 (ja) 半導体記憶装置
JP3957013B2 (ja) スタティックランダムアクセスメモリ装置
JPH0770623B2 (ja) スタティックランダムアクセスメモリ装置
JPH0936252A (ja) 半導体集積回路装置およびその製造方法
JPH0658947B2 (ja) 半導体メモリ装置の製法
JPS6321351B2 (ja)
JP2818964B2 (ja) 積層構造の電荷蓄積部を有する半導体記憶装置の製造方法
JPH0799255A (ja) 半導体集積回路装置
JP2570100B2 (ja) 半導体記憶装置
JPH07202017A (ja) 半導体集積回路装置及びその製造方法
JPH0576785B2 (ja)
JPH0817203B2 (ja) 半導体装置およびその製造方法
JP3098786B2 (ja) 半導体集積回路装置
US5153699A (en) Semiconductor device
JP3147144B2 (ja) 半導体装置及びその製造方法
JP2969876B2 (ja) 半導体装置およびその製造方法
JPH0499375A (ja) 半導体記憶装置
JPS58140151A (ja) 半導体集積回路装置
JPH0691216B2 (ja) 半導体記憶装置
JP2913750B2 (ja) 半導体メモリ集積回路装置及びその製造方法
JPS6223152A (ja) 半導体集積回路装置
JP2830726B2 (ja) 半導体記憶装置
JPH0834299B2 (ja) 半導体記憶装置
JP2672810B2 (ja) 半導体集積回路素子

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 14