JPS5927355A - 情報処理システム - Google Patents

情報処理システム

Info

Publication number
JPS5927355A
JPS5927355A JP57135314A JP13531482A JPS5927355A JP S5927355 A JPS5927355 A JP S5927355A JP 57135314 A JP57135314 A JP 57135314A JP 13531482 A JP13531482 A JP 13531482A JP S5927355 A JPS5927355 A JP S5927355A
Authority
JP
Japan
Prior art keywords
signal
central processing
processing unit
failure
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57135314A
Other languages
English (en)
Inventor
Kunio Numakura
沼倉 國男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57135314A priority Critical patent/JPS5927355A/ja
Publication of JPS5927355A publication Critical patent/JPS5927355A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は情報処理システム、特に中央処理装置の自動初
期設定機能を含む情報処理システムに関する。
情報処理システムの中核である中央処理装置の障害が該
システムに及ぼす影響は致命的であυ、したがって、中
央処理装置の高信頼化と共に障害回復時間の短縮はます
ます重要な課題となっている。
障害には固定的な再現性のあるものと、一時的な再現性
のないものとがラシ、実運用中発生する障害は前者よシ
も後者の方が多いといわれている。
後者の障害は再現性がないため、再度中央処理装置を初
期設定した後ソフトウェアの実行を起動させ、ソフトウ
ェアによる障害回復処理を行なうことにより情報処理シ
ステムが障害前の状態に復旧し正しい動作に移行する可
能性が大きい。
従来の情報処理システムでは、中央処理装置が障害にな
ると、操作員が該障害をランプ表示等によす認識し、サ
ービスプロセッサを操作して障害解析等のため中央処理
装置内の各種レジスタ、フリップフロップ等の内容を収
集し、しかる後に初期設定ボタンを押して初期設定信号
を中央処理装置に供給し、中央処理装置の初期設定を行
って後、上記回復処理を行なうことによシ、一時的障害
に対処している。すなわち従来の方法では操作員の介入
を必要とし、またそのため障害量後時間も長いという欠
点がある。
本発明の目的は従来システムの上記の欠点を除去し操作
員を必要とせず、かつ、一時的な障害時の回復時間を大
幅に短縮し稼動率を向上させた情報処理システムを提供
することにある。
本発明のシステムは、中央処理装置が障害のときに障害
信号を発生し初期設定信号の供給をうけて初期設定を行
ない処理を初めから行なう中央処理装置と、前記中央処
理装置から供給される前記障害信号に応答して作動し前
記中央処理装置へ初期設定信号を供給する初期設定供給
手段とを含む。
また、本発明のシステムは、中央処理装置が障害のとき
に障害信号を発生し初期設定信号の供給をうけて初期設
定を行かい処理を初めから行なう1つ以上の中央処理装
置と、前記中央処理装置のそれぞれに対応して備えられ
前記各中央処理装置から供給される前記障害信号に応答
して作動し第1の信号を発生し後記憶2の信号に応答し
て前記中央処理装置へ初期設定信号を供給する第1の信
号供給手段と、前記各館1の信号供給手段から供給され
るそれぞれの第1の信号に応答して前記第1の信号を供
給した第1の信号供給手段に第2の信号を供給する第2
の信号供給手段とを含む。
次に、本発明について図面を参照して詳細に説明する。
第1図は第1の発明の一実施例を示すブロック図である
第1の発明の一実施例は、中央処理装置1とこれを自動
初期設定させる初期設定信号を発生する初期設定信号発
生回路2とから構成される。前記初期設定信号発生回路
2は初期設定信号発生のためのマイクロプログラムを格
納する制御記憶22と、制御記憶22から読み出される
マイクロプログラムを実行するマイクロプロセッサ21
と、データを一時格納する一時記憶23と、マイクロプ
ロセッサ21から供給される信号を解読して所定の制御
信号を発生するデコーダ24と、前記制御信号の供給を
うけて所定の時間だけ論理”1″の初期設定信号を発生
する7リツプフロツプ25とを含んでいる。
次いで、第1の発明の一実施例の動作について説明する
中央処理装置1が障害になシ処理動作を停止すると、中
央処理装置1は接続線11を介してマイクロプロセッサ
21に障害信号を供給する。マイクロプロセッサ21は
前記の障害信号を割込み信号として受けとめ、この信号
の受信に応答して制御記憶22内に格納されている初期
設定信号発生のだめのマイクロプログラムを読みだし実
行する。
すなわち、障害解析のために必要なときにはまずマイク
ロプロセッサ21は中央処理装置1内のの技術について
は特願昭55−179359  K開示されている技術
が適用することができる。次いでマイクロプロセッサ2
1は制御記憶22に格納されている初期設定命令を読み
取シデコーダ24に供給し、デコーダ24はこれを解読
しフリップフロップ25に論理゛1″の信号を供給する
。フリップフロップ25は、デコーダ24からの論理9
丁ゝの信号の供給に応答して接続線13を介して中央処
理装置1に一定長の論理°°1”の初期設定信号を供給
する。この初期設定信号は従来方式において操作員が初
期設定ボタンを押して供給した初期設定信号による初期
設定と同様にして、中央処理装置1に初期設定を行なわ
せる。すなわち、各レジスタおよびフリップフロップ等
の内容を予め定められた初期値に設定し、中央処理装置
1内の制御記憶に対しマイクロプログラムをロードしそ
の実行を指示する。
との動作が行なわれることによシ中央処理装置1は自動
的に初期設定される。前記障害が一時的で再現性のない
ものであれば中央処理装置1はソフトウェアの動作に移
行しソフトウェアによる障害回復処理が行なわれ情報処
理システムの障害前の状態に復旧することができ、かく
して以前に行なわれていた処理を継続して遂行すること
ができる。このように一時的な再現性のない障害のとき
には、操作員が介入することなく自動的に初期設定され
かつ復旧処理が行なわれ、障害時の回復時間を大幅に短
縮することができる。
規模の大きい情報処理システムを構成する中央処理装置
、周辺機器制御装置等の各装置は、システムの高信頼化
、障害回復時間の短縮のためにそれぞれ自己の障害診断
機能を内蔵しているものが多く、かつシステム内各装置
の保守機能を統括するサービスプロセッサが設けられ、
これによって保守が運営されている場合が多い。このよ
うな情報処理システムでは、障害時に障害をおこした装
置内の各レジスタ、フリップフロップ等の内容を収集す
る場合には、サービスプロセッサの指示により各装置の
障害診断機能を仲介として収集され、収集されたデータ
はサービスプロセッサのメモリに格納される。
第2の発明は上記のような情報処理システムに使用され
るものであシ、第2図はその一実施例を示すブロック図
である。
第2の発明の一実施例は中央処理装置1と、初期設定信
号発生回路3と、初期設定信号発生回路制御部4とから
構成されている。
初期設定信号発生回路3は、初期設定信号発生のための
マイクロプログラムを格納する制御記憶32と、制御記
憶32から読み出されるマイクロプログラムを実行する
マイクロプロセッサ31と、マイクロプロセッサ31が
ら供給される信号な解読して所定の制御信号を発生する
デコーダ34と、前記制御信号の供給をうけて所定の時
間だけ論理II I 11の初期設定信号を発生するフ
リップフロップ35と、初期設定信号発生回路制御部4
とのデータの授受を行なうインタフェース制御回路36
とを含んでおシ、通常は中央処理装置1内の障害の分析
に必要な情報の収集および診断を遂行する役目をはたす
初期設定信号発生回路制御部4は、初期設定信号発生回
路制御のだめのマイクロプログラムを格納する制御記憶
42と、制御記憶42から読み出されるマイクロプログ
ラムを実行するマイクロプロセッサ41と、データを一
時格納する一時記憶43と、初期設定信号発生回路3と
のデータの授受を行なうインタフェース制御回路46と
を含んでおシ、通常は前記初期設定信号発生回路3およ
び他の中央処理装置に係わるこれと同じ機能を有する回
路および周辺制御装置に対して障害分析に必要な情報収
集の指令および診断動作実行の指令を行なう役目をはだ
す。
次いで、第2の発明の一実施例の動作について説明する
中央処理装置1が障害にな多処理動作を停止すると、中
央処理装置1は接続線14を介してマイクロプロセッサ
31に障害信号を供給する。マイクロプロセッサ31は
前記の障害信号を割込み信号として受けとめ、この信号
の受信に応答して制御記憶32内に格納されている初期
設定信号発生ノだめのマイクロプログラムを読み出し実
行する。
まず、マイクロプロセッサ31はインタフェース制御回
路36を経由し接続線17を介して障害通知信号を初期
設定信号発生回路制御部4に供給する。前記障害通知信
号はインタフェース制御回路46を経由してマイクロプ
ロセッサ41に供給されマイクロプロセッサ41に割込
みを生じせしめる。マイクロプロセッサ41は、この割
込みに応答して制御記憶42内に格納されている初期設
定信号発生回路制御のだめのマイクロプログラムを読み
出し実行する。すなわち、障害解析のために必要なとき
には中央処理装置1内の各種レジスタ、フリップフロッ
プ等を個別に指定してその障害時における障害分析に必
要な内容を収集し、初期設定信号発生回路制御部4に供
給するように初期設定信号発生回路3にインタフェース
制御回路46を経由して接続線17を介して命令を供給
する。マイクロプロセッサ31は、インタフェース制御
回路36を経由して前記命令を受信し解読して、制御記
憶32に格納しであるマイクロプログラムによシ中央処
理装置1の前記命令が指定する回路のレジスタまたはフ
リップフロップの内容を読みとシ、インタフェース制御
回路36を経由して初期設定信号発生回路制御部4に供
給する。マイクロプロセッサ41は、前記内容を一時記
憶43に格納し、次いで中央処理装置1内の他の回路の
レジスタまたは7リツプフロツプを指定して、その内容
を収集すべく初期設定信号発生回路3に命令を発する。
このような動作をくシかえし、初期設定信号発生回路制
御部4は初期設定信号発生回路3を制御して中央処理装
置1内の必要なすべてのレジスタ、フリップフロップ等
の障害時における内容を一時記憶43に格納する。この
動作がおわると、制御記憶42に格納されているマイク
ロプログラムによシ、マイクロプロセッサ41は初期設
定命令をインタフェース制御回路46を経由し接続線1
7を介して初期設定信号発生回路3に供給する。マイク
ロプロセッサ31は、インタフェース制御回路36を経
由して初期設定命令を受信する。しかるのちにマイクロ
プロセッサ31は前記初期設定命令を解読し、デコーダ
34を制御してフリップフロップ35に論理°°1”の
信号を供給する。フリップフロップ35はデコーダ34
からの論理”1”の信号の供給に応答して接続線16を
介して中央処理装置1に一定長の論理″1”の初期設定
信号を供給する。それ以降の動作は前衾 述の第1の発明の実施例の1酢様にして中央処理装置1
は自動的に初期設定され回復処理が行なわれる。
このようにして、規模の大きい情報処理システムでサー
ビスプロセッサを有しかつ中央処理装置に障害診断機能
を内蔵する構成を有する場合でも、一時的な再現性のな
い障害のときには、自動的に中央処理装置の初期設定を
行ない回復処理を行なうことができる。第2の発明の実
施例は初期設定信号発生回路制御部が1つの初期設定信
号発生回路を制御する場合であるが第2の発明はこれに
限るものではなく情報処理システムに複数の中央処理装
置を含み複数個の初期設定信号発生回路を1つの制御部
で時分割等で制御する場合にも勿論適用できる。
以上のように第1の発明および第2の発明いづれにおい
ても障害時において自動的に中央処理装置の初期設定を
行ない一時的な再現性のない障害の場合に回復処理を行
なうことによシ操作員を必要とせずかつ回復時間を大幅
に短縮し情報処理システムの稼動率を向上せしめること
が出来るという効果がある。
【図面の簡単な説明】
第1図は第1の発明の一実施例のブロック図、第2図は
第2の発明の一実施例のブロック図である。 図において、1・・・・・・中央処理装置、2,3・・
・・・・初期設定信号発生回路、4・・・・・・初期設
定信号発生回路制御部、21,31.41・・・・・・
マイクロプロセッサ、22,32.42・旧・・制御記
憶、23゜43・・・・・・一時記憶、24.34・・
・・・・デコーダ、25゜35・・・・・・7リツプフ
ロツプ、36.46・川・・インタフェース制御回路。 活 / 圀 灼  ? 口

Claims (2)

    【特許請求の範囲】
  1. (1)中央処理装置が障害のときに障害信号を発生し初
    期設定信号の供給をうけて初期設定を行ない処理を初め
    から行なう中央処理装置と、前記中央処理装置から供給
    される前記障害信号に応答して作動し前記中央処理装置
    へ初期設定信号を供給する初期設定供給手段とを含むこ
    とを特徴とする情報処理システム。
  2. (2)中央処理装置が障害のときに障害信号を発生し初
    期設定信号の供給をうけて初期設定を行ない処理を初め
    から行なり1つ以上の中央処理装置と、 前記中央処理装置のそれぞれに対応して備えられ前記各
    中央処理装置から供給される前記障害信号に応答して作
    動し第1の信号を発生し後記憶2の信号に応答して前記
    中央処理装置へ初期設定信号を供給する第1の信号供給
    手段と、前記各館1の信号供給手段から供給されるそれ
    ぞれの第1の信号に応答して前記第1の信号を供給した
    第1の信号供給手段に第2の信号を供給する第2の信号
    供給手段とを含むことを特徴とする情報処理システム。
JP57135314A 1982-08-03 1982-08-03 情報処理システム Pending JPS5927355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57135314A JPS5927355A (ja) 1982-08-03 1982-08-03 情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57135314A JPS5927355A (ja) 1982-08-03 1982-08-03 情報処理システム

Publications (1)

Publication Number Publication Date
JPS5927355A true JPS5927355A (ja) 1984-02-13

Family

ID=15148836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57135314A Pending JPS5927355A (ja) 1982-08-03 1982-08-03 情報処理システム

Country Status (1)

Country Link
JP (1) JPS5927355A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61175830A (ja) * 1985-01-31 1986-08-07 Fuji Heavy Ind Ltd 自動車用コンピュータの誤動作防止方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61175830A (ja) * 1985-01-31 1986-08-07 Fuji Heavy Ind Ltd 自動車用コンピュータの誤動作防止方法

Similar Documents

Publication Publication Date Title
JP3675802B2 (ja) 計算の状態を再構成する方法ならびにシステム
US4740969A (en) Method and apparatus for recovering from hardware faults
JPH0950424A (ja) ダンプ採取装置およびダンプ採取方法
EP0477385B1 (en) Method of resetting adapter module at failing time and computer system executing said method
CN115951949A (zh) 一种bios的配置参数的恢复方法、装置及计算设备
JPS5927355A (ja) 情報処理システム
JPH0962626A (ja) 分散処理システムのオンラインテスト方法
JPS6363935B2 (ja)
JPH0588933A (ja) デバツグ機能を有する並列処理システム
JP2849780B2 (ja) 計算機システム
JPS62284440A (ja) 端末装置のソフトウエア資源保守方式
CN112711494A (zh) 一种宕机故障定位方法及装置
JP3263987B2 (ja) 自動iplの初期設定処理方法
JPH0675800A (ja) 障害処理方式
JPH09305431A (ja) デバッグ文取得方法
JPH0253143A (ja) 擬似障害発生システム
JPS6030976B2 (ja) 先行制御方式の情報処理装置
JPS6228841A (ja) 入出力処理装置
JPS5837583B2 (ja) 情報処理装置
JPS62212865A (ja) マルチプロセツサ制御方式
JPS584365B2 (ja) リセツト制御システム
JPH081607B2 (ja) 情報処理システムにおける擬似障害発生方式
JPH04307637A (ja) 擬似チャネル装置
JPS60107145A (ja) 計算機システムのテスト制御方式
JPS6355645A (ja) マイクロプログラム制御装置