JPS584365B2 - リセツト制御システム - Google Patents
リセツト制御システムInfo
- Publication number
- JPS584365B2 JPS584365B2 JP53126945A JP12694578A JPS584365B2 JP S584365 B2 JPS584365 B2 JP S584365B2 JP 53126945 A JP53126945 A JP 53126945A JP 12694578 A JP12694578 A JP 12694578A JP S584365 B2 JPS584365 B2 JP S584365B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- channel
- input
- output
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Retry When Errors Occur (AREA)
- Hardware Redundancy (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
本発明の分野
本発明は入出力システム・リセット能力を有するデータ
処理システムに関する。
処理システムに関する。
このリセットは入出力チャネル及び付加された周辺装置
をリセットするために使用される。
をリセットするために使用される。
周辺装置のリセットは、周辺装置とチャネルとの間の予
約及び提携関係を終了させる。
約及び提携関係を終了させる。
リセット動作の詳細については,IBMシステム/37
0動作原理(IBM System/370Princ
iples of Operation.Form G
A22−7000−5,File No.S/370−
01,pages 50−53and 195)を参照
されたい。
0動作原理(IBM System/370Princ
iples of Operation.Form G
A22−7000−5,File No.S/370−
01,pages 50−53and 195)を参照
されたい。
米国特許第4110830号(チャネル・ストレージ・
アダプタ)及び同第4126897号(リクエスト促進
装置)は、本発明を有利に利用することのできる入出力
システム環境を説明している。
アダプタ)及び同第4126897号(リクエスト促進
装置)は、本発明を有利に利用することのできる入出力
システム環境を説明している。
米国特許第3488633号は入出力システム・リセッ
ト能力を有する先行式術のチャネル装置を説明している
。
ト能力を有する先行式術のチャネル装置を説明している
。
米国特許第3400371号は本発明によって改善する
ことのできる環境システムを説明している。
ことのできる環境システムを説明している。
米国特許第3786430号は補助処理機能を実行する
ために補助処理論理回路を中央処理システムへ付加する
システムを説明している。
ために補助処理論理回路を中央処理システムへ付加する
システムを説明している。
この種の補助処理論理回路は、本発明の[プログラム町
能な選択的入出力システム・リセット」動作を実行する
よう適合させることができる。
能な選択的入出力システム・リセット」動作を実行する
よう適合させることができる。
技術課題
元来、入出力システム・リセット動作は、自動的なエラ
ー回復手順(例えば、リトライ)が不十分である時に手
動作により起動される。
ー回復手順(例えば、リトライ)が不十分である時に手
動作により起動される。
通常、この種のリセットはシステム中の物理的に利用可
能な全てのチャネル及び周辺装置に影響を与える。
能な全てのチャネル及び周辺装置に影響を与える。
手動作によること及び無差別的であることは処理効率を
低下させるかも知れない。
低下させるかも知れない。
入出力システム・リセットに関する他の問題点は、切替
可能に付加された周辺装置とチャネルとの間の提携関係
(例えば、装置予約のような)がリセットによって終了
することである。
可能に付加された周辺装置とチャネルとの間の提携関係
(例えば、装置予約のような)がリセットによって終了
することである。
装置予約の性質及び利用法については、例えばIBMシ
ステム/360コンポーネント説明書(IBMSyst
em/360 Component Descript
ion2841 Storage C ntrol,
IBM Syst−ems Reference Li
brary File No.8360−07.For
m A−26−5988−3,pages32.33)
及びコンポーネント要約(Component Sum
mary 3830 Storage Control
,3330 Disk Storage.Form G
A26−159.2−0,pageio)を参照された
い。
ステム/360コンポーネント説明書(IBMSyst
em/360 Component Descript
ion2841 Storage C ntrol,
IBM Syst−ems Reference Li
brary File No.8360−07.For
m A−26−5988−3,pages32.33)
及びコンポーネント要約(Component Sum
mary 3830 Storage Control
,3330 Disk Storage.Form G
A26−159.2−0,pageio)を参照された
い。
そのような提携関係の終了は、リセット信号を発生した
システム中でその提携関係を再び設定できる前に、予約
された各装置を他の柔軟結合された(独立に監視された
)システムからアクセスできるようにする。
システム中でその提携関係を再び設定できる前に、予約
された各装置を他の柔軟結合された(独立に監視された
)システムからアクセスできるようにする。
その結果、共用データの安全性が損われるかも知れない
。
。
入出力システム・リセットに関する他の問題点は、もし
入出力チャネルがリセット信号をその周辺インターフエ
イスへ中継できなければ、リセットが失敗に終ることで
ある。
入出力チャネルがリセット信号をその周辺インターフエ
イスへ中継できなければ、リセットが失敗に終ることで
ある。
他の問題点は、一群のチャネルが1個の制御機構を時分
割している場合、その制御機構又はチャネルの1個を無
能化すると、チャネル群の全体が無能化されるかも知れ
ず、更に入出力システム・リセットの実行が妨げられる
かも知れないことである。
割している場合、その制御機構又はチャネルの1個を無
能化すると、チャネル群の全体が無能化されるかも知れ
ず、更に入出力システム・リセットの実行が妨げられる
かも知れないことである。
本発明の要約
本発明は1個のチャネル及び入出力インターフエイスに
関して入出力システム・リセットの動作を選択的に実行
するためのプログラム制御可能な手段に関する。
関して入出力システム・リセットの動作を選択的に実行
するためのプログラム制御可能な手段に関する。
プログラムによるために、予約又は他の提携関係を保護
しなかった装置若しくは制御ユニットに関しては、この
手段の使用が制限される。
しなかった装置若しくは制御ユニットに関しては、この
手段の使用が制限される。
この手段は監視プログラムによってのみ使用され、又リ
セットを生じる前に他の柔軟結合されたシステムを確実
に非能動化することのできるプログラムによってのみ使
用される。
セットを生じる前に他の柔軟結合されたシステムを確実
に非能動化することのできるプログラムによってのみ使
用される。
これは他のシステムからアクセス可能な予約済み周辺装
置にある共用データの安全を確保する。
置にある共用データの安全を確保する。
リセットを行ないそして予約及び他の提携関係を再設定
した後に、プログラムは他の非能動化されたシステムを
確実に再能動化するように動作する。
した後に、プログラムは他の非能動化されたシステムを
確実に再能動化するように動作する。
前記リセット手段は部分的に補助的論理機能手段中に存
在し、この補助的論理機能手段はプログラム命令を実行
する中央処理システムの代理(agent)として動作
するように適合されている。
在し、この補助的論理機能手段はプログラム命令を実行
する中央処理システムの代理(agent)として動作
するように適合されている。
補助的論理機能手段は、リセットを非同期的に実行する
ように適合サレてよい。
ように適合サレてよい。
即ちリセットを指定するプログラム命令を実行した後に
、リセットを実行するよう適合ざれてよい。
、リセットを実行するよう適合ざれてよい。
その結果、中央処理システムの効率上の負担が減少され
るかも知れない。
るかも知れない。
補助プロセッサはチャネル入出力インターフエイス線を
独立的に制御する。
独立的に制御する。
これらのインターフエイス線は各チャネルに関連した周
辺装置ヘリセット信号を与える(即ち、操作可能アウト
線及び抑止アウト線)。
辺装置ヘリセット信号を与える(即ち、操作可能アウト
線及び抑止アウト線)。
その結果、リセットの実行は停止中のチャネル又は共通
制御チャネル群によって防害されることがない。
制御チャネル群によって防害されることがない。
先行技術の説明
システム・リセット信号をプログラムで発生させるとい
う概念は、一般的に云えば新規なものではない。
う概念は、一般的に云えば新規なものではない。
例えば、米国特許第378791号は入出力システム・
リセット信号を間接的に発生することのできる信号プロ
セッサ命令を説明している。
リセット信号を間接的に発生することのできる信号プロ
セッサ命令を説明している。
この命令の実行によって、通信している処理システム間
で指令及び状況情報の交換が始まる。
で指令及び状況情報の交換が始まる。
その指令は、それを受取るシステム内で初期プログラム
・リセット動作及びプログラム・リセットi作を生じさ
せ、それによってその指令を受取るシステムへ付加され
たチャネル内で入出力システム・リセットを生じさせる
ように使用される。
・リセット動作及びプログラム・リセットi作を生じさ
せ、それによってその指令を受取るシステムへ付加され
たチャネル内で入出力システム・リセットを生じさせる
ように使用される。
しかしこのようなリセットは非選択的であり(個々のチ
ャネルを指定しない)、従ってその指令に従うシステム
へ付加された全てのチャネルをリセットする。
ャネルを指定しない)、従ってその指令に従うシステム
へ付加された全てのチャネルをリセットする。
更に妨害(block)されたチャネルへ付加された周
辺装置に関しては、その指令は実行不可能であるかも知
れない。
辺装置に関しては、その指令は実行不可能であるかも知
れない。
本発明では、リセット機能は選択的に指定された1個の
チャネル及び入出力インターフエイスへ向けられ、又こ
のリセット機能は関連したチャネルの動作条件の如何に
よらず、指定された入出力インターフエイスを直接に制
御する小型の補助プロセッサによって実行される点で効
率的である。
チャネル及び入出力インターフエイスへ向けられ、又こ
のリセット機能は関連したチャネルの動作条件の如何に
よらず、指定された入出力インターフエイスを直接に制
御する小型の補助プロセッサによって実行される点で効
率的である。
更に本発明は、他の柔軟結合されたシステムからアクセ
ス可能な予約(又は提携)済み周辺装置のデータ保全を
行ない得る点で独特なものである。
ス可能な予約(又は提携)済み周辺装置のデータ保全を
行ない得る点で独特なものである。
本発明のこのような特徴は、以下の説明からより明らか
となるであろう。
となるであろう。
詳細な説明
具体的問題点
第1図に示されるデータ処理装置のネツトワークを考察
する。
する。
中央処理ユニット(CPU)1及び2は人出力チャネル
3〜6へ接続されている。
3〜6へ接続されている。
入出力チャネル3〜6は制御ユニット7〜11へ接続さ
れている。
れている。
制御ユニット7〜11は多くの装置ユニットへ接続され
ているが、その中の少数が12〜18として示されてい
る。
ているが、その中の少数が12〜18として示されてい
る。
制御ユニット9及び10はチャネル4及び5へ交差接続
され、制御ユニット9〜10へ付加された装置ユニット
はCPUI又はCPU2へ切替可能に接続されることに
注意されたい。
され、制御ユニット9〜10へ付加された装置ユニット
はCPUI又はCPU2へ切替可能に接続されることに
注意されたい。
通常、このような接続は2チャネル切替特殊装置によっ
て達成される。
て達成される。
その詳細については、例えば前記のIBMシステム/3
60コンポーネント説明書及びIBMコンポーネント要
約を参照されたい。
60コンポーネント説明書及びIBMコンポーネント要
約を参照されたい。
CPUI及びCPU2に関連するシステムは柔軟結合ざ
れている。
れている。
即ち、これらCPUを制御している監視プログラムは相
対的に独立している。
対的に独立している。
ここで、非選択的なプログラム・リセット機能がCPU
2に関して発生されるものと仮定する。
2に関して発生されるものと仮定する。
プログラム・リセット機能については前記IBMシステ
ム/370動作原理第51頁を参照されたい。
ム/370動作原理第51頁を参照されたい。
通常、この機能は制御卓のスイッチ又は押しボタンを動
作させることにより手動的に発生される。
作させることにより手動的に発生される。
これはCPUリセット信号をCPU2へ印加させ、入出
力システム・リセット信号をチャネル5及び6へ印加さ
せる。
力システム・リセット信号をチャネル5及び6へ印加さ
せる。
一方、チャネル5及び6は制御ユニット9〜11に接続
ざれた夫々の入出力インターフエイスでシステム・リセ
ット信号を発生し、それによって制御ユニット9〜11
及び関連した装置ユニット14〜18をリセットする。
ざれた夫々の入出力インターフエイスでシステム・リセ
ット信号を発生し、それによって制御ユニット9〜11
及び関連した装置ユニット14〜18をリセットする。
この点の詳細は、IBMシステム/360及びシステム
/370人出力インターフエイス、チャネル対制御ユニ
ット(IBM System/360and Syst
em/370 I/O Interface Chan
nel to Control Unit origi
nal equipment manufacture
r’s informat−ion.FormAGA2
2−6974−2,FileNo.s/370−19,
page20)を参照ざれたい0 その結果、第1図の線影を付されたネットワーク部分が
リセットざれ、そのネットワーク部分に対する全ての処
理動作は再起動を必要とするに至る。
/370人出力インターフエイス、チャネル対制御ユニ
ット(IBM System/360and Syst
em/370 I/O Interface Chan
nel to Control Unit origi
nal equipment manufacture
r’s informat−ion.FormAGA2
2−6974−2,FileNo.s/370−19,
page20)を参照ざれたい0 その結果、第1図の線影を付されたネットワーク部分が
リセットざれ、そのネットワーク部分に対する全ての処
理動作は再起動を必要とするに至る。
しかし、例えばプログラム・リセットの原因となる問題
が制御ユニット11へ限定され、CPU2に関連した監
視プログラムが例えばチャネル6からの入出力割込み及
び限定チャネル・ログアウトによってその通知を受ける
ものと仮定する(前記IBMシステム/370動作原理
、226〜228頁及び236〜242頁を参照)。
が制御ユニット11へ限定され、CPU2に関連した監
視プログラムが例えばチャネル6からの入出力割込み及
び限定チャネル・ログアウトによってその通知を受ける
ものと仮定する(前記IBMシステム/370動作原理
、226〜228頁及び236〜242頁を参照)。
もしプログラムがチャネル6のみへ入出力システム・リ
セット信号を発生する手段を有するならば、チャネル6
、制御ユニット11、装置ユニット16〜18のみがリ
セットされ、チャネル5、制御ユニット9〜10、装置
ユニット14〜15は影響を受けない。
セット信号を発生する手段を有するならば、チャネル6
、制御ユニット11、装置ユニット16〜18のみがリ
セットされ、チャネル5、制御ユニット9〜10、装置
ユニット14〜15は影響を受けない。
典型的な場合、1つの制御ユニットに関連した装置ユニ
ット群は数百の装置ユニットより成ることを考えると、
リセットによって影響される処理動作の数はかなり減少
することが明らかである。
ット群は数百の装置ユニットより成ることを考えると、
リセットによって影響される処理動作の数はかなり減少
することが明らかである。
従って、プログラムで制御可能な選択的入出力シスデム
・リセット機能は、このような状況で必然的に有用とな
ることが分る。
・リセット機能は、このような状況で必然的に有用とな
ることが分る。
問題点の他の局面が第2図に示されている。
問題を簡単にするために、第2図では1個の直接アクセ
ス・ストレージ装置(DASD)40が制御ユニット4
1及びチャネル42.43を介して中央処理ユニツ}4
4.45に関連したデータ処理システムへ切替町能に接
続されている。
ス・ストレージ装置(DASD)40が制御ユニット4
1及びチャネル42.43を介して中央処理ユニツ}4
4.45に関連したデータ処理システムへ切替町能に接
続されている。
これらのデータ処理シスデムは柔軟結合され(独立的に
監視され)ている。
監視され)ている。
これらのデータ処理システムをA及びBとする。
切替町能な装置ユニットの接続に関しては、例えば前記
IBMシステム/360コンポーネント説明書の第33
頁を参照されたい。
IBMシステム/360コンポーネント説明書の第33
頁を参照されたい。
ここで第2図に示されるように、DASD40はシステ
ムA(CPU44及び子ヤネル42を含むによって予約
されているものと仮定する(装置予約)。
ムA(CPU44及び子ヤネル42を含むによって予約
されているものと仮定する(装置予約)。
[装置予約」の意味については、前記IBMシステム/
360コンポーネント説明書第32頁、及び前記コンポ
−ネント要約第10頁を参照されたい。
360コンポーネント説明書第32頁、及び前記コンポ
−ネント要約第10頁を参照されたい。
ここで理解すべきは、[装置予約が1つのシスデムのチ
ャネル及び制御ユニットから出される特殊の指令であっ
て、予約しているシステムによって特殊の解放指令が出
されるまで、指定された装置を他の柔軟結合されたシス
テムに対して連続的にビジイに見せることである(前記
IBMシステム/360コンポーネント説明書第33頁
を参照)。
ャネル及び制御ユニットから出される特殊の指令であっ
て、予約しているシステムによって特殊の解放指令が出
されるまで、指定された装置を他の柔軟結合されたシス
テムに対して連続的にビジイに見せることである(前記
IBMシステム/360コンポーネント説明書第33頁
を参照)。
次の表1に示されるように、システムA中の非選択的プ
ログラム・リセットはCPU44でCPUリセットを生
じ、チャネル42で入出力システム・リセットを生じる
。
ログラム・リセットはCPU44でCPUリセットを生
じ、チャネル42で入出力システム・リセットを生じる
。
入出力システム・リセットは制御ユニット41を含む全
ての制御ユニットへシステム・リセット信号を与える。
ての制御ユニットへシステム・リセット信号を与える。
このシステム・リセット信号は制御ユニットをしてチャ
ネル42に関連した全での装置ユニットをリセットさせ
る。
ネル42に関連した全での装置ユニットをリセットさせ
る。
装置ユニットのリセットは夫々の[装置予約」を終了さ
せ、例えばDASD40の如き装置ユニットをCPU4
4又は45を含むシステムからアクセス可能に表示する
。
せ、例えばDASD40の如き装置ユニットをCPU4
4又は45を含むシステムからアクセス可能に表示する
。
これによって、CPU45及びチャネル43を含むシス
テムBは例えば40の如き装置ユニット中のデータを使
用し若しくは変更できるようになる。
テムBは例えば40の如き装置ユニット中のデータを使
用し若しくは変更できるようになる。
その結果、双方のシステムから見た上記データの保全性
は、表1の最後のステップに示されるように、リセット
動作によって害される恐れがある。
は、表1の最後のステップに示されるように、リセット
動作によって害される恐れがある。
従って、たとえシステムAが40の如き装置ユニットの
予約を後に再確保することができたとしても、リセット
前にシステムAが使用していたデータの保全性は保証さ
れない0 予約済み装置ユニット及び制御ユニットに関する他の問
題は、通路忠実度の問題である。
予約を後に再確保することができたとしても、リセット
前にシステムAが使用していたデータの保全性は保証さ
れない0 予約済み装置ユニット及び制御ユニットに関する他の問
題は、通路忠実度の問題である。
予約された制御ユニット及び成る種の制御ユニット(例
えば、探索モードで動作しているIBM3830ストレ
ージ制御ユニット)は、1つの特定の関連したチャネル
通路に関して排他的通路忠実度を維持するように適合さ
れている。
えば、探索モードで動作しているIBM3830ストレ
ージ制御ユニット)は、1つの特定の関連したチャネル
通路に関して排他的通路忠実度を維持するように適合さ
れている。
制御ユニットがこのような忠実度を有している間に他の
チャネル通路によってアドレスされると、その制御ユニ
ットはビジイ状態を表示し、それによってアクセス不町
能を表示する。
チャネル通路によってアドレスされると、その制御ユニ
ットはビジイ状態を表示し、それによってアクセス不町
能を表示する。
予約された装置ユニット(そして、例えばIBM383
0ストレージ制御ユニツトと関連したIBM3330デ
ィスク・ストレージ装置のように、そのように適合され
た他の装置ユニット)は、1つの持定のチャネル及び制
御ユニット通路に関して同様な排他的通路忠実度を有し
、他の通路による通信を許さない。
0ストレージ制御ユニツトと関連したIBM3330デ
ィスク・ストレージ装置のように、そのように適合され
た他の装置ユニット)は、1つの持定のチャネル及び制
御ユニット通路に関して同様な排他的通路忠実度を有し
、他の通路による通信を許さない。
そのような通路忠実度を有する周辺装置は、システム・
リセット信号が関連した通路を介して与えられる時にの
み、通常のシスデム・リセット信号に応答する。
リセット信号が関連した通路を介して与えられる時にの
み、通常のシスデム・リセット信号に応答する。
その結果、もしチャネルが例えば内部チャネルの故障又
は入出力インターフエイス上の外部的な停止(hang
up)の如く、関連した周辺装置の機能的動作可能性に
影響を与えない問題によって無能力化され、そのために
システム・リセット信号を関連した入出力インターフエ
イスへ中継することができないならば、関連した周辺装
置は効果的に孤立化され無益なものにされる。
は入出力インターフエイス上の外部的な停止(hang
up)の如く、関連した周辺装置の機能的動作可能性に
影響を与えない問題によって無能力化され、そのために
システム・リセット信号を関連した入出力インターフエ
イスへ中継することができないならば、関連した周辺装
置は効果的に孤立化され無益なものにされる。
それら周辺装置はリセットされれば、他の通路を介して
アクセス可能なものである。
アクセス可能なものである。
これまでの問題分析によって、新しい人出力リセット機
能が必要になることが分る。
能が必要になることが分る。
そのようなリセット機能は、(1)特定のチャネル及び
人出力インターフエイスへ選択的に向けられることがで
き、(2)予約が保護され且つ代替的な通路が選択的に
形成されるように、監視プログラムの制御下で起動する
ことができ、(3)指定されたチャネルが無能力化され
ている時でも、関連した入出力インターフエイス及び周
辺装置に関して実行可能でなければならない。
人出力インターフエイスへ選択的に向けられることがで
き、(2)予約が保護され且つ代替的な通路が選択的に
形成されるように、監視プログラムの制御下で起動する
ことができ、(3)指定されたチャネルが無能力化され
ている時でも、関連した入出力インターフエイス及び周
辺装置に関して実行可能でなければならない。
本発明はこれら要件の全てを満足させるものである。
第3図及び第4図は入出力シスデム・リセット問題の他
の局面を例示する。
の局面を例示する。
入出力処理システム60は、時分割されたマイクロプロ
セシング制御回路62を共有する6個のチャネル61を
含む。
セシング制御回路62を共有する6個のチャネル61を
含む。
各チャネルは夫々の入出力インターフエイス、関連した
制御ユニツト及び装置ユニットより成るネットワークを
有する。
制御ユニツト及び装置ユニットより成るネットワークを
有する。
これらはまとめて64で示される。
チャネル群の全体は、中央処理ユニット6′6を有する
1個の中央処理システムと関連している。
1個の中央処理システムと関連している。
従って、制御回路62又はいずれか1つのチャネルの停
止(hangup)はチャネル群全体を効果的に無能力
化し、チャネル群全体のリセットを妨げる可能性がある
。
止(hangup)はチャネル群全体を効果的に無能力
化し、チャネル群全体のリセットを妨げる可能性がある
。
1個のチャネルに関する停止問題が第4図に示される。
中央処理ユニット70は、停止されたチヤネル72に関
して入出力システム・リセットを発生しようとしている
。
して入出力システム・リセットを発生しようとしている
。
通常、この種のリセットはチャネルをして入出力インタ
ーフエイスの操作可能アウト線及び抑止アウト線上にダ
ウンの信号レベルを6マイクロ秒以上にわたって同時に
表示させることを要する。
ーフエイスの操作可能アウト線及び抑止アウト線上にダ
ウンの信号レベルを6マイクロ秒以上にわたって同時に
表示させることを要する。
(これについては、前記のIBMシステム/360及び
システム/370人出力インターフエイス、チャネル対
制御ユニツトの第6頁〜第11頁及び第20頁を参照さ
れたい。
システム/370人出力インターフエイス、チャネル対
制御ユニツトの第6頁〜第11頁及び第20頁を参照さ
れたい。
)この動作がチャネルによって正しく実行された場合、
入出力インターフエイスへ付加された全ての制御ユニッ
ト及び関連した装置ユニットがリセットされる。
入出力インターフエイスへ付加された全ての制御ユニッ
ト及び関連した装置ユニットがリセットされる。
しかし、チャネルが停止されていると、その操作町能ア
ウト線及び抑止アウト線に関して上記の動作を実行する
ことが不可能になる。
ウト線及び抑止アウト線に関して上記の動作を実行する
ことが不可能になる。
更に、共通のマイクロプログラム制御の下で動作してい
る一群のチャネルが停止されると、その群の全チャネル
は各々の操作可能アウト線及び抑止アウト線を制御でき
なくなる。
る一群のチャネルが停止されると、その群の全チャネル
は各々の操作可能アウト線及び抑止アウト線を制御でき
なくなる。
本発明の一つの特徴は、チャネルの動作可能性から独立
して個々の入出力インターフエイスで操作可能アウト線
及び抑止アウト線を禁止する補助的論理機能手段を設け
たことである。
して個々の入出力インターフエイスで操作可能アウト線
及び抑止アウト線を禁止する補助的論理機能手段を設け
たことである。
本発明の装置
本発明の装置について、今から第5図〜第10図の機能
ブ吊ツク図及び論理流れ図を参照して説明する。
ブ吊ツク図及び論理流れ図を参照して説明する。
具体的な論理機能手段は、回路技術及びマイクロシーケ
ンス制御力法に従って多様なものであってよい。
ンス制御力法に従って多様なものであってよい。
当業者は、通常技術の実施態様に従ってここで説明する
機能のためバツファ、レジスタ、ゲート、タイミング及
びシーケンス制御手段を広く選択してよい。
機能のためバツファ、レジスタ、ゲート、タイミング及
びシーケンス制御手段を広く選択してよい。
第5図及び第6図を参照する。
本明細書で提案するプログラム制御可能選択的入出力シ
ステム・リセットは,CPU80と補助(サービス)プ
ロセッサ82(SVP)との相互作用によって実行され
る。
ステム・リセットは,CPU80と補助(サービス)プ
ロセッサ82(SVP)との相互作用によって実行され
る。
リセット機能は、第6図に示されるフォーマットを有す
るCLEAR CHANNEL(CLRCH)プログラ
ム命令によって指定される。
るCLEAR CHANNEL(CLRCH)プログラ
ム命令によって指定される。
この命令はCPUが監視プログラム状態にある時にのみ
、CPUによって実行される。
、CPUによって実行される。
即ち、それは監視プログラム(詳細は前記IBMシステ
ム/370動作原理第10頁を参照されたい)中の1ス
テップとして、又後述するように予約が保護されている
時にのみ実行される。
ム/370動作原理第10頁を参照されたい)中の1ス
テップとして、又後述するように予約が保護されている
時にのみ実行される。
この命令のビット16〜23は1つのチャネルを指示し
、且つ暗黙的に関連した入出力インターフエイスを指示
する。
、且つ暗黙的に関連した入出力インターフエイスを指示
する。
その命令はCPU80からリセットざれるべきチャネル
及びインターフエイスを示す信号を補助プロセッサ82
へ与える。
及びインターフエイスを示す信号を補助プロセッサ82
へ与える。
補助プロセッサ82は、指定されたリセット機能の処理
状態を示す条件コード信号をCPU80へ戻す。
状態を示す条件コード信号をCPU80へ戻す。
もし指定されたチャネルが物理的に利用可能であれば、
補助プロセツザ82は条件コード0を戻し、指定された
チャネル及び関連したインターフエイスに関して必要な
リセット信号動作を実行する。
補助プロセツザ82は条件コード0を戻し、指定された
チャネル及び関連したインターフエイスに関して必要な
リセット信号動作を実行する。
もし指定されたチャネルが物理的に利用可能でなければ
、補助プロセッサ82は条件コード3をCPU80へ戻
し、他の機能を実行しない。
、補助プロセッサ82は条件コード3をCPU80へ戻
し、他の機能を実行しない。
CPU80は条件コードを受取ると、直ちにCLEAR
CHANNEL命令の実行を終了する。
CHANNEL命令の実行を終了する。
粂件コードOの戻りに関連したリセット動作の実行中、
補助プロセッサは命令によって指定されたチャネル84
に関して第1及び第2のリセット信号を転送する。
補助プロセッサは命令によって指定されたチャネル84
に関して第1及び第2のリセット信号を転送する。
第1のリセット信号は線83(第5図)を介して指定さ
れたチャネルへ送られ、そのチャネルをリセットする(
人出力リセット)。
れたチャネルへ送られ、そのチャネルをリセットする(
人出力リセット)。
第2のリセット信号は線85(第5図)を介してチャネ
ル84を関連した操作可能アウト線86及び抑止アウト
線87へ接続する論理ゲート回路88.89へ送られる
。
ル84を関連した操作可能アウト線86及び抑止アウト
線87へ接続する論理ゲート回路88.89へ送られる
。
これらのゲート回路88及び89は、線85上の選択的
デイゲート信号によって効果的に禁止される。
デイゲート信号によって効果的に禁止される。
これによって、操作可能アウト信号及び抑止アウト信号
は、システム・リセットを表示するのに必要な時間だけ
(少なくとも6マイクロ秒)ダウンにされ、それによっ
て各インターフエイスへ付加された周辺装置へシステム
・リセットを表示することができる。
は、システム・リセットを表示するのに必要な時間だけ
(少なくとも6マイクロ秒)ダウンにされ、それによっ
て各インターフエイスへ付加された周辺装置へシステム
・リセットを表示することができる。
前記のリセット信号動作を実行する補助プロセツサの動
作は、条件コードの戻しに関し(即ち、CPU80によ
る夫々のCLEAR CHANNEL命令の実行終了に
関し)、同期的であっても非同期的であってもよい。
作は、条件コードの戻しに関し(即ち、CPU80によ
る夫々のCLEAR CHANNEL命令の実行終了に
関し)、同期的であっても非同期的であってもよい。
第6図を参照すると、CLEAR CHANNEL命令
のフォーマットは周知のSフォーマットと同じであるこ
とが分る。
のフォーマットは周知のSフォーマットと同じであるこ
とが分る。
Sフォーマットについでは、前記IBMシステム/37
0動作原理を参照されたい。
0動作原理を参照されたい。
前半の16ビットは16進表現の動作(op)コードを
表わす。
表わす。
後半の16ビットはリセットされるべきチャネル及びイ
ンターフエイスのアドレスを決定するのに使用される。
ンターフエイスのアドレスを決定するのに使用される。
命令のビット20−31によって表わされる変位アーギ
ュメントはビット16〜19によって指定される汎用レ
ジスタに含まれるワードのビット20〜31へ加えられ
る。
ュメントはビット16〜19によって指定される汎用レ
ジスタに含まれるワードのビット20〜31へ加えられ
る。
結果のビット20〜23はリセットされるべきチャネル
・アドレスを表わし、且つ関連したインターフエイスを
間接的に表わす。
・アドレスを表わし、且つ関連したインターフエイスを
間接的に表わす。
動作コード部分の最初の8ビットはTESTCHANN
EL(TCH)命令の対応するビットに等しい。
EL(TCH)命令の対応するビットに等しい。
第6図の命令のビット8〜15は、CLEAR CHA
NNEL機能を実行するように適合ざれていないIBM
システム/370プロセッサによっては無視される。
NNEL機能を実行するように適合ざれていないIBM
システム/370プロセッサによっては無視される。
このようなプロセッサはCLEAR CHANNEL命
令を通常のTESTCHANNEL命令として解釈しT
EST CHANN−EL機能を実行する。
令を通常のTESTCHANNEL命令として解釈しT
EST CHANN−EL機能を実行する。
即ちプロセッサは、ビット16〜23によって指定され
たチャネルの状態を感知し、対応する条件コードを貯蔵
する。
たチャネルの状態を感知し、対応する条件コードを貯蔵
する。
しかしCPU80の如く、CLEAR CHANNEL
機能を実行するように適合されたプロセッサは、そのO
PコードをCLEAR CHANNEL命令として解釈
し関連するリセット機能を実行する。
機能を実行するように適合されたプロセッサは、そのO
PコードをCLEAR CHANNEL命令として解釈
し関連するリセット機能を実行する。
即ちそのようなプロセッサは、補助プロセッサ82の如
き補助処理論理機能手段を介してリセット信号を条件的
に通過させ関連した条件コードを補助プロセッサ82か
ら受取る。
き補助処理論理機能手段を介してリセット信号を条件的
に通過させ関連した条件コードを補助プロセッサ82か
ら受取る。
CLEAR CHANNEL命令の解釈及び選択的入出
力システム・リセット動作の詳細 第7図及び第8図は、夫々CLRCH(CLEAR C
HANNEL)命令の解釈のためにCPU80で必要と
ざれる論理機能手段と、関連したリセット動作を実行す
るため補助プロセッサ(SVP)82で必要とされる論
理機能手段及びCPU80とSVP82との間のインタ
ーフエイスを示す。
力システム・リセット動作の詳細 第7図及び第8図は、夫々CLRCH(CLEAR C
HANNEL)命令の解釈のためにCPU80で必要と
ざれる論理機能手段と、関連したリセット動作を実行す
るため補助プロセッサ(SVP)82で必要とされる論
理機能手段及びCPU80とSVP82との間のインタ
ーフエイスを示す。
第7図のブロック90は、CLRCHと関連した追加的
デコード出力92を付加されたIBMシステム/370
中央プロセッサにおける通常の命令デコード手段を表わ
す。
デコード出力92を付加されたIBMシステム/370
中央プロセッサにおける通常の命令デコード手段を表わ
す。
出力92は、関連する割込み信号を第8図に示されるよ
うな補助プロセッサ82へ線96を介して与えるため、
信号駆動器94を条件付ける。
うな補助プロセッサ82へ線96を介して与えるため、
信号駆動器94を条件付ける。
補助プロセッサ82の割込み受入れ制御手段98は、割
込み信号に応答して命令のビット16〜23によって決
定されるチャネル表示情報をCPUgQから補助プロセ
ッサ82へ線100を介して通過させ、それを補助プロ
セッサのレジスタ102へ貯蔵させる。
込み信号に応答して命令のビット16〜23によって決
定されるチャネル表示情報をCPUgQから補助プロセ
ッサ82へ線100を介して通過させ、それを補助プロ
セッサのレジスタ102へ貯蔵させる。
割込みが受入れられると、デコード機能手段104が能
動化され、レジスタ102中のチャネル表示情報が変換
されて、AND機能手段108を条件付ける機能状態1
06を生じる。
動化され、レジスタ102中のチャネル表示情報が変換
されて、AND機能手段108を条件付ける機能状態1
06を生じる。
AND機能手段108け、操作可能アウト線及び抑止ア
ウト線を介してシステム・リセットを外部に表示するた
め、指定されたチャネルX(第5図のチャネル84)及
び関連する入出力インターフエイス(IFX)に関して
リセット信号発生手段110でリセット信号の発生を制
御する。
ウト線を介してシステム・リセットを外部に表示するた
め、指定されたチャネルX(第5図のチャネル84)及
び関連する入出力インターフエイス(IFX)に関して
リセット信号発生手段110でリセット信号の発生を制
御する。
デコード機能手段104はシステムの各チャネルについ
て出力を有し、この出力は各チャネルに関連したリセッ
ト信号発生手段110に関して夫々のAND機能手段1
08を条件付ける。
て出力を有し、この出力は各チャネルに関連したリセッ
ト信号発生手段110に関して夫々のAND機能手段1
08を条件付ける。
更にAND機能手段108は2状態ラッチ機能手段11
2によって条件付けられる。
2によって条件付けられる。
デコード機能手段104の各出力に関連して(即ち、各
々のチャネルに関して)そのような 状態ラッチ機能手
段の1つが設けられている。
々のチャネルに関して)そのような 状態ラッチ機能手
段の1つが設けられている。
ラッチ機能手段112はシステムで指定ざれ又は関連し
たチャネルXの物理的利用可能性を示す。
たチャネルXの物理的利用可能性を示す。
もし指定されたチャネルXが利用可能であれば、関連し
たラッチ機能手段がセットされており、関連したAND
機能手段108、リセット信号発生手段110、信号通
路116及び118を介してリセット信号を転送する。
たラッチ機能手段がセットされており、関連したAND
機能手段108、リセット信号発生手段110、信号通
路116及び118を介してリセット信号を転送する。
(通路116を介して指定されたチャネルへリセット信
号を転送し、通路118を介してインターフエイスへリ
セット信号を転送する。
号を転送し、通路118を介してインターフエイスへリ
セット信号を転送する。
)インターフエイスへのリセット信号は、少なくとも6
マイクロ秒の間、関連した入出力インターフエイス中で
操作可能アウト信号及び抑止アウト信号の発生を禁止す
る。
マイクロ秒の間、関連した入出力インターフエイス中で
操作可能アウト信号及び抑止アウト信号の発生を禁止す
る。
その結果、これらの入出力インターフエイス線は少なく
とも6マイクロ秒の間ダウンにされ、それによって上記
インターフエイスへ付加された周辺装置へシステム・リ
セットを表示する。
とも6マイクロ秒の間ダウンにされ、それによって上記
インターフエイスへ付加された周辺装置へシステム・リ
セットを表示する。
AND機能手段108及びラッチ機能手段112は、戻
り通路122を介してCPU80へ条件コードを戻すた
めに、条件コード発生手段120を制御する。
り通路122を介してCPU80へ条件コードを戻すた
めに、条件コード発生手段120を制御する。
このコードは貯蔵され、CLEAR CHANNEL命
令を出した監視プログラムからアクセス可能となる。
令を出した監視プログラムからアクセス可能となる。
条件コードの転送はCLEAR CHANNEL命令の
実行を終了させる。
実行を終了させる。
実施例において、条件コードは4つの条件又は状態を表
示することのできる2ビット・コードであるが、元来は
2つの条件のみを表示するように使用される。
示することのできる2ビット・コードであるが、元来は
2つの条件のみを表示するように使用される。
条件0は指定されたチャネルに関して入出力ジステム・
リセット動作を完了できることを表わすために使用され
る。
リセット動作を完了できることを表わすために使用され
る。
条件コード1及び2は使用されず将来の使用のために保
存される。
存される。
条件コード3(ラッチ機能手段112のリセット)は、
指定されたチャネルがシステム中で操作可能でない(物
理的に利用可能でない)ことを表わす。
指定されたチャネルがシステム中で操作可能でない(物
理的に利用可能でない)ことを表わす。
リセット動作の実行は、指定されたインターフエイスの
全てのインバウンド・インターフエイス線を外部ケーブ
ルの長さに応じた遅延の後にドロップせしめる。
全てのインバウンド・インターフエイス線を外部ケーブ
ルの長さに応じた遅延の後にドロップせしめる。
予約ざれた周辺装置に関するCLEAR CHANNE
L命令の使用 第9図及び第■表は、独立的に監視されるシステムBか
らアクセス可化な予約済み装置ユニットに関して、如何
にしてCLEAR CHANNEL命令がシステムA中
で使用されるかを示す。
L命令の使用 第9図及び第■表は、独立的に監視されるシステムBか
らアクセス可化な予約済み装置ユニットに関して、如何
にしてCLEAR CHANNEL命令がシステムA中
で使用されるかを示す。
第■表の198で示されるように、CPU200、補助
プロセッサ(SVP)202,チャネル204(第9図
)を含む複数チャネルに関連したシステムAは、チャネ
ル204に関連した入出力通路でエラーを検知するかも
知れない。
プロセッサ(SVP)202,チャネル204(第9図
)を含む複数チャネルに関連したシステムAは、チャネ
ル204に関連した入出力通路でエラーを検知するかも
知れない。
そのようなエラーは、チャネル204が操作可能である
時にはチャネル204からの入出力割込み及び限定チャ
ネル・ログアウトによってシステムAの監視プログラム
へ表示されてよい。
時にはチャネル204からの入出力割込み及び限定チャ
ネル・ログアウトによってシステムAの監視プログラム
へ表示されてよい。
もしチャネルが無能化されており且つ補助プロセッサが
そのような無能化を検出する手段を有していれば、補助
プロセッサ202からの機械チェック割込みによって同
様に表示されてよい。
そのような無能化を検出する手段を有していれば、補助
プロセッサ202からの機械チェック割込みによって同
様に表示されてよい。
チャネル204に関してCLEAR CHANNEL命
令を発生する前に(第■表のステップ206)、システ
ムAの監視プログラムはシステムB(第9図のCPU2
08に関連する)を非能動化する。
令を発生する前に(第■表のステップ206)、システ
ムAの監視プログラムはシステムB(第9図のCPU2
08に関連する)を非能動化する。
システムBはチャネル204へ付加され且つシステムA
へ予約されている装置ユニットへアクセス可能である。
へ予約されている装置ユニットへアクセス可能である。
そのような非能動化は、2つのシステム間で連係手段2
10(第9図)を介して確保される。
10(第9図)を介して確保される。
連係手段210は2つのシステム間の全電気的リンク(
チャネル対チャネル又は直接制御)であってよく、又例
えばシステムAの操作員による制御卓信号及び操作員の
手動作によるシステムBの非能動化のように手動作によ
る介入であってよい。
チャネル対チャネル又は直接制御)であってよく、又例
えばシステムAの操作員による制御卓信号及び操作員の
手動作によるシステムBの非能動化のように手動作によ
る介入であってよい。
この非能動化ステップは第■表の212に示されている
。
。
CLEAR CHANNEL命令による選択的入出力シ
ステム・リセットがチャネル204に関して実行された
後に(第■表のステップ206),チャネル204へ付
加された周辺装置とシステムAとの間の予約及び他の提
携関係は第■表のステップ214で示されるように再設
定される。
ステム・リセットがチャネル204に関して実行された
後に(第■表のステップ206),チャネル204へ付
加された周辺装置とシステムAとの間の予約及び他の提
携関係は第■表のステップ214で示されるように再設
定される。
上記の周辺装置は上記リセットによって中止ざれた。
次いで第■表のステップ216に示されるように、非能
動化されたシステム(例えばシステムB)は、前述した
連係手段210を介して再能動化される。
動化されたシステム(例えばシステムB)は、前述した
連係手段210を介して再能動化される。
次いでシステムA及びBは、第■表のステップ218で
示されるように、通常又は独立の動作を再開してよい。
示されるように、通常又は独立の動作を再開してよい。
システムBの非能動化は、リセット・ステップ206か
ら再設定ステップ214までの間に、システムAによっ
て使用ざれたデータの安全性をシステムBが害しないよ
うにする。
ら再設定ステップ214までの間に、システムAによっ
て使用ざれたデータの安全性をシステムBが害しないよ
うにする。
CLEAR CHANNEL命令の一般的使用法第10
図はCLEAR CHANNEL命令によるリセットが
監視制御プログラムによってどのように使用されるかを
具体的に示す。
図はCLEAR CHANNEL命令によるリセットが
監視制御プログラムによってどのように使用されるかを
具体的に示す。
このプログラムは、CLEAR CHANNEL(CL
RCH)命令に関連したリセット機能を発生させるため
2つの別個のシーケンス通路を有する。
RCH)命令に関連したリセット機能を発生させるため
2つの別個のシーケンス通路を有する。
シーケンス通路280は入出力割込みによって表示され
る問題(problem)からの回復に関係しており、
シーケンス通路284は機械チェック割込みによって表
示ざれる問題からの回復に関係している。
る問題(problem)からの回復に関係しており、
シーケンス通路284は機械チェック割込みによって表
示ざれる問題からの回復に関係している。
入出力割込みは特定のチャネルによって与えられ、それ
によってリセットを必要とする入出力通路を個別的に表
示する。
によってリセットを必要とする入出力通路を個別的に表
示する。
機械チェック割込みは、前述した補助(サービス)プロ
セッサの如き処理手段によって与えられ、入出力通路を
具体的に指定する必要はなく、入出力通路をリセットす
る必要性を示すこともない。
セッサの如き処理手段によって与えられ、入出力通路を
具体的に指定する必要はなく、入出力通路をリセットす
る必要性を示すこともない。
プログラム・シーケンス通路280において、CLRC
Hリセットが必要である時に取られる動作は、周辺装置
の予約状態に依存する。
Hリセットが必要である時に取られる動作は、周辺装置
の予約状態に依存する。
この状態はプロクラム判断地点286でテストされ、予
約がなければプログラム・シーケンスは290における
CLRCH命令の発生へとブランチする。
約がなければプログラム・シーケンスは290における
CLRCH命令の発生へとブランチする。
もし予約又はその他の約束が判断地点286で有効であ
れば、プログラムは290のCLRCH命令へ進む前に
、競合する(妨害する恐れのある)システム又はプロセ
スの非能動化を確保するように292で動作する。
れば、プログラムは290のCLRCH命令へ進む前に
、競合する(妨害する恐れのある)システム又はプロセ
スの非能動化を確保するように292で動作する。
290でCLRCHリセットを発生した後に、プログラ
ムは294においてリセットと関連した入出力通路の条
件に従ってブランチする。
ムは294においてリセットと関連した入出力通路の条
件に従ってブランチする。
入出力通路の使用可能粂件は、人出力割込みによって交
換される状態情報中に表示されない場合にも、その通路
へ向けられたシスデム/370のTESTCHANNE
L(TCH)命令若しくはTESTI/0(TIO)命
令の実行によって決定されてよい。
換される状態情報中に表示されない場合にも、その通路
へ向けられたシスデム/370のTESTCHANNE
L(TCH)命令若しくはTESTI/0(TIO)命
令の実行によって決定されてよい。
リセットされる通路の粂件は、ステップ296で利用可
能でないか又はステップ300で利用可能であるかを決
定され、次いでプログラムは判断地点286で決定され
るような予約状況に基づいて302でブランチする。
能でないか又はステップ300で利用可能であるかを決
定され、次いでプログラムは判断地点286で決定され
るような予約状況に基づいて302でブランチする。
もし予約その他の約束がリセットの前に有効であったな
らば、プログラムは304において同じ入出力通路又は
代替の通路(もし同じ入出力通路が利用可能でなく、代
替の通路が利用可能である場合)のいずれかの上で対応
する予約を再設定しようとし、次いで308において再
設定動作の有効性を評価する。
らば、プログラムは304において同じ入出力通路又は
代替の通路(もし同じ入出力通路が利用可能でなく、代
替の通路が利用可能である場合)のいずれかの上で対応
する予約を再設定しようとし、次いで308において再
設定動作の有効性を評価する。
もし再設定動作が成功しておれば、プログラムは310
で示すようにリセットされる通路に関連した入出力プロ
セスを再開始し、312で示すように前のプログラム・
ステップ292で静止したシステムを再能動化する。
で示すようにリセットされる通路に関連した入出力プロ
セスを再開始し、312で示すように前のプログラム・
ステップ292で静止したシステムを再能動化する。
もしリセット動作の前に予約が有効でなかったならば、
プログラムは判断地点302から同じチャネル通路上又
は代替の通路上でリセット動作によって影響される入出
力プロセスの再開始へと進む。
プログラムは判断地点302から同じチャネル通路上又
は代替の通路上でリセット動作によって影響される入出
力プロセスの再開始へと進む。
ステップ310の後に、プログラムはリセット以外の他
の機能に関して継続する。
の機能に関して継続する。
もし310の入出力再開始が成功しなければ、プログラ
ムは先へ進む前に永久的エラーを表示する。
ムは先へ進む前に永久的エラーを表示する。
もし308のテストによって、予約の再設定は成功しな
かったことが分ると、プログラムは314で示されるよ
うにシステムを待ち状態に置く。
かったことが分ると、プログラムは314で示されるよ
うにシステムを待ち状態に置く。
その場合、システム動作を続けるには手動作による介入
が必要である,機械チェック割込みに関連したシーケン
ス通路284において、プログラムは320で示される
ように多数のTEST CHANNEL(TCH)命令
を発生し、それにより322においてチャネル群中の特
定のチャネル(例えば、第3図の61)が失われたかど
うかを決定する。
が必要である,機械チェック割込みに関連したシーケン
ス通路284において、プログラムは320で示される
ように多数のTEST CHANNEL(TCH)命令
を発生し、それにより322においてチャネル群中の特
定のチャネル(例えば、第3図の61)が失われたかど
うかを決定する。
ステップ322の判断でチャネルが失われていないこと
が分ると、プログラムは通常の動作を継続して割込み原
因を決定するが、チャネル又は入出力通路に割込み原因
があるのではなく、リセットは必要でないことが効果的
に認識される。
が分ると、プログラムは通常の動作を継続して割込み原
因を決定するが、チャネル又は入出力通路に割込み原因
があるのではなく、リセットは必要でないことが効果的
に認識される。
他方、322の判断によリチャネルが失われたことが示
されると、324で示されるようにプログラムは影響を
受けるチャネル群に関して一連のCLRCH命令を実行
する。
されると、324で示されるようにプログラムは影響を
受けるチャネル群に関して一連のCLRCH命令を実行
する。
これらのリセット動作は、第8図の補助プロセッサ(s
vp)82によって連続的に実行される。
vp)82によって連続的に実行される。
もしプログラムが永久性のエラーに突き当ると、補助プ
ロセッサは前述したステップ294〜314へ進む前に
、326で示されるように初期マイクロプログラム・リ
ローデイング(Re−IMPL)動作によってチャネル
群制御手段(例えば、第3図の62)を再起動してよい
。
ロセッサは前述したステップ294〜314へ進む前に
、326で示されるように初期マイクロプログラム・リ
ローデイング(Re−IMPL)動作によってチャネル
群制御手段(例えば、第3図の62)を再起動してよい
。
もしRe−IMPL動作が取られると、ステップ294
〜314に関してプログラム動作の継続に328に示さ
れるような30秒の遅延が生じる。
〜314に関してプログラム動作の継続に328に示さ
れるような30秒の遅延が生じる。
前述したCLRCH命令能力と、第10図に示されるよ
うなプログラミングの手法により、次のような特徴を有
するリセット手段が実現される。
うなプログラミングの手法により、次のような特徴を有
するリセット手段が実現される。
(1)このリセット手段は、一つの特定のチャネル及び
関連した入出力インターフエイスに対してシステム・リ
セット動作を選択的に起すことができる。
関連した入出力インターフエイスに対してシステム・リ
セット動作を選択的に起すことができる。
(2)このリセット手段は、監視プログラムで制御する
ことができる。
ことができる。
従って、妨害する恐れのあるシステムを静止することに
よって予約が保護される時にのみ、又、入出力通路(元
の通路又は代替通路)が予約の再設定に利用可能である
時にのみ使用することができる。
よって予約が保護される時にのみ、又、入出力通路(元
の通路又は代替通路)が予約の再設定に利用可能である
時にのみ使用することができる。
(3)このリセット手段は、指定されたチャネルが無能
力化された時でも、指定された入出力インターフエイス
に関してリセットを実行することができる。
力化された時でも、指定された入出力インターフエイス
に関してリセットを実行することができる。
第1図〜第4図は本発明によって解決することのできる
各種の問題発生状況を示し、第5図は本発明を実施した
システムを示し、第6図は本発明に従って選択的入出力
システム・リセットを発生するプログラム命令CLEA
R CHANNELのフォーマットを示し、第7図はC
LEAR CHANNEL命令を解続する中央プロセッ
サのデコード手段を示し、第8図は選択的入出力システ
ム・リセット動作を実行する補助プロセッサの論理構造
を示し、第9図〜第10図はCLEAR CHANNE
L命令がどのように使用されるか、又他の柔軟結合され
た(独立的に監視される)処理システムに関して、装置
ユニットの予約がどのように保護されるか(即ち、デー
タの安全がどのように保護されるか)を示す。 80・・・・・・中央処理ユニット、82・・・・・・
補助プロセッサ、83・・・・・・人出カリセット信号
線、84・・・・・・入出力チャネル、85・・・・・
・選択的ディゲ゛一ト(禁止)信号線、86・・曲操作
可能アウト線、8γ・・・・・・抑止ア・クト線、88
.89・・・・・・論理ゲート回路。
各種の問題発生状況を示し、第5図は本発明を実施した
システムを示し、第6図は本発明に従って選択的入出力
システム・リセットを発生するプログラム命令CLEA
R CHANNELのフォーマットを示し、第7図はC
LEAR CHANNEL命令を解続する中央プロセッ
サのデコード手段を示し、第8図は選択的入出力システ
ム・リセット動作を実行する補助プロセッサの論理構造
を示し、第9図〜第10図はCLEAR CHANNE
L命令がどのように使用されるか、又他の柔軟結合され
た(独立的に監視される)処理システムに関して、装置
ユニットの予約がどのように保護されるか(即ち、デー
タの安全がどのように保護されるか)を示す。 80・・・・・・中央処理ユニット、82・・・・・・
補助プロセッサ、83・・・・・・人出カリセット信号
線、84・・・・・・入出力チャネル、85・・・・・
・選択的ディゲ゛一ト(禁止)信号線、86・・曲操作
可能アウト線、8γ・・・・・・抑止ア・クト線、88
.89・・・・・・論理ゲート回路。
Claims (1)
- 【特許請求の範囲】 1 複数の入出力チャネルを有し、各入出力チャネルは
入出力インターフエイスを介して制御ユニット及び周辺
装置に接続され、前記入出力インターフエイス中の特定
の線上の信号によって関連する周辺装置がリセットされ
るようになっているデータ処理システムにおいて; 所定フォーマットの命令に応答して1つの選択ざれた入
出力チャネルを表示するリセット指令信号を発生するプ
ロセッサと、 前記入出力チャネルとは独立に動作可能であり、前記リ
セット指令信号に応答して、前記選択された入出力チャ
ネルへ供給ざれる第1リセット信号、及び前記特定の線
へ供給される第2リセット信号を発生し、前記第1リセ
ット信号によって前記選択された入出力チャネルをリセ
ットし、前記第2リセット信号によって前記関連する周
辺装置をリセットする補助プロセッサとを具備するリセ
ット制御システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US86081377A | 1977-12-15 | 1977-12-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5484445A JPS5484445A (en) | 1979-07-05 |
JPS584365B2 true JPS584365B2 (ja) | 1983-01-26 |
Family
ID=25334081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53126945A Expired JPS584365B2 (ja) | 1977-12-15 | 1978-10-17 | リセツト制御システム |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPS584365B2 (ja) |
DE (1) | DE2850416A1 (ja) |
FR (1) | FR2412121B1 (ja) |
GB (1) | GB2010553B (ja) |
IT (1) | IT1160296B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS593607A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | チヤネルのエラ−処理方式 |
JPH0187445U (ja) * | 1987-11-28 | 1989-06-09 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5237738A (en) * | 1975-09-20 | 1977-03-23 | Hitachi Ltd | Information processing system |
JPS52123141A (en) * | 1976-04-08 | 1977-10-17 | Fujitsu Ltd | Device control system |
-
1978
- 1978-10-17 JP JP53126945A patent/JPS584365B2/ja not_active Expired
- 1978-10-31 FR FR7831286A patent/FR2412121B1/fr not_active Expired
- 1978-11-21 DE DE19782850416 patent/DE2850416A1/de not_active Withdrawn
- 1978-11-22 GB GB7845546A patent/GB2010553B/en not_active Expired
- 1978-12-01 IT IT30415/78A patent/IT1160296B/it active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5237738A (en) * | 1975-09-20 | 1977-03-23 | Hitachi Ltd | Information processing system |
JPS52123141A (en) * | 1976-04-08 | 1977-10-17 | Fujitsu Ltd | Device control system |
Also Published As
Publication number | Publication date |
---|---|
FR2412121A1 (fr) | 1979-07-13 |
JPS5484445A (en) | 1979-07-05 |
GB2010553B (en) | 1982-01-13 |
GB2010553A (en) | 1979-06-27 |
IT1160296B (it) | 1987-03-11 |
IT7830415A0 (it) | 1978-12-01 |
FR2412121B1 (fr) | 1986-03-14 |
DE2850416A1 (de) | 1979-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2552651B2 (ja) | 再構成可能なデュアル・プロセッサ・システム | |
US6321346B1 (en) | External storage | |
EP0205949B1 (en) | Emulator for computer system input-output adapters | |
US5187802A (en) | Virtual machine system with vitual machine resetting store indicating that virtual machine processed interrupt without virtual machine control program intervention | |
JP4001877B2 (ja) | 入出力ファブリックにおけるハードウェア・エラーからの自動回復 | |
US4396984A (en) | Peripheral systems employing multipathing, path and access grouping | |
US6574755B1 (en) | Method and processing fault on SCSI bus | |
EP1588260B1 (en) | Hot plug interfaces and failure handling | |
JPH0430053B2 (ja) | ||
GB1588804A (en) | Processor module for a multiprocessor system | |
US5228127A (en) | Clustered multiprocessor system with global controller connected to each cluster memory control unit for directing order from processor to different cluster processors | |
US5664219A (en) | Method and system for controlling servicability of adapters connected by an I/O channel interface to a computer system | |
US4386400A (en) | Reset of a selected I/O channel and associated peripheral equipment by means independent of the channel | |
US4237533A (en) | Preventing initial program load failures | |
JP2002259130A (ja) | 情報処理システムおよびその起動制御方法 | |
US20060265523A1 (en) | Data transfer circuit and data transfer method | |
US5652914A (en) | Method and system for superimposing, creating and altering I/O applications and controls within an I/O subsystem by using an I/O subchannel intercept field | |
JPS584365B2 (ja) | リセツト制御システム | |
US8151028B2 (en) | Information processing apparatus and control method thereof | |
JPS595331A (ja) | 磁気デイスク・サブシステムにおける待ち合せ方式 | |
JPH04232559A (ja) | システムのプロセッサ間対話方法及び該方法を実施するためのシステム | |
JPS638500B2 (ja) | ||
JPS59146362A (ja) | インタフエ−ス切換え制御方式 | |
JPH086890A (ja) | 入出力制御システム | |
JPS6232829B2 (ja) |