JPS6363935B2 - - Google Patents
Info
- Publication number
- JPS6363935B2 JPS6363935B2 JP57062519A JP6251982A JPS6363935B2 JP S6363935 B2 JPS6363935 B2 JP S6363935B2 JP 57062519 A JP57062519 A JP 57062519A JP 6251982 A JP6251982 A JP 6251982A JP S6363935 B2 JPS6363935 B2 JP S6363935B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- signal
- emergency
- circuit
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012544 monitoring process Methods 0.000 claims description 12
- 230000004913 activation Effects 0.000 claims description 9
- 230000005856 abnormality Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000012806 monitoring device Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は正常なプログラムの実行を停止する異
常状態の発生により起動されて正常なシステムの
再構成を行うための緊急制御回路の動作制御方式
に関する。
常状態の発生により起動されて正常なシステムの
再構成を行うための緊急制御回路の動作制御方式
に関する。
従来、この種の緊急動作制御方式としては、中
央制御装置又は、システム監視装置において、プ
ログラムの実行状態を監視させ、何らかの原因に
より正常なプログラムの実行が停止された場合に
これらの装置から緊急制御回路へ起動信号を送
り、緊急制御回路では中央制御装置の初期設定プ
ログラムの再ローデイング等を行い、データ処理
装置の再構成を行う方式が知られている。
央制御装置又は、システム監視装置において、プ
ログラムの実行状態を監視させ、何らかの原因に
より正常なプログラムの実行が停止された場合に
これらの装置から緊急制御回路へ起動信号を送
り、緊急制御回路では中央制御装置の初期設定プ
ログラムの再ローデイング等を行い、データ処理
装置の再構成を行う方式が知られている。
この方式によれば、データ処理装置の再構成を
行う際に中央制御装置が初期設定されてしまうた
め、中央制御装置の内部状態が保存されず、緊急
制御回路を起動した原因を探索する場合には、主
記憶装置内の記憶内容等から推定する以外に方法
がなく、正確な原因解析を行うことが困難である
という欠点があつた。
行う際に中央制御装置が初期設定されてしまうた
め、中央制御装置の内部状態が保存されず、緊急
制御回路を起動した原因を探索する場合には、主
記憶装置内の記憶内容等から推定する以外に方法
がなく、正確な原因解析を行うことが困難である
という欠点があつた。
本発明は、緊急制御回路の起動要求信号により
まず第１に中央制御装置の内部状態を主記憶装置
にセーブし、セーブ動作の完了を待つて緊急制御
動作を起動するよう構成することにより、上記欠
点を解決し、緊急制御回路を起動した原因を探索
する上で有効な情報を得ることのできる緊急制御
回路の動作制御方式を提供することにある。
まず第１に中央制御装置の内部状態を主記憶装置
にセーブし、セーブ動作の完了を待つて緊急制御
動作を起動するよう構成することにより、上記欠
点を解決し、緊急制御回路を起動した原因を探索
する上で有効な情報を得ることのできる緊急制御
回路の動作制御方式を提供することにある。
本発明は、緊急制御回路の起動要求信号により
起動されて中央制御装置の内部状態を主記憶装置
のあらかじめ定められたエリアにセーブする第１
の手段と、前記起動要求信号により起動されて前
記第１の手段の動作完了までの時間を監視する第
２の手段と、前記第１の手段からの完了信号及び
第２の手段からの監視時間オーバフロー信号のい
ずれかにより前記緊急制御回路の動作を開始させ
る第３の手段とを有することを特徴とする緊急動
作制御方式である。
起動されて中央制御装置の内部状態を主記憶装置
のあらかじめ定められたエリアにセーブする第１
の手段と、前記起動要求信号により起動されて前
記第１の手段の動作完了までの時間を監視する第
２の手段と、前記第１の手段からの完了信号及び
第２の手段からの監視時間オーバフロー信号のい
ずれかにより前記緊急制御回路の動作を開始させ
る第３の手段とを有することを特徴とする緊急動
作制御方式である。
次に図面を参照して本発明の実施例について説
明する。第１図は、本発明の実施例を説明するブ
ロツク図である。
明する。第１図は、本発明の実施例を説明するブ
ロツク図である。
中央制御装置１と主記憶装置２とが接続されて
おり、中央制御装置１のプログラムの実行を監視
する障害検出タイマ３のオーバフロー信号３１と
システム監視装置（図示省略）からのシステム異
常信号４とがオア回路５に入力されている。オア
回路５の出力が制御回路６及び監視タイマ７に入
力され、制御回路６からの制御信号６１は中央制
御装置１の内部状態を主記憶装置２へセーブする
ために中央制御装置１に接続される。また、制御
回路６の完了信号６２と監視タイマ７のオーバフ
ロー信号７１とがオア回路８に入力され、オア回
路８の出力は緊急制御回路９に入力される。更に
制御回路６の完了信号６２は、監視タイマ７にこ
れをリセツトするために入力され、中央制御装置
１からの障害検出タイマリセツト信号１１が障害
検出タイマ３をリセツトするよう構成される。
おり、中央制御装置１のプログラムの実行を監視
する障害検出タイマ３のオーバフロー信号３１と
システム監視装置（図示省略）からのシステム異
常信号４とがオア回路５に入力されている。オア
回路５の出力が制御回路６及び監視タイマ７に入
力され、制御回路６からの制御信号６１は中央制
御装置１の内部状態を主記憶装置２へセーブする
ために中央制御装置１に接続される。また、制御
回路６の完了信号６２と監視タイマ７のオーバフ
ロー信号７１とがオア回路８に入力され、オア回
路８の出力は緊急制御回路９に入力される。更に
制御回路６の完了信号６２は、監視タイマ７にこ
れをリセツトするために入力され、中央制御装置
１からの障害検出タイマリセツト信号１１が障害
検出タイマ３をリセツトするよう構成される。
次に本発明の実施例の動作について説明する。
中央制御装置１が正常なプログラムの実行状態
である場合には、障害検出タイマ３がオーバフロ
ーする以前にリセツト信号１１を出力し、オーバ
フロー信号３１の発生を抑止するとともにシステ
ム監視装置からのシステム異常信号４の発生も抑
止される。何らかの故障もしくはプログラムの誤
まりによつて正常なプログラムの実行が停止する
と、障害検出タイマ３のオーバフロー信号３１ま
たはシステム監視装置からの異常信号４のいずれ
か一方または両方共が発生し、オア回路５を通し
て制御回路６を起動するとともに監視タイマ７を
起動する。制御回路６からの制御信号６１の制御
を受け、中央制御装置１の内の汎用レジスタ、フ
リツプフロツプ等の内部状態が主記憶装置２のあ
らかじめ定められたエリアにセーブされる。セー
ブするエリアをあらかじめ定めておくのは、シス
テムの再構成を行つた後でも破壊されないエリア
でないと故障原因の解析に使用出来ないからであ
る。
である場合には、障害検出タイマ３がオーバフロ
ーする以前にリセツト信号１１を出力し、オーバ
フロー信号３１の発生を抑止するとともにシステ
ム監視装置からのシステム異常信号４の発生も抑
止される。何らかの故障もしくはプログラムの誤
まりによつて正常なプログラムの実行が停止する
と、障害検出タイマ３のオーバフロー信号３１ま
たはシステム監視装置からの異常信号４のいずれ
か一方または両方共が発生し、オア回路５を通し
て制御回路６を起動するとともに監視タイマ７を
起動する。制御回路６からの制御信号６１の制御
を受け、中央制御装置１の内の汎用レジスタ、フ
リツプフロツプ等の内部状態が主記憶装置２のあ
らかじめ定められたエリアにセーブされる。セー
ブするエリアをあらかじめ定めておくのは、シス
テムの再構成を行つた後でも破壊されないエリア
でないと故障原因の解析に使用出来ないからであ
る。
その後、中央制御装置１の内部状態の主記憶装
置２へのセーブが完了すると完了信号６２が出力
され、オア回路８を通して緊急制御回路９を起動
することで中央制御装置１の初期設定及びプログ
ラムの再ローデイング等の制御を行い、データ処
理装置の再構成が行なわれる。また完了信号６２
により監視タイマ７をリセツトすることでセーブ
動作の完了を指示する。これは監視タイマ７のオ
ーバフロー時間が、制御回路６による中央制御装
置１の内部状態の主記憶装置２へのセーブ動作に
必要な時間よりわずかに大きな時間に設定され、
このことによつてセーブ動作も出来ないような障
害の発生時には監視タイマ７のオーバフロー信号
７１が出力され、オア回路８を通して緊急制御回
路９を起動できるようにしていることによるもの
であり、正常なセーブ動作の完了時には監視タイ
マ７をリセツトしてオーバフロー信号７１の発生
を抑止するようにしている。
置２へのセーブが完了すると完了信号６２が出力
され、オア回路８を通して緊急制御回路９を起動
することで中央制御装置１の初期設定及びプログ
ラムの再ローデイング等の制御を行い、データ処
理装置の再構成が行なわれる。また完了信号６２
により監視タイマ７をリセツトすることでセーブ
動作の完了を指示する。これは監視タイマ７のオ
ーバフロー時間が、制御回路６による中央制御装
置１の内部状態の主記憶装置２へのセーブ動作に
必要な時間よりわずかに大きな時間に設定され、
このことによつてセーブ動作も出来ないような障
害の発生時には監視タイマ７のオーバフロー信号
７１が出力され、オア回路８を通して緊急制御回
路９を起動できるようにしていることによるもの
であり、正常なセーブ動作の完了時には監視タイ
マ７をリセツトしてオーバフロー信号７１の発生
を抑止するようにしている。
第２図は制御回路６の構成をさらに詳細に説明
するブロツク図である。オア回路５の出力に接続
されて一定周期で歩進するカウンタ６３と、この
カウンタ６３によりアドレスされて中央制御装置
１への制御情報を記憶する読出し専用メモリ６４
と、この読出し専用メモリ６４からの読出し情報
をラツチし制御信号６１と完了信号６２を出力す
るレジスタ６５とを含む。
するブロツク図である。オア回路５の出力に接続
されて一定周期で歩進するカウンタ６３と、この
カウンタ６３によりアドレスされて中央制御装置
１への制御情報を記憶する読出し専用メモリ６４
と、この読出し専用メモリ６４からの読出し情報
をラツチし制御信号６１と完了信号６２を出力す
るレジスタ６５とを含む。
第３図はレジスタ６５にラツチされる情報の詳
細を示す図であり、主記憶装置２へセーブされる
レジスタの番号を指示するフイールドSRと、セ
ーブ先のアドレスを指示するフイールドDAと、
セーブ動作の起動を指示するフイールドPRとこ
の動作の完了を指示するフイールドEDとを含む。
細を示す図であり、主記憶装置２へセーブされる
レジスタの番号を指示するフイールドSRと、セ
ーブ先のアドレスを指示するフイールドDAと、
セーブ動作の起動を指示するフイールドPRとこ
の動作の完了を指示するフイールドEDとを含む。
次に制御回路６の動作を第２図及び第３図を参
照して説明する。オア回路５の出力により制御回
路６が記動されるとカウンタ６３が初期値より＋
１だけ歩進し、読出し専用メモリ６４がアクセス
されてレジスタ６５に制御情報が読出される。第
３図を参照すると、レジスタ６５には主記憶装置
２へセーブされるレジスタの番号、セーブ先のア
ドレス及びセーブ動作の記動指示を含んでいるの
で、これらの情報を中央制御装置１への制御信号
６１として送出することで中央制御装置１が主記
憶装置２へのセーブ動作を実行することが可能で
ある。以上に説明したセーブ動作をカウンタ６３
を一定周期ごとに歩進し、必要なすべての内部状
態のセーブ動作を完了した時のカウンタ６３の値
でアクセスされる読出し専用メモリ６４からの読
出し情報をラツチするレジスタ６５の完了指示フ
イールドEDが“１”となるよう構成することで
本制御回路６の動作は完了する。
照して説明する。オア回路５の出力により制御回
路６が記動されるとカウンタ６３が初期値より＋
１だけ歩進し、読出し専用メモリ６４がアクセス
されてレジスタ６５に制御情報が読出される。第
３図を参照すると、レジスタ６５には主記憶装置
２へセーブされるレジスタの番号、セーブ先のア
ドレス及びセーブ動作の記動指示を含んでいるの
で、これらの情報を中央制御装置１への制御信号
６１として送出することで中央制御装置１が主記
憶装置２へのセーブ動作を実行することが可能で
ある。以上に説明したセーブ動作をカウンタ６３
を一定周期ごとに歩進し、必要なすべての内部状
態のセーブ動作を完了した時のカウンタ６３の値
でアクセスされる読出し専用メモリ６４からの読
出し情報をラツチするレジスタ６５の完了指示フ
イールドEDが“１”となるよう構成することで
本制御回路６の動作は完了する。
以上、本発明の一実施例を具体的構成を示して
説明してきたが、本発明はこの実施例に限定され
るものではない。例えば、制御回路６として示し
た中央制御装置１の内部状態の主記憶装置２への
セーブ動作を制御するブロツクは、中央制御装置
１と独立したブロツクである必要はなく、マイク
ロプログラム制御の中央制御装置にあつてはマイ
クロプログラムの一部にセーブ動作を制御する機
能が付加されたものであつても何らさしつかえな
いことはいうまでもない。
説明してきたが、本発明はこの実施例に限定され
るものではない。例えば、制御回路６として示し
た中央制御装置１の内部状態の主記憶装置２への
セーブ動作を制御するブロツクは、中央制御装置
１と独立したブロツクである必要はなく、マイク
ロプログラム制御の中央制御装置にあつてはマイ
クロプログラムの一部にセーブ動作を制御する機
能が付加されたものであつても何らさしつかえな
いことはいうまでもない。
本発明は、以上説明したように緊急制御回路の
起動信号により、ただちに緊急制御動作を開始さ
せることなく、まず第１に中央制御装置の内部状
態を主記憶装置にセーブし、セーブ動作の完了を
待つて緊急制御動作を起動するように構成するこ
とにより、緊急制御回路を起動した原因を探索す
る上で有効な情報を主記憶装置内に確保でき、従
来方式とは異つた正確な障害原因の解析を行いう
る効果がある。
起動信号により、ただちに緊急制御動作を開始さ
せることなく、まず第１に中央制御装置の内部状
態を主記憶装置にセーブし、セーブ動作の完了を
待つて緊急制御動作を起動するように構成するこ
とにより、緊急制御回路を起動した原因を探索す
る上で有効な情報を主記憶装置内に確保でき、従
来方式とは異つた正確な障害原因の解析を行いう
る効果がある。
第１図は本発明の一実施例である緊急制御回路
を有するデータ処理装置を示すブロツク図であ
り、第２図は第１図の制御回路６のブロツク図、
第３図は第２図のレジスタ６５の構成図である。 図中、１……中央制御装置、２……主記憶装
置、３……障害検出タイマ、４……システム異常
信号、５……オア回路、６……制御回路、７……
監視タイマ、８……オア回路、９……緊急制御回
路、３１……リセツト信号、３１……オーバフロ
ー信号、６１……制御信号、６２……完了信号、
６３……カウンタ、６４……読出し専用メモリ、
６５……レジスタ、７１……オーバフロー信号。
を有するデータ処理装置を示すブロツク図であ
り、第２図は第１図の制御回路６のブロツク図、
第３図は第２図のレジスタ６５の構成図である。 図中、１……中央制御装置、２……主記憶装
置、３……障害検出タイマ、４……システム異常
信号、５……オア回路、６……制御回路、７……
監視タイマ、８……オア回路、９……緊急制御回
路、３１……リセツト信号、３１……オーバフロ
ー信号、６１……制御信号、６２……完了信号、
６３……カウンタ、６４……読出し専用メモリ、
６５……レジスタ、７１……オーバフロー信号。
Claims (1)
- １ 中央制御装置と、主記憶装置と、該中央制御
装置が異常を検出した際の起動要求信号、あるい
は外部からの起動要求信号により起動されて正常
なシステムの再構成を行うための緊急制御回路と
を含むデータ処理装置において、前記起動要求信
号により起動され、前記中央制御装置の内部状態
を前記主記憶装置のあらかじめ定められたエリア
にセーブする第１の手段と、前記起動要求信号に
より記動され、前記第１の手段の動作完了までの
時間を監視する第２の手段と、前記第１の手段か
らの完了信号及び第２の手段からの監視時間オー
バフロー信号のいずれかにより前記緊急制御回路
の動作を開始させる第３の手段を有することを特
徴とする緊急動作制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57062519A JPS58181160A (ja) | 1982-04-16 | 1982-04-16 | 緊急動作制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57062519A JPS58181160A (ja) | 1982-04-16 | 1982-04-16 | 緊急動作制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58181160A JPS58181160A (ja) | 1983-10-22 |
| JPS6363935B2 true JPS6363935B2 (ja) | 1988-12-09 |
Family
ID=13202508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57062519A Granted JPS58181160A (ja) | 1982-04-16 | 1982-04-16 | 緊急動作制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58181160A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58195974A (ja) * | 1982-05-12 | 1983-11-15 | Hitachi Ltd | デ−タ処理装置 |
| JPS6120147A (ja) * | 1984-07-06 | 1986-01-28 | Nec Corp | システム状態表示方式 |
| JPS63163932A (ja) * | 1986-12-26 | 1988-07-07 | Fuji Electric Co Ltd | 制御用計算機のシステム監視方式 |
| JPS63308648A (ja) * | 1987-06-10 | 1988-12-16 | Oki Electric Ind Co Ltd | 障害情報のオペレ−タ通知方法 |
| JPH02301839A (ja) * | 1989-05-17 | 1990-12-13 | Pfu Ltd | メモリダンプ機能を持つデータ処理装置 |
-
1982
- 1982-04-16 JP JP57062519A patent/JPS58181160A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58181160A (ja) | 1983-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4852092A (en) | Error recovery system of a multiprocessor system for recovering an error in a processor by making the processor into a checking condition after completion of microprogram restart from a checkpoint | |
| US5056091A (en) | Method for handling errors detected in a computer system | |
| JPS6363935B2 (ja) | ||
| JPH0410654B2 (ja) | ||
| JPH0244436A (ja) | 情報処理監視システム | |
| JP2849780B2 (ja) | 計算機システム | |
| JP2591002B2 (ja) | 情報処理装置 | |
| JPH0149975B2 (ja) | ||
| JP2870083B2 (ja) | ウオッチドッグタイマ内蔵マイクロコンピュータ | |
| JPH0659941A (ja) | 情報処理装置 | |
| JPS6248860B2 (ja) | ||
| JPS5935250A (ja) | プログラム制御装置 | |
| JPH03282942A (ja) | マルチプロセツサシステム | |
| JPS5835289B2 (ja) | 制御プログラム処理監視機能をもつデ−タ処理装置 | |
| JPS62107354A (ja) | マイクロプログラム制御装置 | |
| JPS59206941A (ja) | デ−タ処理装置 | |
| JPS62298841A (ja) | フア−ムウエア・デバツグ方式 | |
| JPH01211039A (ja) | 情報処理装置 | |
| JPH0644201A (ja) | 共有メモリを用いたコンピュータシステムの監視装置 | |
| JPS6162944A (ja) | 情報処理装置の検査方式 | |
| JPS59127159A (ja) | 情報処理システム | |
| JPS6256544B2 (ja) | ||
| JPH02122335A (ja) | Ｒａｓ回路の試験方法 | |
| JPH01144133A (ja) | 計算機システムの診断方式 | |
| JPS6162945A (ja) | 情報処理装置の検査方式 |