JPS5923109B2 - Siチップと配線基板との接続方法 - Google Patents

Siチップと配線基板との接続方法

Info

Publication number
JPS5923109B2
JPS5923109B2 JP8823176A JP8823176A JPS5923109B2 JP S5923109 B2 JPS5923109 B2 JP S5923109B2 JP 8823176 A JP8823176 A JP 8823176A JP 8823176 A JP8823176 A JP 8823176A JP S5923109 B2 JPS5923109 B2 JP S5923109B2
Authority
JP
Japan
Prior art keywords
chip
wiring board
leads
solder pads
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8823176A
Other languages
English (en)
Other versions
JPS5314564A (en
Inventor
太佐男 曽我
富郎 安田
和弥 高橋
弘造 小田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8823176A priority Critical patent/JPS5923109B2/ja
Publication of JPS5314564A publication Critical patent/JPS5314564A/ja
Publication of JPS5923109B2 publication Critical patent/JPS5923109B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はハイブリッドIC等に好極なSiチップと配線
基板との接続方法に関する。
〔発明の背景〕
ハイブリッドIC等で使用されるSiチップと配線基板
との接続には、所定の機能領域が形成されたSiチップ
の一方面に機能領域に連らなる複数個のはんだパッドを
設け、このSiチップをその一方面が配線基板面に対向
するように配線基板上に載置し、はんだパッドと配線基
板のリードとを接着する方法が採られている。
このような接続方法で構成したハイブリッドIC等では
、Siチップにヒートシンクがないので、過酷な作動条
件のもとで使用する場合に、温度上昇が激しいという問
題がある。このため、従来の接続法では信頼性及び大容
量化の点で不十分であつた。〔発明の目的〕 本発明の目的は、Siチップからの放熱特性が優れたS
iチップと配線基板との接続方法を提供することにある
本発明の別の目的は、接着強度の高いSiチップと配線
基板との接続方法を提供することにある。
本発明の更に他の目的は、耐ヒートサイクル性の向上を
図つたSiチップと配線基板との接続方法を提供するこ
とにある。〔発明の概要〕 上述の目的を奏する本発明Siチップと配線基板との接
続方法の特徴とするところは、Siチップに機能領域か
ら電気的に絶縁されたエキストラはんだパッドを設け、
配線基板に配線として使用されないダミーリードを設け
、エキストラはんだパッドとダミーリードとを接着する
点にある。
エキストラはんだパッドは、機能領域に連らなるはんだ
パッドと同じ方法例えばCCB法によつて形成され、ダ
ミーリードも他の配線に使用されるリードと同じ方法例
えば蒸着、スパツタリング、めつき、印刷法によつて形
成される。ダミーリードは配線基板表面のリードが形成
されていない個所にできるだけ広く形成するのが好まし
い。〔発明の実施例〕 以下本発明を実施例として示した図面により詳細に説明
する。
第1図は本発明によつて得られたSiチツプと配線基板
との接続部を示すもので、1は内部に所定の機能領域を
有するSiチツプ、3はSiチツプ1の一方面に設けら
れ機能領域に電気的に連らなる電極、4は電極3上の選
ばれた面上に設けられた絶縁層、5及び6は電極3上或
いはその延長上及び絶縁層4上に設けた接続端子で、こ
れら端子は例えばCrからなる第1層、Cuからなる第
2層、Auからなる第3層の三層で構成されている。
10は接続端子5上に形成した機能領域に電気的に連ら
なるはんだパツド、11は接続端子6上に形成した機能
領域から電気的に絶縁されたエキストラはんだパツドで
ある。
2は絶縁板21と、絶縁板21上に形成された配線とし
て使用されるリード22及び配線として使用されないダ
ミーリード23とからなる配線基板である。
24は配線基板2のリードを設けた側の面を被う絶縁層
で、リード22及びダミーリード23のはんだパツド1
0及びエキストラはんだパツド11と接着する個所に開
口が設けられている。
Siチツプ1と配線基板2との接続は、まず上述のよう
な構成のSiチツプ1及び配線基板2を準備し、次に配
線基板2上にSiチツプ1をはんだパツド10がリード
22の露出部に、エキストラはんだパツド11がダミー
リード23の露出部にそれぞれ接するように載置し、し
かる後はんだが溶融するに十分な温度で加熱することに
よつて行なわれる。かかる構成の接続部にすれば、Si
チツプ1と配線基板2とが、電気的接続上必要なはんだ
パツド10とリード22との接着だけでなく、電気的接
続上は不要なエキストラはんだパツド11とダミーリー
ド23との接着によつて機械的及び熱的に強固に結合さ
れるため、耐ヒートサイクル性が著しく向上する。また
、接続端子6及びダミーリード23は、電気的接続に寄
与していないため、Siチツプ1及び配線基板2表面上
に許される範囲でできるだけ大きく形成できる状況にあ
り、従つてこの点でもSiチツプ1からの熱放散が良好
で耐ヒートサイクル性の向上が図れる。第2図は本発明
の他の実施例を示す工程図である。
(1)所定のPn接合Jを形成したSiチツプ1の一方
面上に例ればAlからなる電極3を形成し、その上を絶
縁層4で被覆する。
絶縁層4は、例えばポリアミド酸カルボンアミド樹脂ワ
ニス(粘度が1380CPS)をスピンナーで回転塗布
(スピンナーの回転速度が3000!−Pm)し、80
℃、1時間加熱して半硬化することによつて形成する。
〔第2図a〕(2)絶縁層4に開口を設けて電極3の一
部を露出し、次に絶縁層4上にAl配線層31,32を
形成する。
絶縁層4の開口は、ポリアミド酸カルボンアミド樹脂ワ
ニスの場合ホトエツチング法で形成し、しかる後150
℃、1時間加熱し脱水閉環してポリイミド化する。Al
配線層はマスク蒸着にて形成する。Al配線層31は一
部が電極3に接するように、Al配線層32は電極3か
ら電気的絶縁されてそれぞれ形成される。〔第2図b〕
(3)Al配線層31,32上に接続端子5,6を形成
し、その上にはんだ層101,111を形成する。
接続端子5,6は、A′配線層側からCr層51,61
.Cu層52,62、Au層53,63を順次マスク蒸
着して形成する。はんだ層101,111は接続端子5
,6上及びその近傍上にPb層101a,111a.S
n層101b,111bを順次マスク蒸着して形成する
。〔第2図c〕(4)はんだ層101,111をAr雰
囲気中で330〜315℃、5分間以内で加熱して球状
とし、5%Sn−Pb組成のはんだパツド10及びエキ
ストラはんだパツド11を形成する。
〔第2図d〕(5)絶縁板21上にリード22及びダミ
ーリード23を形成して配線基板を得る。
絶縁板21としてポリイミド系樹脂板を用い、この一方
面に銅箔を接着しそれるホトエツチングしてリード22
及びダミーリード23とする。また、りード22及びダ
ミーリード23の表面保護及びはんだ流出防止用ダムと
して、ポリアミド酸カルボンアミドを塗布し、ホトエツ
チング法により各リードのはんだパツドに接着される個
所を除去し、次に加熱してポリイミド化した絶縁層24
を形成する。更に、絶縁板21の他方面には例えばCu
からなる放熱板25を蒸着法により形成してある。この
放熱板25とダミーりード23は絶縁板21を貫通1i
るスルーホール26に充填されたはんだ27で連結され
ている。〔第2図e〕(6)配線基板2上にSiチツプ
1を、はんだパツド5がり・−ド22の露出部に、エキ
ストラはんだパツド6がダミーリード23の露出部にそ
れぞれ対向するように位置合せして載置する。
しかる後、これらをAr雰囲気中で330〜315℃で
5分間以内加熱し、各はんだパツドと各リードを接着す
る。〔第2図f〕(7)上記(6)で得られたSiチツ
プ1と配線基板2とを一体にしたものを耐熱性のプリン
ト板7に実装する。
プリント板7は絶縁板81、絶縁板71上に形成した配
線層72からなつている。8ははんだパツドよりも融点
の低い例えば40%Pb−Snはんだである。
9はモールドレジンである。
〔第2図g〕上記実施例においては次の結果が得られた
(1)作動時のSiチツプの温度上昇を大幅に下げるこ
とができ、それにより半導体装置の寿命を20〜30(
f)向上することができた。(2)接合強度及び耐ヒー
トサイクル性が大幅に向上した。
また接着強度はエキストラはんだパツドとダミーリード
で大幅に向上することができた。上記実施例ではヒート
シンクをポリイミド基板の裏面に設けたが、Cuはくの
リード側にCu放熱板を設けてもよい。
この場合には、スペースが狭いので端子の再配置が必要
である。第3図は配線基板2の詳細平面図である。
図では構成をわかり易くするために、絶縁層24を除去
して示してある。図から明らかなようにリード22間の
空いている個所は殆んどダミーリード23で被われてい
る。ダミーリード23は多くの個所でエキストラはんだ
パツド6に接着している。〔発明の効果〕本発明によれ
ば、Siチツプと配線基板との接合部の温度上昇を抑制
することができ、該接合部の信頼性を向上することがで
きる。
【図面の簡単な説明】
第1図は本発明を適用した接合部を示す概略断面図、第
2図は本発明方法を説明するための概略工程図、第3図
は配線基板の平面図である。 1・・・・・・Siチツプ、5・・・・・・はんだパツ
ド、6・・・・・・エキストラはんだパツド、2・・・
・・・配線基板、22・・・・・・リード、23・・・
・・・ダミーリード。

Claims (1)

    【特許請求の範囲】
  1. 1 所定の機能領域が形成され、その一方面に機能領域
    に電気的に連らなる複数個のはんだパッド及びその一方
    面に絶縁層を介してはんだパッドと同一材質で略同一形
    状を有する複数個のエキストラはんだパッドを設けたS
    iチップと、一方面に電気的に分離して設けたリードと
    ダミーリードを有する配線基板とを準備し、Siチップ
    のはんだパッドを配線基板のリードに、Siチップのエ
    キストラはんだパッドを配線基板のダミーリードにそれ
    ぞれ接着することを特徴とするSiチップと配線基板と
    の接続方法。
JP8823176A 1976-07-26 1976-07-26 Siチップと配線基板との接続方法 Expired JPS5923109B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8823176A JPS5923109B2 (ja) 1976-07-26 1976-07-26 Siチップと配線基板との接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8823176A JPS5923109B2 (ja) 1976-07-26 1976-07-26 Siチップと配線基板との接続方法

Publications (2)

Publication Number Publication Date
JPS5314564A JPS5314564A (en) 1978-02-09
JPS5923109B2 true JPS5923109B2 (ja) 1984-05-30

Family

ID=13937082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8823176A Expired JPS5923109B2 (ja) 1976-07-26 1976-07-26 Siチップと配線基板との接続方法

Country Status (1)

Country Link
JP (1) JPS5923109B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2666173A1 (fr) * 1990-08-21 1992-02-28 Thomson Csf Structure hybride d'interconnexion de circuits integres et procede de fabrication.
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate

Also Published As

Publication number Publication date
JPS5314564A (en) 1978-02-09

Similar Documents

Publication Publication Date Title
JP3704864B2 (ja) 半導体素子の実装構造
JP3420703B2 (ja) 半導体装置の製造方法
CA1167571A (en) Integrated circuit package
JP2825083B2 (ja) 半導体素子の実装構造
JPH04234139A (ja) 半導体チップの基板への直接取付け法
JPH07114248B2 (ja) 電子装置パッケージおよびその作製方法
JPH0777258B2 (ja) 半導体装置
JP2501953B2 (ja) 半導体装置
JPS601849A (ja) 電子部品の接続方法
JPS5835935A (ja) 半導体装置及びその製造方法
JPS5923109B2 (ja) Siチップと配線基板との接続方法
JPS622587A (ja) ハイパワ−用混成集積回路
JPS62169433A (ja) 半導体装置の製造方法
JP2000021935A (ja) 電子部品実装体及びその製造方法
JPH04171970A (ja) 半導体装置
JPH0345542B2 (ja)
JPS62126645A (ja) Lsiチツプ実装方法
JP3006957B2 (ja) 半導体装置の実装体
JP2841822B2 (ja) 混成集積回路の製造方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JP2986661B2 (ja) 半導体装置の製造方法
JPH0358537B2 (ja)
JPS60120588A (ja) 印刷配線板
JPH05136201A (ja) 半導体装置用電極と実装体
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法