JPH0358537B2 - - Google Patents
Info
- Publication number
- JPH0358537B2 JPH0358537B2 JP60209086A JP20908685A JPH0358537B2 JP H0358537 B2 JPH0358537 B2 JP H0358537B2 JP 60209086 A JP60209086 A JP 60209086A JP 20908685 A JP20908685 A JP 20908685A JP H0358537 B2 JPH0358537 B2 JP H0358537B2
- Authority
- JP
- Japan
- Prior art keywords
- flip chip
- tape carrier
- carrier film
- bump
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は、バンプ（突起電極）を全面に有する
フリツプチツプをテープキヤリアフイルムを介在
して回路基板に接続するフリツプチツプの実装構
造に関するものである。
フリツプチツプをテープキヤリアフイルムを介在
して回路基板に接続するフリツプチツプの実装構
造に関するものである。
＜従来の技術＞
活性化領域上に形成されたバンプにより実装で
きるフリツプチツプは、任意の位置から電極（バ
ンプ）を取り出すことができるから設計の自由度
が高いデバイスであり、又、全面にバンプを形成
することができるので多端子接続に極めて有利で
あり、更に、ワイヤボンデイングのようにチツプ
面に専用の接続領域を必要としないためにチツプ
の小型化および低コスト化を図ることができ、更
に又、チツプ内配線並びに電極の接続インダクタ
ンスが小さいので、高速デバイスの実装に極めて
適している等の種々の特徴を有するものである。
ところが、このフリツプチツプは、第４図に示す
ように、チツプ１の表面に半田により形成された
バンプ２を、パツケージの回路基板３の端子電極
４，４′に直接半田付けして取り付けられるため、
チツプ１の発熱や周囲の温度変化によつてチツプ
１と回路基板３との間に熱膨脹の差による歪みが
生じ、特にチツプ１の周縁部のバンプ２と端子電
極４′との接続部が破損し易い問題があつた。
きるフリツプチツプは、任意の位置から電極（バ
ンプ）を取り出すことができるから設計の自由度
が高いデバイスであり、又、全面にバンプを形成
することができるので多端子接続に極めて有利で
あり、更に、ワイヤボンデイングのようにチツプ
面に専用の接続領域を必要としないためにチツプ
の小型化および低コスト化を図ることができ、更
に又、チツプ内配線並びに電極の接続インダクタ
ンスが小さいので、高速デバイスの実装に極めて
適している等の種々の特徴を有するものである。
ところが、このフリツプチツプは、第４図に示す
ように、チツプ１の表面に半田により形成された
バンプ２を、パツケージの回路基板３の端子電極
４，４′に直接半田付けして取り付けられるため、
チツプ１の発熱や周囲の温度変化によつてチツプ
１と回路基板３との間に熱膨脹の差による歪みが
生じ、特にチツプ１の周縁部のバンプ２と端子電
極４′との接続部が破損し易い問題があつた。
そこで、チツプ１の素材であるシリコンに近い
熱膨脹係数を有する炭化ケイ素セラミツクスや窒
化アルミニユームセラミツクス等の材料で回路基
板３を構成し、両者の間に熱膨脹の差が生じない
ようにしたチツプ１の実装構造が案出されている
が、コストが高く電気的特性にも問題があるとこ
ろから、広く実用化されるには至つていない。前
記問題を解決する実装法として、フリツプチツプ
１を、回路基板３に直接実装するのではなく、フ
レキシブルフイルムで形成されたテープキヤリア
フイルムに一旦ボンデイングして接続した後にテ
ープキヤリアフイルムを介して回基板３上に実装
するエリアTAB技術（エリアテープオートメイ
テイツドボンデイング技術）がある。
熱膨脹係数を有する炭化ケイ素セラミツクスや窒
化アルミニユームセラミツクス等の材料で回路基
板３を構成し、両者の間に熱膨脹の差が生じない
ようにしたチツプ１の実装構造が案出されている
が、コストが高く電気的特性にも問題があるとこ
ろから、広く実用化されるには至つていない。前
記問題を解決する実装法として、フリツプチツプ
１を、回路基板３に直接実装するのではなく、フ
レキシブルフイルムで形成されたテープキヤリア
フイルムに一旦ボンデイングして接続した後にテ
ープキヤリアフイルムを介して回基板３上に実装
するエリアTAB技術（エリアテープオートメイ
テイツドボンデイング技術）がある。
前記エリアTAB技術を第５図乃至第７図に基
いて説明する。第５図に示すように、テープキヤ
リアフイルム５上には、フリツプチツプ１の各バ
ンプ２の配置に対応して予めデザインされたパツ
ド６が配設されており、ウエハーから切り取られ
たフリツプチツプ１の各バンプ２がテープキヤリ
アフイルム５のパツド６にボンデイングにより接
続される。その後、第６図に示すように、各パツ
ド６からそれぞれロの字状の切断用孔７を横切つ
て放射状に配設された各基板接続用リード８が切
断用孔７に沿つて切断され、このテープキヤリア
フイルム５が取り付けられたフリツプチツプ１
が、第７図に示すように、各基板接続用リード８
を回路基板３の端子電極４に接続することで取り
付けられる。この実装法は、フリツプチツプ１と
回路基板３との間にフレキシブルなテープキヤリ
アフイルム５が介在するため、チツプ１と回路基
板３間の熱膨脹の差による歪みがフレキシブルな
テープキヤリアフイルム５により吸収され、高い
信頼性を得ることができ、又、テープキヤリア方
式を用いているため高い量産性を得ることができ
るものである。
いて説明する。第５図に示すように、テープキヤ
リアフイルム５上には、フリツプチツプ１の各バ
ンプ２の配置に対応して予めデザインされたパツ
ド６が配設されており、ウエハーから切り取られ
たフリツプチツプ１の各バンプ２がテープキヤリ
アフイルム５のパツド６にボンデイングにより接
続される。その後、第６図に示すように、各パツ
ド６からそれぞれロの字状の切断用孔７を横切つ
て放射状に配設された各基板接続用リード８が切
断用孔７に沿つて切断され、このテープキヤリア
フイルム５が取り付けられたフリツプチツプ１
が、第７図に示すように、各基板接続用リード８
を回路基板３の端子電極４に接続することで取り
付けられる。この実装法は、フリツプチツプ１と
回路基板３との間にフレキシブルなテープキヤリ
アフイルム５が介在するため、チツプ１と回路基
板３間の熱膨脹の差による歪みがフレキシブルな
テープキヤリアフイルム５により吸収され、高い
信頼性を得ることができ、又、テープキヤリア方
式を用いているため高い量産性を得ることができ
るものである。
＜発明が解決しようとする問題点＞
しかしながら、前記実装構造は顕著な効果を発
揮するものではあるが、フリツプチツプ１の電気
信号をバンプ２からテープキヤリアフイルム５上
の配線により一旦フイルム５上のバンプ接続用パ
ツド６の周囲の基板接続用リード８に引き出し、
このリード８を介して回路基板３の配設回路に伝
達する必要がある。例えば第５図に示すフリツプ
チツプ１のように多数のバンプ２が全面にマトリ
ツクス状に配設された場合には、テープキヤリア
フイルム５上の単層配線では勿論のこと両面配線
においても全ての信号を取り出すことができなく
なり、多端子化に限界がある。
揮するものではあるが、フリツプチツプ１の電気
信号をバンプ２からテープキヤリアフイルム５上
の配線により一旦フイルム５上のバンプ接続用パ
ツド６の周囲の基板接続用リード８に引き出し、
このリード８を介して回路基板３の配設回路に伝
達する必要がある。例えば第５図に示すフリツプ
チツプ１のように多数のバンプ２が全面にマトリ
ツクス状に配設された場合には、テープキヤリア
フイルム５上の単層配線では勿論のこと両面配線
においても全ての信号を取り出すことができなく
なり、多端子化に限界がある。
更に詳述する、第８図に示すように、テープキ
ヤリアフイルム５の他面にも基板接続用リード
８′を設けるとともに、このリード８′にヴイアホ
ール９を介して一面のパツド６を電気的に接続し
た両面配線のテープキヤリアフイルム５とした場
合においても、第９図から明らかなように、最外
周の隣接する各２個のパツド６，６間を通すこと
のできる基板接続用リード８，８の本数だけしか
フリツプチツプ１内部のパツド６の信号を取り出
すことができないから、パツド６，６′の数が多
い場合には中央部のパツド６′の信号を取り出す
ことができない。
ヤリアフイルム５の他面にも基板接続用リード
８′を設けるとともに、このリード８′にヴイアホ
ール９を介して一面のパツド６を電気的に接続し
た両面配線のテープキヤリアフイルム５とした場
合においても、第９図から明らかなように、最外
周の隣接する各２個のパツド６，６間を通すこと
のできる基板接続用リード８，８の本数だけしか
フリツプチツプ１内部のパツド６の信号を取り出
すことができないから、パツド６，６′の数が多
い場合には中央部のパツド６′の信号を取り出す
ことができない。
本発明は、前記従来の問題点に鑑みこれを解消
するためになされたもので、全面に高密度に形成
された多数のバンプを有するフリツプチツプを、
全てのバンプをテープキヤリアフイルムを介して
高信頼性で回路基板に接続することのできるフリ
ツプチツプの実装構造を提供することを目的とす
るものである。
するためになされたもので、全面に高密度に形成
された多数のバンプを有するフリツプチツプを、
全てのバンプをテープキヤリアフイルムを介して
高信頼性で回路基板に接続することのできるフリ
ツプチツプの実装構造を提供することを目的とす
るものである。
＜問題点を解決するための手段＞
本発明は、前記目的を達成するために、フリツ
プチツプをテープキヤリアフイルムを介在して回
路基板に接続するフリツプチツプの実装構造にお
いて、前記テープキヤリアフイルムに、前記フリ
ツプチツプ全面に形成されたバンプのうち周縁部
のバンプに接続されたバンプ接続用パツドから導
出された基板接続用リードと、前記フリツプチツ
プの中央部のバンプに接続されたバンプ接続用パ
ツドに対応して反対側の面に形成されるとともに
このパツドにヴイアホールを介して電気的に形成
された基板接続用パツドとが形成され、前記フリ
ツプチツプの周縁部のバンプが前記テープキヤリ
アフイルムのバンプ接続用パツドおよび基板接続
用リードを介して回路基板の端子電極に電気的に
接続されるとともに、前記フリツプチツプの中央
部のバンプが前記テープキヤリアフイルムのバン
プ接続用パツド、ヴイアホールおよび基板接続用
パツドを介して前記回路基板の端子電極に電気的
に接続されて成る構成としたこと要旨とするもの
である。
プチツプをテープキヤリアフイルムを介在して回
路基板に接続するフリツプチツプの実装構造にお
いて、前記テープキヤリアフイルムに、前記フリ
ツプチツプ全面に形成されたバンプのうち周縁部
のバンプに接続されたバンプ接続用パツドから導
出された基板接続用リードと、前記フリツプチツ
プの中央部のバンプに接続されたバンプ接続用パ
ツドに対応して反対側の面に形成されるとともに
このパツドにヴイアホールを介して電気的に形成
された基板接続用パツドとが形成され、前記フリ
ツプチツプの周縁部のバンプが前記テープキヤリ
アフイルムのバンプ接続用パツドおよび基板接続
用リードを介して回路基板の端子電極に電気的に
接続されるとともに、前記フリツプチツプの中央
部のバンプが前記テープキヤリアフイルムのバン
プ接続用パツド、ヴイアホールおよび基板接続用
パツドを介して前記回路基板の端子電極に電気的
に接続されて成る構成としたこと要旨とするもの
である。
＜作用＞
前記構成としたことにより、全面に亘りバンプ
が形成されたフリツプチツプにおける回路基板へ
の接続が困難であつた中央部分のバンプが、テー
プキヤリアフイルム上で電気的接続状態に連設さ
れたバンプ接続用パツド、ヴイアホールおよび基
板接続用パツドを介して回路基板の端子電極に接
続されるため、フリツプチツプの全てのバンプを
回路基板の端子電極に接続できる。又、フリツプ
チツプの中央部のバンプがリードを介さずに端子
電極に略々直接的に接続されるが、この中央部分
は、フリツプチツプと回路基板との熱膨脹の差に
よる歪み量が比較的小さいために、信頼性に問題
はない。一方、フリツプチツプと回路基板との熱
膨脹の差による歪み量が比較的大きいフイツプチ
ツプの周縁部のバンプは、フレキシブルなテープ
キヤリアフイルムを介して柔軟性のある基板接続
用リードにより端子電極に接続されるから、十分
な信頼性を得ることができる。
が形成されたフリツプチツプにおける回路基板へ
の接続が困難であつた中央部分のバンプが、テー
プキヤリアフイルム上で電気的接続状態に連設さ
れたバンプ接続用パツド、ヴイアホールおよび基
板接続用パツドを介して回路基板の端子電極に接
続されるため、フリツプチツプの全てのバンプを
回路基板の端子電極に接続できる。又、フリツプ
チツプの中央部のバンプがリードを介さずに端子
電極に略々直接的に接続されるが、この中央部分
は、フリツプチツプと回路基板との熱膨脹の差に
よる歪み量が比較的小さいために、信頼性に問題
はない。一方、フリツプチツプと回路基板との熱
膨脹の差による歪み量が比較的大きいフイツプチ
ツプの周縁部のバンプは、フレキシブルなテープ
キヤリアフイルムを介して柔軟性のある基板接続
用リードにより端子電極に接続されるから、十分
な信頼性を得ることができる。
＜実施例＞
以下、本発明の一実施例を詳説する。
本発明の一実施例の切断正面を示した第１図に
おいて、第８図と同一若しくは同等のものには同
一の符号が付してある。そして、フリツプチツプ
５の中央部分のバンプ２が接続されるテープキヤ
リアフイルム５のバンプ接続用パツド６′に対応
してテープキヤリアフイルム５の反対側の面に基
板接続用パツド１０がそれぞれ接続されるととも
に、この両パツド６′，１０がヴイアホール９に
より電気的に接続され、回路基板３の前記基板接
続用パツド１０に対応する位置にそれぞれ端子電
極４が設けられた点において第８図のものと相違
する。
おいて、第８図と同一若しくは同等のものには同
一の符号が付してある。そして、フリツプチツプ
５の中央部分のバンプ２が接続されるテープキヤ
リアフイルム５のバンプ接続用パツド６′に対応
してテープキヤリアフイルム５の反対側の面に基
板接続用パツド１０がそれぞれ接続されるととも
に、この両パツド６′，１０がヴイアホール９に
より電気的に接続され、回路基板３の前記基板接
続用パツド１０に対応する位置にそれぞれ端子電
極４が設けられた点において第８図のものと相違
する。
そして、前記実施例におけるフリツプチツプ１
には、バンプ２が全面に亘りマトリツクス形状に
配設され、これに対応した配置でバンプ接続用パ
ツド６，６′がテープキヤリアフイルム５の一面
に配設されている。また、前記実施例に使用され
るテープキヤリアフイルム５は、ポリイミド・ガ
ラスエポキシ、ポリエステル等の絶縁材料より作
製され、その厚みは25〜127μｍ+程度とするのが
望ましい。更に、テープキヤリアフイルム５上の
パツド６，６′，１０およびリード８，８′は、銅
を素材に10〜35μｍ+の厚みに形成され、その表
面には、半田との溶着性を向上させるために錫や
金等の鍍金が施されている。更に又、テープキヤ
リアフイルム５の基板接続用リード８，８′並び
に基板接続用パツド１０と回路基板３の端子電極
４との接続は、バンプ２よりも低融点の半田１１
付けにより行なわれている。
には、バンプ２が全面に亘りマトリツクス形状に
配設され、これに対応した配置でバンプ接続用パ
ツド６，６′がテープキヤリアフイルム５の一面
に配設されている。また、前記実施例に使用され
るテープキヤリアフイルム５は、ポリイミド・ガ
ラスエポキシ、ポリエステル等の絶縁材料より作
製され、その厚みは25〜127μｍ+程度とするのが
望ましい。更に、テープキヤリアフイルム５上の
パツド６，６′，１０およびリード８，８′は、銅
を素材に10〜35μｍ+の厚みに形成され、その表
面には、半田との溶着性を向上させるために錫や
金等の鍍金が施されている。更に又、テープキヤ
リアフイルム５の基板接続用リード８，８′並び
に基板接続用パツド１０と回路基板３の端子電極
４との接続は、バンプ２よりも低融点の半田１１
付けにより行なわれている。
フリツプチツプ１の周縁部のバンプ２に接続さ
れたバンプ接続用パツド６は、第２図に示すよう
にフイルム５の一面の基板接続用リード８並びに
第３部に示すようにヴイアホール９を介して接続
されたフイルム５の他面の基板接続用リード８′
を介して端子電極４に接続されている。一方、フ
リツプチツプ１の周辺部にリードを介して信号を
取り出すことのできない中央部のバンプ接続用パ
ツド６′は直接ヴイアホール９およびフイルム５
下面の基板接続用パツド１０を介して回路基板３
の端子電極４に電気的に接続されている。
れたバンプ接続用パツド６は、第２図に示すよう
にフイルム５の一面の基板接続用リード８並びに
第３部に示すようにヴイアホール９を介して接続
されたフイルム５の他面の基板接続用リード８′
を介して端子電極４に接続されている。一方、フ
リツプチツプ１の周辺部にリードを介して信号を
取り出すことのできない中央部のバンプ接続用パ
ツド６′は直接ヴイアホール９およびフイルム５
下面の基板接続用パツド１０を介して回路基板３
の端子電極４に電気的に接続されている。
前記構成としたことにより、フリツプチツプ１
と回路基板３との熱膨脹の差による歪み量が比較
的小さい信頼性の高い中央部のパツド６′が、ヴ
イアホール９および基板接続用パツド１０を介し
て直接的に回路基板３の端子電極４に接続され、
一方、フリツプチツプ１と回路基板３との熱膨脹
の差による歪み量が比較的大きいフリツプチツプ
１の周縁部のバンプ２は、フレキシブルなテープ
キヤリアフイルム５を介して柔軟性のある銅製の
基板接続用リード８，８′により端子電極４に接
続されるため、十分な信頼性を得ることができ
る。
と回路基板３との熱膨脹の差による歪み量が比較
的小さい信頼性の高い中央部のパツド６′が、ヴ
イアホール９および基板接続用パツド１０を介し
て直接的に回路基板３の端子電極４に接続され、
一方、フリツプチツプ１と回路基板３との熱膨脹
の差による歪み量が比較的大きいフリツプチツプ
１の周縁部のバンプ２は、フレキシブルなテープ
キヤリアフイルム５を介して柔軟性のある銅製の
基板接続用リード８，８′により端子電極４に接
続されるため、十分な信頼性を得ることができ
る。
＜発明の効果＞
以上の説明から明らかなように本発明のフリツ
プチツプの実装構造によると、バンプが高密度に
形成されたフリツプチツプを高信頼性で回路基板
に接続することができ、単一のデバイスから多端
子を取り出すことができるから、例えばLSIの小
型化および多ピン化を図ることができる利点があ
る。
プチツプの実装構造によると、バンプが高密度に
形成されたフリツプチツプを高信頼性で回路基板
に接続することができ、単一のデバイスから多端
子を取り出すことができるから、例えばLSIの小
型化および多ピン化を図ることができる利点があ
る。
第１図乃至第３図は本発明のフリツプチツプの
実装構造の一実施例を示し、第１図は切断正面
図、第２図および第３図は何れも一部の切断正面
図、第４図はテープキヤリアフイルムを用いない
従来のフリツプチツプの回路基板への実装構造を
示す正面図、第５図乃至第７図はフリツプチツプ
にテープキヤリアフイルムを装着する過程を示す
分解斜視図、斜視図および斜視図、第８図および
第９図はそれぞれ従来の実装構造を示す切断正面
図および平面図である。 １……フリツプチツプ、２……バンプ、３……
回路基板、４……端子電極、５……テープキヤリ
アフイルム、６，６′……バンプ接続用パツド、
８，８′……基板接続用リード、９……ヴイアホ
ール、１０……基板接続用パツド。
実装構造の一実施例を示し、第１図は切断正面
図、第２図および第３図は何れも一部の切断正面
図、第４図はテープキヤリアフイルムを用いない
従来のフリツプチツプの回路基板への実装構造を
示す正面図、第５図乃至第７図はフリツプチツプ
にテープキヤリアフイルムを装着する過程を示す
分解斜視図、斜視図および斜視図、第８図および
第９図はそれぞれ従来の実装構造を示す切断正面
図および平面図である。 １……フリツプチツプ、２……バンプ、３……
回路基板、４……端子電極、５……テープキヤリ
アフイルム、６，６′……バンプ接続用パツド、
８，８′……基板接続用リード、９……ヴイアホ
ール、１０……基板接続用パツド。
Claims (1)
- １ フリツプチツプをテープキヤリアフイルムを
介在して回路基板に接続するフリツプチツプの実
装構造において、前記テープキヤリアフイルム
に、前記フリツプチツプの全面に形成されたバン
プのうち周縁部のバンプに接続されたバンプ接続
用パツドから導出された基板接続用リードと、前
記フリツプチツプの中央部のバンプに接続された
バンプ接続用パツドに対応してその反対側の面に
形成されるとともにこのパツドにヴイアホールを
介して電気的に接続された基板接続用パツドとが
形成され、前記フリツプチツプの周縁部のバンプ
が前記テープキヤリアフイルムのバンプ接続用パ
ツドおよび基板接続用リードを介して回路基板の
端子電極に電気的に接続されるとともに、前記フ
リツプチツプの中央部のバンプが前記テープキヤ
リアフイルムのバンプ接続用パツド、ヴイアホー
ルおよび基板接続用パツドを介して前記回路基板
の端子電極に電気的に接続されたことを特徴とす
るフリツプチツプの実装構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209086A JPS6267829A (ja) | 1985-09-20 | 1985-09-20 | フリップチップの実装構造 |
| US07/233,843 US4949224A (en) | 1985-09-20 | 1988-08-16 | Structure for mounting a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209086A JPS6267829A (ja) | 1985-09-20 | 1985-09-20 | フリップチップの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6267829A JPS6267829A (ja) | 1987-03-27 |
| JPH0358537B2 true JPH0358537B2 (ja) | 1991-09-05 |
Family
ID=16567039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60209086A Granted JPS6267829A (ja) | 1985-09-20 | 1985-09-20 | フリップチップの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6267829A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682707B2 (ja) * | 1988-10-21 | 1994-10-19 | 日本電気株式会社 | 半導体装置 |
| JPH08510358A (ja) * | 1993-04-14 | 1996-10-29 | アムコール・エレクトロニクス・インク | 集積回路チップと基板との相互接続 |
| JPH0722470A (ja) * | 1993-06-18 | 1995-01-24 | Minnesota Mining & Mfg Co <3M> | バンプ付きｔａｂテープ及びそれを用いた接合方法 |
| US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
| JP3551114B2 (ja) | 2000-02-25 | 2004-08-04 | 日本電気株式会社 | 半導体装置の実装構造およびその方法 |
-
1985
- 1985-09-20 JP JP60209086A patent/JPS6267829A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6267829A (ja) | 1987-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949224A (en) | Structure for mounting a semiconductor device | |
| JP2664754B2 (ja) | 高密度電子パッケージ及びその製造方法 | |
| US6080931A (en) | Semiconductor package | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JPH10242210A (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JPH06103729B2 (ja) | カプセル封止した半導体パツケージ | |
| US4731700A (en) | Semiconductor connection and crossover apparatus | |
| JP2001185578A (ja) | 半導体装置 | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| JP2606603B2 (ja) | 半導体装置及びその製造方法及びその実装検査方法 | |
| JPH0358537B2 (ja) | ||
| JPH0558657B2 (ja) | ||
| JPH08274214A (ja) | 半導体装置 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JPS63136642A (ja) | 二層式半導体集積回路 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPS6220701B2 (ja) | ||
| KR20000076967A (ko) | 적층화 칩 반도체 장치 | |
| JPH10321670A (ja) | 半導体装置 | |
| JP2705281B2 (ja) | 半導体装置の実装構造 | |
| JP2570889B2 (ja) | Ｌｓｉ用ケース | |
| JPH07273275A (ja) | 半導体装置 | |
| JPH06188362A (ja) | 半導体素子の実装構造 | |
| JPS63209897A (ja) | メモリカ−ド | |
| JPH0451488Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |