JPS59218761A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59218761A
JPS59218761A JP59089446A JP8944684A JPS59218761A JP S59218761 A JPS59218761 A JP S59218761A JP 59089446 A JP59089446 A JP 59089446A JP 8944684 A JP8944684 A JP 8944684A JP S59218761 A JPS59218761 A JP S59218761A
Authority
JP
Japan
Prior art keywords
layer
film
passivation film
bonding
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59089446A
Other languages
English (en)
Inventor
Hiroshi Kato
弘 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59089446A priority Critical patent/JPS59218761A/ja
Publication of JPS59218761A publication Critical patent/JPS59218761A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半専本装置に関する。
たとえば集積回路（ＩＣ）等の半導体装置では、電極お
よび配線層か形成されたその表面に、表面保護安定化の
目的で第２層目のパッシベーション・膜が形成される。
そして、このパッシベーション膜には写真蝕刻法等を用
いる孔開けによってホンディングパッドと称する配線層
の一部表面が露出したところが形成され、前記ポンディ
ングパッドにおけるボンダビリティおよび耐腐食性を良
好にするため、パッシベーション膜に形成された孔の周
辺部を被って前記ポンディングパッド上に金（Ａ　ｕ　
）層を形成するようにすることが名えられる。
ただ、この場合、アルミニウム（）＼Ｉ）等で形成され
た配線層と金（Ａｕ）層とは接着性か良好でないことか
ら、順次スパッタリング方法等で形成するタンタル（Ｔ
ａ）層および白金（Ｐｔ）層等を介在さ仕ることが必蟹
である。
このように形成されたポンディングパッド」二には、外
部端子と接続するため、やはり金（）＼Ｕ）からなるワ
イヤがボンディングされるか、この際、前記ポンディン
グパッドにがなり大きな荷重が加えられる。そしてこの
荷重は、バンドの一部の［に存在するパッシベーション
膜の下地層となっているアルミニウム（Ａ１）の配線層
が軟らかいので、このパッシベーション膜に曲げの歪み
を生じさせる。
このパッシベーション膜は、一般にはＣＶｌ）（Ｃｈｅ
＋ｎ１ｃａｌ　　Ｖａｐｏｕｒ　　Ｄｅｐｏｓｉｔｉｏ
ｎ）方法、スパッタリング方法等で形成されるシリコン
酸化膜、燐シリケートガラス層のような堆積層で゛ある
ため、硬度は大であるが」二連の如き曲げの歪みに対し
て破壊しやすいものである。したがってボンディングの
際このパッシベーション膜に割れが生ずる場合か往々に
しである。
このように割れか生じたパッシベーション膜は外気中の
水分等を遮蔽することができず、電極および配線層の腐
食等をもたやす原因となっていた。
本発明の１４的は、ボンディングの際、パッシベーショ
ン膜に割れか生じないような構成にした半導体装置を提
供するものである。
この目的を達成するために本発明の基本的な構成は、パ
ッシベーション膜から露出された配線層と接続された耐
腐食性金属層と、この金属層と接続されかつ半導本表面
に形成されたパッシベーション膜」二に配設されたポン
ディングパッドとからなるもので、以下実施例を用いて
これを説明する。
第１図は本発明に係るバイポーラ半導体装置の一実施例
を示す要部断面構成図である。同図においてたとえばＰ
型半導体基板１上にＮ型半導体層２かたとえばエピタキ
シャル成長により形成されている。そしてこのＮ型半導
体層２を半導体素子形成領域ごとに分離するためＰ＋型
のアイソレーション層３が前記Ｐ型半導体基板］に達す
るまで形成されている。このアイソレーション層３によ
って囲まれたＮ型半導体層領域２ａにおいて、その底面
にはＮ＋型の埋込み層４が表面にはＰ型のベース層５か
′形成され、またこのベース層５表面にはＮ十型のエミ
ツタ層６か形成されている。そしてこのような各層が形
成されているＮ型半導体層２の表面には絶縁膜である熱
酸化膜７が形成され、この熱酸化膜７にはＮ型半導体層
領域２ａ、ベース層５およびエミツタ層６それぞれ一部
を露出させてコンタクト孔が形成されている。各フンタ
クト孔にはたとえば蒸着法でアルミニラｌ、層か形成さ
れこれらは熱酸化膜７」二を延在されて配線層８を形成
している。なおこの配線層８のうち外部端子に接続され
るものはその端部８゛において比較的面積が火になって
いる。そしてこれら配線層８が形成されている領域を被
って膜厚１〜４μ「ｎのパッシベーション膜９が形成さ
れ、またこの表面の一部には孔開けがなされて、外部端
子に接続されるべき配線層８の端部８“が露出している
。なお、このパッシベーション膜９はたとえばスパッタ
リング方法による石英膜、ＣＶＤ方法による燐シリケー
トガラス層あるいはプラズマＣＶＤ法等によるシリコン
窒化膜等であり、熱酸化膜゛７の端辺部まで゛には及ん
でいなくても良い。前記パ・ンシベーション膜９から露
出された配線層８の前記端部８゛は耐１１Ａ食性の金属
たとえば白金（ＰＬ）層１０が接続されこの層は延在さ
れて熱酸化膜７上にまで及んでいるが、パッシベーショ
ン膜９および熱酸化膜７との接着性を強固にするため白
金層１０の下にはタンタル（Ｔａ）層１１か介在されて
いる。
またこの領域以外には前記パッシベーション膜９を被っ
てタンタル酸化膜（Ｔａ、Ｏｓ）　１２が形成されてパ
ッシベーションをより信頼性のあるものにしている。そ
して熱酸化膜７上まで延在された白金（ＰＬ）層１０−
ににはたとえばメッキ方法等で金（Ａｕ）／Ｆｉ　１３
か形成されてボンディング３７１部を構成している。
なお前記タンタル酸化膜（Ｔａ、０５）１２を形成する
場合には、次のように行なうことにより工数低減を図る
ことができる。つまりパッシベーション膜１ｊの全面お
よび熱酸化膜７を被ってクンタル（Ｔａ）膜をスパッタ
リング法等により形成し、次に白金（Ｐ　Ｌ　）層をや
はリスバッタリング法等により前記タンタル（Ｔａ）膜
上に形成した後、゛す゛真何−刻技術による選択エツチ
ングで所定形状の白金（ＰＬ）層】０を形成する。その
後メッキ方法等で金（Ａ　ｕ　）層１３を形成する。そ
して前記白金（Ｆ’　ｔ　）層１０をマスクとして陽極
酸化あるいは熱処理酸化することにより前記マスクから
露出しているタンタル（１”　ａ　）膜をタンタル酸化
（’Ｆａ　、０１．）膜にする。
、二のようにボンデ゛イングパンドをＡＩ配線」−に形
成された部分を有するパッシベーション膜でなく、熱酸
化膜」二に直接形成するようにすれば、ボンディングの
際の荷重が直接ＣＶ　Ｄ法等で形成したパッシベーショ
ン膜に及ぶことがないのでこのパッシベーション膜に割
れが生ずることはない。
なお、熱酸化膜はシリコン（Ｓ　ｉ）単結晶上に形成さ
れたもので、ボンディング荷重による歪みは発生しテ１
１＜強いので゛ボンディングの際の荷重が加わってもな
んら損傷を生ずることはない。
またパッシベーション膜上にタンタル酸化（Ｔａ、ｏ、
）膜を形成しておれば、よりパッシベーションの何軒ｉ
′Ｉ？Ｊ：を向上させることか゛できる。実施例で示し
た製造方法によればタンタルが酸化される際体積膨張（
約２．５倍）を生ずるのでパッシベーション膜の欠陥部
を１１孔することができる。
本実施例ではボンディングバンドをパッシベーション膜
が形成されていない熱酸化膜上に形成しているものであ
るか、第２図で示すように、配線１聞８領域つまり熱酸
化膜７の外周部まで延在するようにパッシベーション膜
９を形成し、ここに孔を形成してポンディングパッドを
形成しても同様の効果が得られる。すなわちポンディン
グパッド下にはイｊ％度の小なるアルミニウムなどの配
線層が存在せず硬度の火なる熱酸化膜のみが存在するの
で、ボンディングの際前記ポンディングパッドに加わる
イυＪ重によってパッシベーション膜９には大トな歪み
か生じないのである。
また本実施例ではポンディングパッドまで導かれる導電
層は白金（ｐｔ）層を用いているかこれに限ることなく
、パランラム（Ｐｃｌ）層等でもよく要は耐腐食性の金
属層ならばよい。またこの金属層の下層に形成する介在
層もタンタノ喧１’　ＩＩ）Ｊｉｍに限ることなくチタ
ン（Ｔ　ｉ）層、′）ルコニウム（Ｚｒ）層であっても
よい。さらにボンディングバット部には金（Ａ　ｕ　）
層を形成しているものであるか銀（）＼ε）層であって
もよい。
また本実施例ではパッシベーション膜の」−面にタンタ
ル酸化（Ｔａ、０５）膜を形成しよりパッシベーション
の信頼性を向上させているか、これは本発明の要旨では
ないことから形成してなくてもよい。
さらに本実施例では一層配線による半導体装置を例に掲
げたものであるカリ台間絶縁膜を介した多層配線にも応
用できるものである。
本発明はワイヤボンディング用の半導体装置について述
べたものであるがフェースタ゛゛ンンボンテ゛イング用
の半導体装置において有効である。
【図面の簡単な説明】
第１図は本発明による半導体装置の一実施例を示す要部
断面構成図、第２図は本発明による半導体装置の池の実
施例を示す要部断面構成図である。 １・・・・Ｐ型半導体基板、２・・・・Ｎ型半導体層、
３・・・・アイソレーション層、４・・・・埋込み層、
５・・・・ベース層、６・・・・エミツタ層、７・・・
・熱酸化膜、８・・・・配線層、９・・・・パッジベー
ジ３ンＩＩ敷　］　ｆ）・・・・白金（Ｆ’　ｌ：　）
層、１１・・・・タンタル（Ｔａ）層、１２・・・・タ
ンタル酸化（１’　ａ　２０　ｓ　）膜、１３・・・・
金（Ａｕ）層。

Claims (1)

    【特許請求の範囲】
  1. パッシベーション膜から露出された第１層目の配線層と
    、この配線層に接続され上記パッシベーション膜上に延
    在する耐腐食性金属よりなる第２層目の配線層と、この
    第２層目の配線層に接続されたポンディングパッドとを
    含むことを特徴とする半導体装置。
JP59089446A 1984-05-07 1984-05-07 半導体装置 Pending JPS59218761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59089446A JPS59218761A (ja) 1984-05-07 1984-05-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59089446A JPS59218761A (ja) 1984-05-07 1984-05-07 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4765876A Division JPS5937576B2 (ja) 1976-04-28 1976-04-28 半導体装置

Publications (1)

Publication Number Publication Date
JPS59218761A true JPS59218761A (ja) 1984-12-10

Family

ID=13970905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59089446A Pending JPS59218761A (ja) 1984-05-07 1984-05-07 半導体装置

Country Status (1)

Country Link
JP (1) JPS59218761A (ja)

Similar Documents

Publication Publication Date Title
JP2622156B2 (ja) 集積回路パッド用の接触方法とその構造
JPS59218761A (ja) 半導体装置
JP3211749B2 (ja) 半導体装置のボンディングパッド及びその製造方法
JPS63293930A (ja) 半導体装置における電極
JPS5937576B2 (ja) 半導体装置
JPH0456237A (ja) 半導体装置
JPS615562A (ja) 半導体装置
JP3374138B2 (ja) 集積回路をシリコン回路ボードに接続する方法。
JPH04731A (ja) 半導体装置及びその製造方法
JPS63308924A (ja) 半導体装置
JPS59213165A (ja) 半導体装置
JPH05251497A (ja) 半導体装置
JPH0621061A (ja) 半導体装置
JPH0314050Y2 (ja)
JPS6310542A (ja) 半導体装置
JPH0456239A (ja) 半導体装置
JPS5823451A (ja) 半導体装置
JPS6232636A (ja) 半導体装置
JPS5982737A (ja) 半導体装置の電極部構造およびその製造方法
JPS60195961A (ja) 半導体装置
JPS63252445A (ja) 半導体装置の製造方法
JPH01233739A (ja) 半導体装置の製造方法
JPS5982747A (ja) 半導体集積回路装置
JP2000357702A (ja) 半導体装置及びその製造方法
JPS62237748A (ja) 半導体装置の製造方法