JPS5982747A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS5982747A JPS5982747A JP57193199A JP19319982A JPS5982747A JP S5982747 A JPS5982747 A JP S5982747A JP 57193199 A JP57193199 A JP 57193199A JP 19319982 A JP19319982 A JP 19319982A JP S5982747 A JPS5982747 A JP S5982747A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- lead
- gold
- protruding
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電極が突起状に形成された半導体チップに外部
電気的接続用のリード・フレームを接続して作られる半
導体集積回路装置に関するものである。
電気的接続用のリード・フレームを接続して作られる半
導体集積回路装置に関するものである。
従来、半導体チップの突起電極とリード・フレームとを
接続する方法に熱圧着法があり、これは突起電極とリー
ド・フレームとを熱と圧力により塑性変形させ、両者の
金属の相互拡散により接続するものであるから、リード
・フレームと突起電極とを塑性変形させるに十分な圧力
を加えることが必要である。
接続する方法に熱圧着法があり、これは突起電極とリー
ド・フレームとを熱と圧力により塑性変形させ、両者の
金属の相互拡散により接続するものであるから、リード
・フレームと突起電極とを塑性変形させるに十分な圧力
を加えることが必要である。
この熱圧着法では突起電極とリード・フレームに加えら
れる温度と圧力の大きさが接続の強度に大きな影響を及
ぼすことが従来から知られている。
れる温度と圧力の大きさが接続の強度に大きな影響を及
ぼすことが従来から知られている。
接合時の温度、圧力が共に低い場合、接合条件としては
不完全なことが多く、リード・フレームは突起電極とそ
れとの接合界面から剥離し易く確実な接続ができなくな
る。逆に、温度、圧力が高い場合、第1図に示したよう
にリード・フレーム1と突起電極2との界面の接合強度
は前者の場合に比して強く確実となるが、接合時のスト
レスが突起電極2とその下部に存在する内部アルミ電極
3に接続した引出用金配線4、絶縁膜5、並びに半導体
基板であるシリコン6に集中し、ここからクラック7が
発生することがある。このクラックは進行性を有し突起
電極2の半導体基板6からの剥離に至り、いわゆる突起
電析ハガレ不良となって半導体集積回路装置としての品
質は著るしく低下する。
不完全なことが多く、リード・フレームは突起電極とそ
れとの接合界面から剥離し易く確実な接続ができなくな
る。逆に、温度、圧力が高い場合、第1図に示したよう
にリード・フレーム1と突起電極2との界面の接合強度
は前者の場合に比して強く確実となるが、接合時のスト
レスが突起電極2とその下部に存在する内部アルミ電極
3に接続した引出用金配線4、絶縁膜5、並びに半導体
基板であるシリコン6に集中し、ここからクラック7が
発生することがある。このクラックは進行性を有し突起
電極2の半導体基板6からの剥離に至り、いわゆる突起
電析ハガレ不良となって半導体集積回路装置としての品
質は著るしく低下する。
本発明は突起電極とリード・フレームとを接続する場合
に熱圧着法を用いたとしても上記の欠点を除去し信頼度
の高い半導体集積回路装置を提供するものである。
に熱圧着法を用いたとしても上記の欠点を除去し信頼度
の高い半導体集積回路装置を提供するものである。
本発明の半導体集積回路装置は、熱圧着法により引出用
金配線を有する突起電極に、リード・フレームを接続す
る際の接続条件の如何にかかわらず、突起電極が半導体
基板より剥れることを防ぐために、内部配線と接続する
突起電極の全ての引出用金配線が、突起電極の接続部に
於いて、それを構成する金属膜の階段構造により形成さ
れていることを特徴とする。
金配線を有する突起電極に、リード・フレームを接続す
る際の接続条件の如何にかかわらず、突起電極が半導体
基板より剥れることを防ぐために、内部配線と接続する
突起電極の全ての引出用金配線が、突起電極の接続部に
於いて、それを構成する金属膜の階段構造により形成さ
れていることを特徴とする。
以下に本発明を実施例により説明する。第2図は本発明
の1実施例の半導体集積回路装置に於いてリード・フレ
ーム1の接続された引出用金配線4を有するひとつの突
起電極2を示す平面図である。突起電極2の有する引出
用金配線4は、それを構成する下層部配線8と上層部配
線9が階段状の構造を有していることを示している。こ
の引出用金配線は突起電極を形成する過程で同時に形成
できる。引出用金配線の下層部配線は一般にはチタン膜
と白金膜の二重構造を以って構成される。
の1実施例の半導体集積回路装置に於いてリード・フレ
ーム1の接続された引出用金配線4を有するひとつの突
起電極2を示す平面図である。突起電極2の有する引出
用金配線4は、それを構成する下層部配線8と上層部配
線9が階段状の構造を有していることを示している。こ
の引出用金配線は突起電極を形成する過程で同時に形成
できる。引出用金配線の下層部配線は一般にはチタン膜
と白金膜の二重構造を以って構成される。
ここにチタン膜は半導体基板6上の絶縁膜5と引出用金
配線の密着性向上の働きを有し、白金膜は引出用金配線
の上層部配線である金膜とのノ(リヤ・メタルとして金
のチタン膜への拡散を防止している。白金膜の代りにモ
リブデン金属を使用する場合もあるが同じ目的のためで
ある。一方、引出用金配線の上層部配線として使用され
る金属は金であり、スパッタ法或いはメッキ法により、
この例では、下層部配線上である白金膜上に付着させて
、金配線を構成する。突起電極の構成も、この例では、
その下層部はチタン膜と白金膜の二重構造であり、上層
部の突起電極部は金で、メッキ法により厚く突起状に形
成している。このような構造を持つ引出用金配線を有す
る突起電極に、リード・フレームを熱圧着法により接続
する際、突起電極と引出用金配線の接続部にあって、そ
れの下部にあたる絶縁膜並びに半導体(シリコン)基板
の受ける歪は緩和され、リード・フレーム接続後の突起
電極ハガレ不良は防止される。
配線の密着性向上の働きを有し、白金膜は引出用金配線
の上層部配線である金膜とのノ(リヤ・メタルとして金
のチタン膜への拡散を防止している。白金膜の代りにモ
リブデン金属を使用する場合もあるが同じ目的のためで
ある。一方、引出用金配線の上層部配線として使用され
る金属は金であり、スパッタ法或いはメッキ法により、
この例では、下層部配線上である白金膜上に付着させて
、金配線を構成する。突起電極の構成も、この例では、
その下層部はチタン膜と白金膜の二重構造であり、上層
部の突起電極部は金で、メッキ法により厚く突起状に形
成している。このような構造を持つ引出用金配線を有す
る突起電極に、リード・フレームを熱圧着法により接続
する際、突起電極と引出用金配線の接続部にあって、そ
れの下部にあたる絶縁膜並びに半導体(シリコン)基板
の受ける歪は緩和され、リード・フレーム接続後の突起
電極ハガレ不良は防止される。
以上詳細に説明したように、本発明は突起電極に接続し
ている引出用金配線の構造を、それを形成する金属膜の
階段構造としたものであるから、リード・フレームを突
起電極に接合する際に、リード・フレームの突起電極に
対するずれが生じた場合の激しい熱ストレスが加わった
場合にあっても、突起電極と引出用金配線の接続部の基
板が受ける歪を小さくならしめることができ、リード・
フレームの半導体チップとの剥離不良を防止できる。そ
れによって、半導体集積回路装置の製造歩留並びに品質
を高めると同時に製造価格を下げることができる。
ている引出用金配線の構造を、それを形成する金属膜の
階段構造としたものであるから、リード・フレームを突
起電極に接合する際に、リード・フレームの突起電極に
対するずれが生じた場合の激しい熱ストレスが加わった
場合にあっても、突起電極と引出用金配線の接続部の基
板が受ける歪を小さくならしめることができ、リード・
フレームの半導体チップとの剥離不良を防止できる。そ
れによって、半導体集積回路装置の製造歩留並びに品質
を高めると同時に製造価格を下げることができる。
5−
第1図は従来の突起電極にリード・フレームを接続した
場合に起る欠点を説明した断面図、第2図は本発明の実
施例を示す平面図である。 1・・・・・・リード・フレーム、2・・・・・・突起
電極、3・・・・・・内部アルミ電極、4・・・・・・
引出用金配線、5・・・・・・絶縁膜、6・・・・・・
シリコン(半導体基板)、7・・−・。 クラック、8・・・・・・引出用金配線の下層部配線、
9・・・・・・引出用金配線の上層部配線である。 6−
場合に起る欠点を説明した断面図、第2図は本発明の実
施例を示す平面図である。 1・・・・・・リード・フレーム、2・・・・・・突起
電極、3・・・・・・内部アルミ電極、4・・・・・・
引出用金配線、5・・・・・・絶縁膜、6・・・・・・
シリコン(半導体基板)、7・・−・。 クラック、8・・・・・・引出用金配線の下層部配線、
9・・・・・・引出用金配線の上層部配線である。 6−
Claims (1)
- 半導体チップとその主表面に形成された突起電極とその
電極配列に合わせて接続端部な揃えた外部電気的接続用
のリード・フレームとを備工、前記突起電極に前記リー
ド・フレームが接続されている半導体集積回路装置に於
いて、前記半導体チップの有する内部配線と接続する突
起電極の引出用金配線が、突起電極の接続部に於いて、
それを構成する金属膜の階段構造により形成されている
ことを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57193199A JPS5982747A (ja) | 1982-11-02 | 1982-11-02 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57193199A JPS5982747A (ja) | 1982-11-02 | 1982-11-02 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5982747A true JPS5982747A (ja) | 1984-05-12 |
Family
ID=16303946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57193199A Pending JPS5982747A (ja) | 1982-11-02 | 1982-11-02 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5982747A (ja) |
-
1982
- 1982-11-02 JP JP57193199A patent/JPS5982747A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6306749B1 (en) | Bond pad with pad edge strengthening structure | |
US4244002A (en) | Semiconductor device having bump terminal electrodes | |
JP2779133B2 (ja) | バンプを持つ半導体構造 | |
JP4049035B2 (ja) | 半導体装置の製造方法 | |
JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
JPH06105726B2 (ja) | 半導体集積回路装置 | |
JPH09307050A (ja) | リードフレームとこれを用いた半導体装置 | |
JP3558459B2 (ja) | インナーリード接続方法 | |
JPS5982747A (ja) | 半導体集積回路装置 | |
JPH0758112A (ja) | 半導体装置 | |
JPH07118340B2 (ja) | コネクタ・アセンブリ | |
JP2002164381A (ja) | 半導体装置及びその製造方法 | |
JPH10223626A (ja) | 半導体チップ,半導体チップの製造方法,半導体装置,電子装置 | |
JPS62196839A (ja) | ハイブリツド型半導体装置 | |
TW200305266A (en) | Semiconductor device and a method of manufacturing the same | |
JP2698452B2 (ja) | 樹脂封止型半導体装置及びその組立方法 | |
JPH05251497A (ja) | 半導体装置 | |
JPH08250545A (ja) | 半導体装置およびその製造方法 | |
JPS5824014B2 (ja) | 実装体の製造方法 | |
JPH10303254A (ja) | 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置 | |
JPH02265245A (ja) | 半導体装置 | |
JPH01123441A (ja) | 半導体装置の製造方法 | |
JPH01255252A (ja) | 半導体装置とその製造方法 | |
JPH07240420A (ja) | バンプ電極付き半導体装置およびその形成方法 | |
JPH06232137A (ja) | バンプ形成方法及びバンプ |