JPS59208667A - ラベリング装置 - Google Patents
ラベリング装置Info
- Publication number
- JPS59208667A JPS59208667A JP8441783A JP8441783A JPS59208667A JP S59208667 A JPS59208667 A JP S59208667A JP 8441783 A JP8441783 A JP 8441783A JP 8441783 A JP8441783 A JP 8441783A JP S59208667 A JPS59208667 A JP S59208667A
- Authority
- JP
- Japan
- Prior art keywords
- point
- data
- pattern
- label
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は画像伝号処理等の多数個の同一処理を高速に実
行することのできる画像処理装置に関し、とくに高速の
ラベリング装置に関する。
行することのできる画像処理装置に関し、とくに高速の
ラベリング装置に関する。
従来例の構成とその問題点
超Ｌ Ｓ Ｉ （ｌａｒｇｅ ５ｃａｌｅ ｉｎｔｅｇ
ｒａｔｅｄＣｉｒｃｕｉｔ）の技術により小型で、高速
のプロセサやメモリが各種の信号処理に使用されている
。特に高度の処理のために一般にＤ Ｓ Ｐ （Ｄｉｇ
ｉｔａｔＳｉｇｎａＡ Ｐｒｏｃｅｓｓｏｒ）と呼ばれ
ているプロセサか使用される。これ（はＡ Ｌ Ｕ （
ＡｒｉｔｈｍｅｔｉｃＬｏｇｉｃ ’Ｕｎｉｔ ）以外
に専用の乗算器等を有し、データ処理が高速に出来るも
のである０このＤＳＰを使用すれば、音声の認識１合成
、ティジタル伝送のだめの各種帯域圧縮等がリアルタイ
ムで処理できる。
ｒａｔｅｄＣｉｒｃｕｉｔ）の技術により小型で、高速
のプロセサやメモリが各種の信号処理に使用されている
。特に高度の処理のために一般にＤ Ｓ Ｐ （Ｄｉｇ
ｉｔａｔＳｉｇｎａＡ Ｐｒｏｃｅｓｓｏｒ）と呼ばれ
ているプロセサか使用される。これ（はＡ Ｌ Ｕ （
ＡｒｉｔｈｍｅｔｉｃＬｏｇｉｃ ’Ｕｎｉｔ ）以外
に専用の乗算器等を有し、データ処理が高速に出来るも
のである０このＤＳＰを使用すれば、音声の認識１合成
、ティジタル伝送のだめの各種帯域圧縮等がリアルタイ
ムで処理できる。
一方、医用、パターン認識等１画像処用１の」烏合を考
えると、音声信号の処３１Ｈに比べて２桁以上の処理ス
ピードが必要とされる。
えると、音声信号の処３１Ｈに比べて２桁以上の処理ス
ピードが必要とされる。
これを実現する方法として、テバイスの性能を向上する
ことか考えられる。現在のＤＳＰはＭＯ８型ＬＳＩで構
成されているので、このＤＳＰをバイポーラ型ＬＳＩに
すればスピードを早くすることができる。しか（−なか
ら現在の技術では−桁程度しか早くすることができない
。
ことか考えられる。現在のＤＳＰはＭＯ８型ＬＳＩで構
成されているので、このＤＳＰをバイポーラ型ＬＳＩに
すればスピードを早くすることができる。しか（−なか
ら現在の技術では−桁程度しか早くすることができない
。
ところでビテオ信号のデータ量は膨大で、１フイ一ルド
分のデータメモリと１〜で４Ｍｂｉｔ程度の容量が必要
と言われている。大容量のメモリとしてはＭＯＳ型が向
いているが、曹き込み、読み出しに時間がかかり、リア
ルタイムのデータの入出力Ｕ：不可能である。
分のデータメモリと１〜で４Ｍｂｉｔ程度の容量が必要
と言われている。大容量のメモリとしてはＭＯＳ型が向
いているが、曹き込み、読み出しに時間がかかり、リア
ルタイムのデータの入出力Ｕ：不可能である。
簡単な画像処理としては、パターンのエツジ検出、複数
個のパターンの領域に番号を振り、領域を区別するラベ
リング、パターンの特徴を抽出する／こめのパターン面
積計算、パターンの周囲長計算２重心計算などがある。
個のパターンの領域に番号を振り、領域を区別するラベ
リング、パターンの特徴を抽出する／こめのパターン面
積計算、パターンの周囲長計算２重心計算などがある。
これらの処理においである一点の画像を処理するのにそ
の周辺の画像データをも必按とする。このためパターン
メモリからの１抗み出しに長い時間を要することになる
。
の周辺の画像データをも必按とする。このためパターン
メモリからの１抗み出しに長い時間を要することになる
。
従来性われていた２ヘリングの方法について、第１図の
２値化パターンをもとに説明する。四角の部分が１°“
で周囲は０′′とする。Ｘ方向にスイープしてゆき、Ｐ
で示す最初のパターンに１イ寸 の番号を付ける。同一図形であれば同一番号を振（つる
。単純なパターンであればラベリングは容易であるが、
Ｑで示すパターンの場合には処理が複４ｍとなる。Ｙｉ
で示すラインのスィーブ時ではパターンが２つと判断
され、２゛、゛′３“′とラベリングされる。そしてＹ
ｊ ラインのＸｉ点甘せ行ったときに問題が発生する。
２値化パターンをもとに説明する。四角の部分が１°“
で周囲は０′′とする。Ｘ方向にスイープしてゆき、Ｐ
で示す最初のパターンに１イ寸 の番号を付ける。同一図形であれば同一番号を振（つる
。単純なパターンであればラベリングは容易であるが、
Ｑで示すパターンの場合には処理が複４ｍとなる。Ｙｉ
で示すラインのスィーブ時ではパターンが２つと判断
され、２゛、゛′３“′とラベリングされる。そしてＹ
ｊ ラインのＸｉ点甘せ行ったときに問題が発生する。
即ちパ２“°と３゛にラベル付けされた領域は回じ領域
であっ／こと菖うことになる。そこでもう１度始めに戻
りスィーブを行う。そして３°″にラベリングされてい
る１ｆｌｊ分をすべてパ２゛″に変更する処理か必要と
なる。
であっ／こと菖うことになる。そこでもう１度始めに戻
りスィーブを行う。そして３°″にラベリングされてい
る１ｆｌｊ分をすべてパ２゛″に変更する処理か必要と
なる。
この様に再ラベリングを行い、Ｙｊ ラインのＸｉ点
から再び続きのラベリング゛２“″を実行することにな
る。
から再び続きのラベリング゛２“″を実行することにな
る。
この例では、１回の番号倣り直しで良いか一般にはもっ
と複雑なパターンであるから、番号振り直しのスィーブ
時間は数倍〜数１０倍となり高速に処理することは困難
となる。
と複雑なパターンであるから、番号振り直しのスィーブ
時間は数倍〜数１０倍となり高速に処理することは困難
となる。
発明の目的
本発明は従来の欠点に鑑み、２値化パターンの高速ラベ
リング装置を提供するものである。
リング装置を提供するものである。
発明の構成
すなわち、本発明は、２値化パターンの処理すべき点の
テークとこの点の１個前のパターンデータ及０・その点
のラベルデータと処理ずべき点の１Ｈ前のパターンデー
タ及びその点のラベルデータをもとに５通りの条件を判
断する信号を出力する手段と、この信号をもとにラベル
番号を発生する手段と、同一パターン領域に複数個のラ
ベル割り（ｄけがなされている場合にこれらのラベル番
号を記憶するメモリを具備し、１度ラベリングし／こあ
と、複数個のラベル番号を記憶１〜だメモリの内容によ
り、丙ラベリングすることを特徴とするラベリング装置
を辺供するものである。
テークとこの点の１個前のパターンデータ及０・その点
のラベルデータと処理ずべき点の１Ｈ前のパターンデー
タ及びその点のラベルデータをもとに５通りの条件を判
断する信号を出力する手段と、この信号をもとにラベル
番号を発生する手段と、同一パターン領域に複数個のラ
ベル割り（ｄけがなされている場合にこれらのラベル番
号を記憶するメモリを具備し、１度ラベリングし／こあ
と、複数個のラベル番号を記憶１〜だメモリの内容によ
り、丙ラベリングすることを特徴とするラベリング装置
を辺供するものである。
実施例の説明
ある１ｉｌｉｉ素のラベルＮけにはその点の前の画素と
Ｉ Ｈ１ｉｉＪ （１） ｌｌ！ｌｊ素テータをデーと
する。第１図でへの画素のラベリングを考える。１つ前
の画素をＢ。
Ｉ Ｈ１ｉｉＪ （１） ｌｌ！ｌｊ素テータをデーと
する。第１図でへの画素のラベリングを考える。１つ前
の画素をＢ。
１Ｈ前の画素をＣとする。この３つの１ｆｉｉ素の状態
は次表に示す５通９がある。
は次表に示す５通９がある。
への画素が○“′であればなんの処理もせず次の画素の
処理を行う。Ａの画素が１゛′であれば次の４通りの処
理を行う。Ｅ、Ｃ共にＯ゛であれば、Ａの画素に新しい
番号を句ける。Ｂが′°１°”の場合は、へのｉｆｊ素
にＢと同じ吊上を（＝Ｊける。Ｃが“１゛の場合はＡの
画素にＣと同じ番号を卜］ける。Ｂ、Ｃ共に１゛′の場
合にはへの画素にＢと同じ番号を付け、かつＣの番−ｐ
シ刀・（−Ｊけられている領域がＢと同じ領域であるこ
とを示す必要がある。
処理を行う。Ａの画素が１゛′であれば次の４通りの処
理を行う。Ｅ、Ｃ共にＯ゛であれば、Ａの画素に新しい
番号を句ける。Ｂが′°１°”の場合は、へのｉｆｊ素
にＢと同じ吊上を（＝Ｊける。Ｃが“１゛の場合はＡの
画素にＣと同じ番号を卜］ける。Ｂ、Ｃ共に１゛′の場
合にはへの画素にＢと同じ番号を付け、かつＣの番−ｐ
シ刀・（−Ｊけられている領域がＢと同じ領域であるこ
とを示す必要がある。
第３図に本発明の実施例を示す。１は１Ｈテイジタルデ
イレイラインで１−１は入カバターンの１Ｈデイレライ
ンを表わし、１−２は入力パターンにラベリングしたパ
ターンの１Ｈテイレイラインを示す。２〜６はインバー
タ、７〜１Ｑはアントゲート、１１．１２はカウンタ、
１３はマルチプレクサ、１４はメモリである。１６は２
値化パターンの入力端子、１６はラベル付けされたパタ
ーンの入力端子、１７はラベル番号の出力端子、１８は
フラッグ出力端子である。
イレイラインで１−１は入カバターンの１Ｈデイレライ
ンを表わし、１−２は入力パターンにラベリングしたパ
ターンの１Ｈテイレイラインを示す。２〜６はインバー
タ、７〜１Ｑはアントゲート、１１．１２はカウンタ、
１３はマルチプレクサ、１４はメモリである。１６は２
値化パターンの入力端子、１６はラベル付けされたパタ
ーンの入力端子、１７はラベル番号の出力端子、１８は
フラッグ出力端子である。
入カバターンの信号は端子１５にＸ方向のスィーブに従
って連続的に入力される。今スイープの点が丁度入点て
あったとする。この場合１Ｈデイレイラインの内容はそ
の両端がＢ、Ｃの画素のデータとなる。同時に端子１６
にはＡ点のラベル付けされたデータ（この時点ではまだ
Ｏ゛）が入力され、Ｂ／ 、 Ｃ／には画素Ｂ、Ｃのラ
ベル付けされたデータが入っている。への値が０”′の
場合はインバータ６を介して端子１８にＡ＝Ｏというフ
ラッグ信号を出力し画素へについてはなんの処理もぜず
次の画素の処理に移る。への値が１°′の場合には４通
りの処理に分かれる。Ｂ、Ｃが○゛′の」場合は７のア
ンドゲートの出力が１となシ、１１のカウンターを１だ
け太きくシ、このｒ直がこの７のゲート出力でコントロ
ールされるマルチプレクサ１３を介して端子１７よシ出
力される。そして端子１了に接続されているＡ点に相当
する座標のメモリに書き込捷れる。この値かＡ点のラベ
ル番号となる。Ｂが“１″でＣが°Ｏ″の、（場合には
８のアンドゲートの出力が１となり、この信号でコント
ロールされたマルチプレクサ１３を介してＢ点のラベル
番号「が出力される。すなわちＡ点のラベル番号はＢ点
のラベル番号と同じものか付けられる。Ｃが１゛′でＢ
が′０°″の場合にば９のアンドゲートの出力が１とな
り、この信号でコントロールされたマルチプレクサ１３
を介して１Ｈ前の０点のラベル番号Ｃ亦出力される。こ
の場合には、Ａ点のラベル番号として０点のラベル番号
と同じものが付けられる。
って連続的に入力される。今スイープの点が丁度入点て
あったとする。この場合１Ｈデイレイラインの内容はそ
の両端がＢ、Ｃの画素のデータとなる。同時に端子１６
にはＡ点のラベル付けされたデータ（この時点ではまだ
Ｏ゛）が入力され、Ｂ／ 、 Ｃ／には画素Ｂ、Ｃのラ
ベル付けされたデータが入っている。への値が０”′の
場合はインバータ６を介して端子１８にＡ＝Ｏというフ
ラッグ信号を出力し画素へについてはなんの処理もぜず
次の画素の処理に移る。への値が１°′の場合には４通
りの処理に分かれる。Ｂ、Ｃが○゛′の」場合は７のア
ンドゲートの出力が１となシ、１１のカウンターを１だ
け太きくシ、このｒ直がこの７のゲート出力でコントロ
ールされるマルチプレクサ１３を介して端子１７よシ出
力される。そして端子１了に接続されているＡ点に相当
する座標のメモリに書き込捷れる。この値かＡ点のラベ
ル番号となる。Ｂが“１″でＣが°Ｏ″の、（場合には
８のアンドゲートの出力が１となり、この信号でコント
ロールされたマルチプレクサ１３を介してＢ点のラベル
番号「が出力される。すなわちＡ点のラベル番号はＢ点
のラベル番号と同じものか付けられる。Ｃが１゛′でＢ
が′０°″の場合にば９のアンドゲートの出力が１とな
り、この信号でコントロールされたマルチプレクサ１３
を介して１Ｈ前の０点のラベル番号Ｃ亦出力される。こ
の場合には、Ａ点のラベル番号として０点のラベル番号
と同じものが付けられる。
最後にＢ、Ｃが共に′１“′の場合に（＃：ｊ： ｊ
Ｏのアンドゲートの出刃が１となり、まずこの信号でコ
ントロールされたマルチプレクサ１３を介してＢ点のラ
ベル番号Ｂ′が出力される。ずなをちＢが“′１°′、
Ｃが○“の場合と同じとなる。さらにアンｊ・ゲート１
０の出力でカウンター１２が１だけ進められる。この出
力はメモリ１４のアドレスとなる。すなわちまたけアド
レスが進められ、この番地に、０点のラベル番号とＢ点
のラベル番号がストアされる。０点のラベル番号がＢ点
のラベル番乞と同にであることを意味する。この例では
ラベル３の領域が２の領域と同一であることを示してい
る。以下同様にｊ〜で最後寸でスィーブする。
Ｏのアンドゲートの出刃が１となり、まずこの信号でコ
ントロールされたマルチプレクサ１３を介してＢ点のラ
ベル番号Ｂ′が出力される。ずなをちＢが“′１°′、
Ｃが○“の場合と同じとなる。さらにアンｊ・ゲート１
０の出力でカウンター１２が１だけ進められる。この出
力はメモリ１４のアドレスとなる。すなわちまたけアド
レスが進められ、この番地に、０点のラベル番号とＢ点
のラベル番号がストアされる。０点のラベル番号がＢ点
のラベル番乞と同にであることを意味する。この例では
ラベル３の領域が２の領域と同一であることを示してい
る。以下同様にｊ〜で最後寸でスィーブする。
しかしこの１−止では同一領域でありながら複数個のラ
ベル番号がｆ」いているパターンも出てくる。
ベル番号がｆ」いているパターンも出てくる。
そこでメモリ１４の内容に従っ又再度ラベル番号を振り
直す必要がある。まずメモリ１４の内容を整」（する。
直す必要がある。まずメモリ１４の内容を整」（する。
第３図の例に示す様に６．６．ｙ、ｓのラベルが振られ
ている領域は同一であるので、１４−２に示す如く一番
若い番号に統一する。すなわち６，７．８のラベル番号
領域はすべて５の領域に等１〜い書き直す。その後、ラ
ベル番号の入っているメモリの内容をこのメモリ内容１
４−２に従って、１度順次スイープレラベル番号を振り
直す０このときラベル番号がとひとび（・でなるので改
めて順番になる様に振り直してもよい。
ている領域は同一であるので、１４−２に示す如く一番
若い番号に統一する。すなわち６，７．８のラベル番号
領域はすべて５の領域に等１〜い書き直す。その後、ラ
ベル番号の入っているメモリの内容をこのメモリ内容１
４−２に従って、１度順次スイープレラベル番号を振り
直す０このときラベル番号がとひとび（・でなるので改
めて順番になる様に振り直してもよい。
発明の効果
本発明のパターンのラベリング装置はパターンが複雑に
なっても従来の様にパターンのスイープを多数回繰返す
こともなく、２回のスイープを行うことでラベリングを
実行でき、画ｒ象処理の高速化のネックとなっている部
分を大幅にスピードアンプ出来る。入力の画像データを
メモリから抗み出ｌ〜でラベリングする」場合はもちろ
ん、連ＵＬ的（で入ってくる１面像についてもリアルタ
イムでメモリにラベル付けしてストアすることができる
。丑だ１Ｈのプレイラインを使用しない１易合（づ、メ
モリから処理すべき点と１Ｈ前の画素のデータを２＃に
分けて順次読み込むことにより処理速度は２イ音になる
が従来よりは高速に処Ｊｙすることかできる。
なっても従来の様にパターンのスイープを多数回繰返す
こともなく、２回のスイープを行うことでラベリングを
実行でき、画ｒ象処理の高速化のネックとなっている部
分を大幅にスピードアンプ出来る。入力の画像データを
メモリから抗み出ｌ〜でラベリングする」場合はもちろ
ん、連ＵＬ的（で入ってくる１面像についてもリアルタ
イムでメモリにラベル付けしてストアすることができる
。丑だ１Ｈのプレイラインを使用しない１易合（づ、メ
モリから処理すべき点と１Ｈ前の画素のデータを２＃に
分けて順次読み込むことにより処理速度は２イ音になる
が従来よりは高速に処Ｊｙすることかできる。
第１区は画像のラベリング装置けを説明するだめの図、
第２図は本発明のラベリング装置の実施例の回路構成図
である。 １・・・１Ｈデイジタルデイレイライン、２〜ら・・・
インバータ、１１．１２・・ カウンタ、１３マルチ
プレクサ、１４ ・メモリ、１５．１６−入力端子、１
γ、１８ ・出力ｌ＃１ｉ子。
第２図は本発明のラベリング装置の実施例の回路構成図
である。 １・・・１Ｈデイジタルデイレイライン、２〜ら・・・
インバータ、１１．１２・・ カウンタ、１３マルチ
プレクサ、１４ ・メモリ、１５．１６−入力端子、１
γ、１８ ・出力ｌ＃１ｉ子。
Claims (1)
- ２値化パターンのラベリング装置に関し、パターン処Ｐ
Ｊｊずべき点のデータと、１Ｈ前の点のパターンデータ
及びラベルデータと、前記処理すべき点の１個前のパタ
ーンデータ及びラベルデータをもとにラベル付は条件を
出力する手段と、前記条ｆノ＋をもとにラベル番号を発
生ずる手段と、前記条件か同一・ぐターン領域に複数個
のラベル割り伺けに乙・っているｊ混合に前記複数個の
ラベル番号を記憶するメモリを具備し、同一パターン領
域を１つのラベル番号に前記メモリの内容に従って再う
ヘリングすることを特徴とするラベリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8441783A JPS59208667A (ja) | 1983-05-13 | 1983-05-13 | ラベリング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8441783A JPS59208667A (ja) | 1983-05-13 | 1983-05-13 | ラベリング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59208667A true JPS59208667A (ja) | 1984-11-27 |
Family
ID=13830007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8441783A Pending JPS59208667A (ja) | 1983-05-13 | 1983-05-13 | ラベリング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208667A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145689A (ja) * | 1984-12-18 | 1986-07-03 | Toshiba Corp | 領域ラベリング回路 |
| JPS61221981A (ja) * | 1985-03-28 | 1986-10-02 | Fujitsu Ltd | 領域のラベル付け方式 |
| JPS61243569A (ja) * | 1985-04-19 | 1986-10-29 | Fujitsu Ltd | デイジタル画像領域へのラベル付け方式 |
| JPS6273382A (ja) * | 1985-09-26 | 1987-04-04 | Sumitomo Electric Ind Ltd | ラベル付け方法 |
| JPS62287385A (ja) * | 1986-06-06 | 1987-12-14 | Sumitomo Special Metals Co Ltd | 小粒子除去方法 |
| JPS62297982A (ja) * | 1986-06-17 | 1987-12-25 | Sumitomo Special Metals Co Ltd | 連結図形検出方法 |
| JPS6334A (ja) * | 1986-06-18 | 1988-01-05 | 池上通信機株式会社 | 高速ラベリング |
-
1983
- 1983-05-13 JP JP8441783A patent/JPS59208667A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145689A (ja) * | 1984-12-18 | 1986-07-03 | Toshiba Corp | 領域ラベリング回路 |
| JPH0221026B2 (ja) * | 1984-12-18 | 1990-05-11 | Tokyo Shibaura Electric Co | |
| JPS61221981A (ja) * | 1985-03-28 | 1986-10-02 | Fujitsu Ltd | 領域のラベル付け方式 |
| JPH0318229B2 (ja) * | 1985-03-28 | 1991-03-12 | Fujitsu Ltd | |
| JPS61243569A (ja) * | 1985-04-19 | 1986-10-29 | Fujitsu Ltd | デイジタル画像領域へのラベル付け方式 |
| JPH0344349B2 (ja) * | 1985-04-19 | 1991-07-05 | Fujitsu Ltd | |
| JPS6273382A (ja) * | 1985-09-26 | 1987-04-04 | Sumitomo Electric Ind Ltd | ラベル付け方法 |
| JPS62287385A (ja) * | 1986-06-06 | 1987-12-14 | Sumitomo Special Metals Co Ltd | 小粒子除去方法 |
| JPS62297982A (ja) * | 1986-06-17 | 1987-12-25 | Sumitomo Special Metals Co Ltd | 連結図形検出方法 |
| JPS6334A (ja) * | 1986-06-18 | 1988-01-05 | 池上通信機株式会社 | 高速ラベリング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59208667A (ja) | ラベリング装置 | |
| JPS6055475A (ja) | 境界線抽出装置 | |
| JPH01258184A (ja) | 逐次ビデオプロセッサシステム | |
| US4805228A (en) | Cellular logic processor | |
| JPS6337481A (ja) | グレイスケ−ル画像処理において変換を行なうための装置及び方法 | |
| JPH01302475A (ja) | 画像データのラベリング方式 | |
| JP2617135B2 (ja) | 連結領域のラベル付け装置 | |
| JPS60129889A (ja) | 画像処理装置 | |
| JP3061830B2 (ja) | 画像処理装置 | |
| JP3260848B2 (ja) | 輝度変換回路 | |
| WO1990001750A1 (en) | Intelligent scan image processor | |
| JPH02126374A (ja) | 繰り返し型ラベリング方式 | |
| JPS61145689A (ja) | 領域ラベリング回路 | |
| JPH01292478A (ja) | 画像データのラベリング方式 | |
| JP2658343B2 (ja) | 連結領域のラベル付け回路 | |
| JPH0571990B2 (ja) | ||
| JPS6125285A (ja) | 文字認識装置 | |
| JPH05119764A (ja) | 回路設計データの描画方法 | |
| JPS6168636A (ja) | デ−タ処理装置 | |
| JPS62108381A (ja) | 濃度ヒストグラム検出装置 | |
| JPH06208614A (ja) | 画像処理装置 | |
| JPS59189468A (ja) | 画像処理装置 | |
| JPH06274617A (ja) | メディアンフィルタ処理方法 | |
| JPS63120379A (ja) | 雑音除去回路 | |
| JPS61289469A (ja) | 画像信号処理装置 |