JPS59208667A - Labelling device - Google Patents
Labelling deviceInfo
- Publication number
- JPS59208667A JPS59208667A JP8441783A JP8441783A JPS59208667A JP S59208667 A JPS59208667 A JP S59208667A JP 8441783 A JP8441783 A JP 8441783A JP 8441783 A JP8441783 A JP 8441783A JP S59208667 A JPS59208667 A JP S59208667A
- Authority
- JP
- Japan
- Prior art keywords
- point
- data
- pattern
- label
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Analysis (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は画像伝号処理等の多数個の同一処理を高速に実
行することのできる画像処理装置に関し、とくに高速の
ラベリング装置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an image processing apparatus capable of executing multiple identical processes such as image transmission processing at high speed, and particularly to a high-speed labeling apparatus.
従来例の構成とその問題点
超L S I (large 5cale integ
ratedCircuit)の技術により小型で、高速
のプロセサやメモリが各種の信号処理に使用されている
。特に高度の処理のために一般にD S P (Dig
itatSignaA Processor)と呼ばれ
ているプロセサか使用される。これ(はA L U (
ArithmeticLogic ’Unit )以外
に専用の乗算器等を有し、データ処理が高速に出来るも
のである0このDSPを使用すれば、音声の認識1合成
、ティジタル伝送のだめの各種帯域圧縮等がリアルタイ
ムで処理できる。The configuration of the conventional example and its problems
Compact, high-speed processors and memories are used for various signal processing using rated circuit technology. Especially for advanced processing, DSP (Dig
A processor called itatSignaA Processor) is used. This (is ALU (
In addition to the Arithmetic Logic 'Unit), it has a dedicated multiplier, etc., and can perform high-speed data processing.Using this DSP, voice recognition and synthesis, various band compressions for digital transmission, etc. can be processed in real time. can.
一方、医用、パターン認識等1画像処用1の」烏合を考
えると、音声信号の処31Hに比べて2桁以上の処理ス
ピードが必要とされる。On the other hand, considering the combination of image processing and image processing such as medical and pattern recognition, a processing speed of two orders of magnitude or more is required compared to audio signal processing 31H.
これを実現する方法として、テバイスの性能を向上する
ことか考えられる。現在のDSPはMO8型LSIで構
成されているので、このDSPをバイポーラ型LSIに
すればスピードを早くすることができる。しか(−なか
ら現在の技術では−桁程度しか早くすることができない
。One possible way to achieve this is to improve the performance of devices. Since current DSPs are composed of MO8 type LSIs, the speed can be increased by using bipolar type LSIs for this DSP. However, with current technology, it is only possible to speed up the speed by about - orders of magnitude.
ところでビテオ信号のデータ量は膨大で、1フイ一ルド
分のデータメモリと1〜で4Mbit程度の容量が必要
と言われている。大容量のメモリとしてはMOS型が向
いているが、曹き込み、読み出しに時間がかかり、リア
ルタイムのデータの入出力U:不可能である。By the way, the amount of data of a video signal is enormous, and it is said that a data memory for one field and a capacity of about 4 Mbit are required. MOS type is suitable as a large-capacity memory, but it takes time to load and read data, and real-time data input/output is impossible.
簡単な画像処理としては、パターンのエツジ検出、複数
個のパターンの領域に番号を振り、領域を区別するラベ
リング、パターンの特徴を抽出する/こめのパターン面
積計算、パターンの周囲長計算2重心計算などがある。Simple image processing includes detecting edges of patterns, assigning numbers to regions of multiple patterns and labeling to distinguish between regions, extracting pattern features/calculating the area of the pattern, calculating the perimeter of the pattern, calculating the double center of gravity. and so on.
これらの処理においである一点の画像を処理するのにそ
の周辺の画像データをも必按とする。このためパターン
メモリからの1抗み出しに長い時間を要することになる
。In these processes, in order to process a certain image, it is necessary to also process image data around that point. For this reason, it takes a long time to extract one pattern from the pattern memory.
従来性われていた2ヘリングの方法について、第1図の
2値化パターンをもとに説明する。四角の部分が1°“
で周囲は0′′とする。X方向にスイープしてゆき、P
で示す最初のパターンに1イ寸
の番号を付ける。同一図形であれば同一番号を振(つる
。単純なパターンであればラベリングは容易であるが、
Qで示すパターンの場合には処理が複4mとなる。Yi
で示すラインのスィーブ時ではパターンが2つと判断
され、2゛、゛′3“′とラベリングされる。そしてY
j ラインのXi点甘せ行ったときに問題が発生する。The conventional two-hering method will be explained based on the binarization pattern shown in FIG. The square part is 1°“
The surrounding area is assumed to be 0''. Sweep in the X direction, P
Add a number of 1 A to the first pattern shown in . If the shapes are the same, assign the same number. Labeling is easy if it is a simple pattern, but
In the case of the pattern shown by Q, the processing is 4 m long. Yi
When sweeping the line shown in , it is determined that there are two patterns, and they are labeled 2゛, ゛'3''.
A problem occurs when the Xi point of the j line is neglected.
即ちパ2“°と3゛にラベル付けされた領域は回じ領域
であっ/こと菖うことになる。そこでもう1度始めに戻
りスィーブを行う。そして3°″にラベリングされてい
る1flj分をすべてパ2゛″に変更する処理か必要と
なる。In other words, the areas labeled 2"° and 3" are turning areas.Therefore, return to the beginning and perform the sweep again.Then, the area labeled 3°" is the turning area. It is necessary to change all of them to ``P2''.
この様に再ラベリングを行い、Yj ラインのXi点
から再び続きのラベリング゛2“″を実行することにな
る。Re-labeling is performed in this manner, and the subsequent labeling "2" is performed again from the Xi point of the Yj line.
この例では、1回の番号倣り直しで良いか一般にはもっ
と複雑なパターンであるから、番号振り直しのスィーブ
時間は数倍〜数10倍となり高速に処理することは困難
となる。In this example, it may be sufficient to renumber once. Since the pattern is generally more complex, the sweep time for renumbering is several times to several tens of times, making it difficult to process at high speed.
発明の目的
本発明は従来の欠点に鑑み、2値化パターンの高速ラベ
リング装置を提供するものである。OBJECTS OF THE INVENTION In view of the drawbacks of the prior art, the present invention provides a high-speed labeling device for binarized patterns.
発明の構成
すなわち、本発明は、2値化パターンの処理すべき点の
テークとこの点の1個前のパターンデータ及0・その点
のラベルデータと処理ずべき点の1H前のパターンデー
タ及びその点のラベルデータをもとに5通りの条件を判
断する信号を出力する手段と、この信号をもとにラベル
番号を発生する手段と、同一パターン領域に複数個のラ
ベル割り(dけがなされている場合にこれらのラベル番
号を記憶するメモリを具備し、1度ラベリングし/こあ
と、複数個のラベル番号を記憶1〜だメモリの内容によ
り、丙ラベリングすることを特徴とするラベリング装置
を辺供するものである。The structure of the invention, that is, the present invention takes a point to be processed in a binarized pattern, the pattern data and 0 before this point, the label data of that point, the pattern data 1H before the point to be processed, and means for outputting a signal for determining five conditions based on the label data at that point; means for generating a label number based on this signal; A labeling device is provided with a memory for storing these label numbers when the labeling device is labeled, and after performing labeling once, stores a plurality of label numbers and performs labeling according to the contents of the memory. It is a sacrifice.
実施例の説明
ある1ilii素のラベルNけにはその点の前の画素と
I H1iiJ (1) ll!lj素テータをデーと
する。第1図でへの画素のラベリングを考える。1つ前
の画素をB。Description of Example The label N of a certain 1ilii element is the pixel before that point and I H1iiJ (1) ll! Let lj elementary data be data. Consider the labeling of pixels in FIG. B for the previous pixel.
1H前の画素をCとする。この3つの1fii素の状態
は次表に示す5通9がある。Let C be the pixel 1H ago. There are five states of these three 1fii elements shown in the following table.
への画素が○“′であればなんの処理もせず次の画素の
処理を行う。Aの画素が1゛′であれば次の4通りの処
理を行う。E、C共にO゛であれば、Aの画素に新しい
番号を句ける。Bが′°1°”の場合は、へのifj素
にBと同じ吊上を(=Jける。Cが“1゛の場合はAの
画素にCと同じ番号を卜]ける。B、C共に1゛′の場
合にはへの画素にBと同じ番号を付け、かつCの番−p
シ刀・(−Jけられている領域がBと同じ領域であるこ
とを示す必要がある。If the pixel to is ○"', no processing is performed and the next pixel is processed. If the pixel of A is 1", the following four processes are performed.If both E and C are O", then the next pixel is processed. For example, give a new number to the pixel of A. If B is '°1°', add the same lift to the ifj element as B (= J. If C is '1', give the pixel of A Give the same number to C. If both B and C are 1'', give the same number to the pixel to B, and set the number of C to p
It is necessary to show that the exaggerated area is the same as B.
第3図に本発明の実施例を示す。1は1Hテイジタルデ
イレイラインで1−1は入カバターンの1Hデイレライ
ンを表わし、1−2は入力パターンにラベリングしたパ
ターンの1Hテイレイラインを示す。2〜6はインバー
タ、7〜1Qはアントゲート、11.12はカウンタ、
13はマルチプレクサ、14はメモリである。16は2
値化パターンの入力端子、16はラベル付けされたパタ
ーンの入力端子、17はラベル番号の出力端子、18は
フラッグ出力端子である。FIG. 3 shows an embodiment of the present invention. 1 represents the 1H digital delay line, 1-1 represents the 1H delay line of the input pattern, and 1-2 represents the 1H delay line of the pattern labeled with the input pattern. 2 to 6 are inverters, 7 to 1Q are ant gates, 11.12 are counters,
13 is a multiplexer, and 14 is a memory. 16 is 2
16 is an input terminal for a labeled pattern, 17 is an output terminal for a label number, and 18 is a flag output terminal.
入カバターンの信号は端子15にX方向のスィーブに従
って連続的に入力される。今スイープの点が丁度入点て
あったとする。この場合1Hデイレイラインの内容はそ
の両端がB、Cの画素のデータとなる。同時に端子16
にはA点のラベル付けされたデータ(この時点ではまだ
O゛)が入力され、B/ 、 C/には画素B、Cのラ
ベル付けされたデータが入っている。への値が0”′の
場合はインバータ6を介して端子18にA=Oというフ
ラッグ信号を出力し画素へについてはなんの処理もぜず
次の画素の処理に移る。への値が1°′の場合には4通
りの処理に分かれる。B、Cが○゛′の」場合は7のア
ンドゲートの出力が1となシ、11のカウンターを1だ
け太きくシ、このr直がこの7のゲート出力でコントロ
ールされるマルチプレクサ13を介して端子17よシ出
力される。そして端子1了に接続されているA点に相当
する座標のメモリに書き込捷れる。この値かA点のラベ
ル番号となる。Bが“1″でCが°O″の、(場合には
8のアンドゲートの出力が1となり、この信号でコント
ロールされたマルチプレクサ13を介してB点のラベル
番号「が出力される。すなわちA点のラベル番号はB点
のラベル番号と同じものか付けられる。Cが1゛′でB
が′0°″の場合にば9のアンドゲートの出力が1とな
り、この信号でコントロールされたマルチプレクサ13
を介して1H前の0点のラベル番号C亦出力される。こ
の場合には、A点のラベル番号として0点のラベル番号
と同じものが付けられる。The input pattern signal is continuously input to the terminal 15 according to the sweep in the X direction. Suppose that the sweep point has just entered the point. In this case, the contents of the 1H delay line have B and C pixel data at both ends. At the same time, terminal 16
The labeled data of point A (still O゛ at this point) is input to B/ and C/, and the labeled data of pixels B and C are input to B/ and C/. When the value of is 0"', a flag signal A=O is output to the terminal 18 via the inverter 6, and the process moves to the next pixel without performing any processing on the pixel. When the value of is 1, If B and C are ○', the output of the AND gate at 7 is 1, the counter at 11 is thickened by 1, and this r direction is The signal is output from terminal 17 via multiplexer 13 controlled by the gate output of gate 7. The data is then written to the memory at the coordinates corresponding to point A connected to terminal 1. This value becomes the label number of point A. In the case where B is "1" and C is °O", the output of the AND gate of 8 becomes 1, and the label number of point B is outputted via the multiplexer 13 controlled by this signal. That is, The label number for point A is the same as the label number for point B.C is 1'' and B
When is '0°'', the output of the AND gate in case 9 becomes 1, and the multiplexer 13 controlled by this signal
The label number C of the 0 point 1H before is also outputted via. In this case, the same label number as point 0 is assigned as the label number of point A.
最後にB、Cが共に′1“′の場合に(#:j: j
Oのアンドゲートの出刃が1となり、まずこの信号でコ
ントロールされたマルチプレクサ13を介してB点のラ
ベル番号B′が出力される。ずなをちBが“′1°′、
Cが○“の場合と同じとなる。さらにアンj・ゲート1
0の出力でカウンター12が1だけ進められる。この出
力はメモリ14のアドレスとなる。すなわちまたけアド
レスが進められ、この番地に、0点のラベル番号とB点
のラベル番号がストアされる。0点のラベル番号がB点
のラベル番乞と同にであることを意味する。この例では
ラベル3の領域が2の領域と同一であることを示してい
る。以下同様にj〜で最後寸でスィーブする。Finally, if both B and C are '1''(#:j: j
The output of the AND gate of O becomes 1, and the label number B' of point B is first outputted via the multiplexer 13 controlled by this signal. Zunawochi B is "'1°",
It is the same as when C is ○.Furthermore, anj gate 1
When the output is 0, the counter 12 is advanced by 1. This output becomes the address of memory 14. That is, the straddle address is advanced, and the label number of point 0 and the label number of point B are stored at this address. This means that the label number of point 0 is the same as the label number of point B. This example shows that the area labeled 3 is the same as the area labeled 2. In the same way, sweep at the last inch with j~.
しかしこの1−止では同一領域でありながら複数個のラ
ベル番号がf」いているパターンも出てくる。However, in this 1-stop, there are patterns in which a plurality of label numbers are "f" even though they are in the same area.
そこでメモリ14の内容に従っ又再度ラベル番号を振り
直す必要がある。まずメモリ14の内容を整」(する。Therefore, it is necessary to allocate label numbers again according to the contents of the memory 14. First, the contents of the memory 14 are cleaned up.
第3図の例に示す様に6.6.y、sのラベルが振られ
ている領域は同一であるので、14−2に示す如く一番
若い番号に統一する。すなわち6,7.8のラベル番号
領域はすべて5の領域に等1〜い書き直す。その後、ラ
ベル番号の入っているメモリの内容をこのメモリ内容1
4−2に従って、1度順次スイープレラベル番号を振り
直す0このときラベル番号がとひとび(・でなるので改
めて順番になる様に振り直してもよい。As shown in the example of Figure 3, 6.6. Since the regions labeled y and s are the same, they are unified to the smallest number as shown in 14-2. That is, the label number areas 6, 7, and 8 are all rewritten to the area 5, such as 1 to 5. After that, the contents of the memory containing the label number are transferred to this memory contents 1.
According to 4-2, the sweep label numbers are reassigned once in sequence.0 At this time, the label numbers are skipped (・), so you may reassign them so that they are in the order again.
発明の効果
本発明のパターンのラベリング装置はパターンが複雑に
なっても従来の様にパターンのスイープを多数回繰返す
こともなく、2回のスイープを行うことでラベリングを
実行でき、画r象処理の高速化のネックとなっている部
分を大幅にスピードアンプ出来る。入力の画像データを
メモリから抗み出l〜でラベリングする」場合はもちろ
ん、連UL的(で入ってくる1面像についてもリアルタ
イムでメモリにラベル付けしてストアすることができる
。丑だ1Hのプレイラインを使用しない1易合(づ、メ
モリから処理すべき点と1H前の画素のデータを2#に
分けて順次読み込むことにより処理速度は2イ音になる
が従来よりは高速に処Jyすることかできる。Effects of the Invention The pattern labeling device of the present invention can perform labeling by performing two sweeps even if the pattern becomes complex, without repeating the pattern sweep many times as in the conventional method. The part that is the bottleneck in speeding up can be greatly speeded up. Not only can input image data be labeled from the memory using a protrusion l~, but also an incoming one-sided image can be labeled and stored in memory in real time. 1st method without using the play line (1) By dividing the point to be processed from memory and the data of the pixel 1H before and reading it sequentially into 2#s, the processing speed will be 2 A, but it will be faster than the conventional method. I can do something like Jy.
第1区は画像のラベリング装置けを説明するだめの図、
第2図は本発明のラベリング装置の実施例の回路構成図
である。
1・・・1Hデイジタルデイレイライン、2〜ら・・・
インバータ、11.12・・ カウンタ、13マルチ
プレクサ、14 ・メモリ、15.16−入力端子、1
γ、18 ・出力l#1i子。The first section is a diagram explaining the image labeling device,
FIG. 2 is a circuit diagram of an embodiment of the labeling apparatus of the present invention. 1...1H digital delay line, 2~ra...
Inverter, 11.12... Counter, 13 Multiplexer, 14 ・Memory, 15.16-Input terminal, 1
γ, 18 ・Output l#1i child.
Claims (1)
Jjずべき点のデータと、1H前の点のパターンデータ
及びラベルデータと、前記処理すべき点の1個前のパタ
ーンデータ及びラベルデータをもとにラベル付は条件を
出力する手段と、前記条fノ+をもとにラベル番号を発
生ずる手段と、前記条件か同一・ぐターン領域に複数個
のラベル割り伺けに乙・っているj混合に前記複数個の
ラベル番号を記憶するメモリを具備し、同一パターン領
域を1つのラベル番号に前記メモリの内容に従って再う
ヘリングすることを特徴とするラベリング装置。Regarding the binary pattern labeling device, the pattern processing P
means for outputting a labeling condition based on the data of the point to be processed, the pattern data and label data of the point 1H before, and the pattern data and label data of the point immediately before the point to be processed; A means for generating a label number based on the above conditions, and storing the plurality of label numbers in a mixture where a plurality of labels are assigned to the same turn area under the above conditions. A labeling device comprising a memory, and re-labeling the same pattern area into one label number according to the contents of the memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8441783A JPS59208667A (en) | 1983-05-13 | 1983-05-13 | Labelling device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8441783A JPS59208667A (en) | 1983-05-13 | 1983-05-13 | Labelling device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59208667A true JPS59208667A (en) | 1984-11-27 |
Family
ID=13830007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8441783A Pending JPS59208667A (en) | 1983-05-13 | 1983-05-13 | Labelling device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59208667A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61145689A (en) * | 1984-12-18 | 1986-07-03 | Toshiba Corp | Area labeling circuit |
JPS61221981A (en) * | 1985-03-28 | 1986-10-02 | Fujitsu Ltd | Label attachment system for area |
JPS61243569A (en) * | 1985-04-19 | 1986-10-29 | Fujitsu Ltd | System for labeling to digital picture area |
JPS6273382A (en) * | 1985-09-26 | 1987-04-04 | Sumitomo Electric Ind Ltd | Labeling method |
JPS62287385A (en) * | 1986-06-06 | 1987-12-14 | Sumitomo Special Metals Co Ltd | Removing method for fine particle |
JPS62297982A (en) * | 1986-06-17 | 1987-12-25 | Sumitomo Special Metals Co Ltd | Detecting method for connected graphic form |
JPS6334A (en) * | 1986-06-18 | 1988-01-05 | 池上通信機株式会社 | High-speed labelling |
-
1983
- 1983-05-13 JP JP8441783A patent/JPS59208667A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61145689A (en) * | 1984-12-18 | 1986-07-03 | Toshiba Corp | Area labeling circuit |
JPH0221026B2 (en) * | 1984-12-18 | 1990-05-11 | Tokyo Shibaura Electric Co | |
JPS61221981A (en) * | 1985-03-28 | 1986-10-02 | Fujitsu Ltd | Label attachment system for area |
JPH0318229B2 (en) * | 1985-03-28 | 1991-03-12 | Fujitsu Ltd | |
JPS61243569A (en) * | 1985-04-19 | 1986-10-29 | Fujitsu Ltd | System for labeling to digital picture area |
JPH0344349B2 (en) * | 1985-04-19 | 1991-07-05 | Fujitsu Ltd | |
JPS6273382A (en) * | 1985-09-26 | 1987-04-04 | Sumitomo Electric Ind Ltd | Labeling method |
JPS62287385A (en) * | 1986-06-06 | 1987-12-14 | Sumitomo Special Metals Co Ltd | Removing method for fine particle |
JPS62297982A (en) * | 1986-06-17 | 1987-12-25 | Sumitomo Special Metals Co Ltd | Detecting method for connected graphic form |
JPS6334A (en) * | 1986-06-18 | 1988-01-05 | 池上通信機株式会社 | High-speed labelling |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59208667A (en) | Labelling device | |
JPH01258184A (en) | Sequential video processor system | |
US4805228A (en) | Cellular logic processor | |
JPH01302475A (en) | Labeling system for image data | |
JP2924528B2 (en) | Labeling processing method and labeling processing apparatus | |
JPS60129889A (en) | Picture processor | |
JP3061830B2 (en) | Image processing device | |
JP3260848B2 (en) | Brightness conversion circuit | |
JPS61161576A (en) | Picture signal processor | |
JPH02126374A (en) | Repeated type labeling system | |
JPS61145689A (en) | Area labeling circuit | |
JPH01292478A (en) | Labeling system for image data | |
JP2658343B2 (en) | Connection region labeling circuit | |
JPH0571990B2 (en) | ||
JPS6125285A (en) | Character recognizing device | |
JPH05119764A (en) | Method for plotting design data of circuit | |
JPS6168636A (en) | Data processor | |
JPS62108381A (en) | Density histogram detecting system | |
JPS6258381A (en) | 8-coupled labeling processing method | |
JPH06208614A (en) | Image processor | |
JPS59189468A (en) | Picture processing device | |
JPS61292761A (en) | Address conversion system | |
JPS63120379A (en) | Noise eliminating circuit | |
JPS61289469A (en) | Picture signal processor | |
JPS62298834A (en) | Fast data processor |