JPS5840337B2 - 半導体集積回路の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は誘電体絶縁分離を施した半導体集積回路の製造
方法に関する。

半導体集積回路において、回路素子間を電気的に絶縁す
るために、通常はＰＮ接合による壁を逆バイアス状態に
保つＰＮ接合絶縁分離法が用いられているが、更に寄生
能動回路の除去、結合容量の低減等を目的に、二酸化シ
リコン膜などの絶縁物による絶縁を計った誘電体絶縁分
離法を用いる場合がある。

従来の誘電体絶縁分離を施した半導体集積回路は、第１
図に示すように、複数の単結晶半導体領域１ 、１’（
別名、島と呼ばれる。

）が、その低面側面を二酸化シリコンなどの誘電体２，
２′でつつまれで、多結晶半導体母体３に支持された構
造をなしている。

そして、この各単結晶半導体領域には、表面から不純物
拡散あるいはイオン注入等の技術で、第１図に例示した
如きＮＰＮ）ランジスタ、あるいは図示しない抵抗、ダ
イオード、その他の回路素子を形成して半導体集積回路
と成している。

しかし、この従来の誘電体絶縁分離による半導体集積回
路は単結晶半導体領域１，１′と多結晶半導体母体３と
の複合材料から成っているため、誘電体絶縁分離加工途
中の熱履歴あるいは後の拡散処理等の回路素子形成課程
の熱処理などにおいてウェハの湾曲変形、結晶欠陥の増
大などを生ずる欠点があった。

すなわち、従来の第１図図示の半導体集積回路は単結晶
半導体ウェハに分離用の溝を加工後その表面に酸化膜等
の誘電体を形成し、更に半導体材料（主にシリコン）を
堆積させ、単結晶半導体ウェハの大部分を研摩除去して
絶縁分離された単結晶半導体領域を得る工法により製造
されるため、誘電体上に堆積した半導体材料は単結晶と
はならずに多結晶状となり、単結晶と多結晶との物理的
な性質の差から熱履歴等において湾曲変形をもたらして
いた。

このため、湾曲変形によって集積回路製造時のホトエツ
チング精度が低下し、あるいは変形防止の為に多結晶中
に若干の酸素を含ませるとか多結晶中に複数の絶縁膜を
増設するなど特殊技術が要求され、集積回路のコストが
高くなる欠点をもっていた。

本発明は、上記した従来の誘電体絶縁分離法による半導
体集積回路の製造方法を改善したものでウェハの湾曲変
形等を防止し、又、絶縁分離工程上の研摩作業を簡易化
できる経済的な半導体集積回路の製造方法を提供するも
のである。

本発明は、単結晶半導体ウェハに分離用の溝を加工した
後、イオン注入によって誘電体領域を単結晶ウェハの内
部に形成し、続いて単結晶半導体を成長させ最後に元の
単結晶ウェハの大部分を除去することによって、単結晶
半導体母体に支えられ、誘電体によって絶縁分離された
複数の単結晶半導体母体を形成したものである。

以下本発明を図面によって詳細に説明する。

第２図は、本発明を実施した半導体集積回路の部分断面
図であり、複数の単結晶半導体領域１１゜１１′が、誘
電体膜１２，１２’に包まれて単結晶半導体母体１３に
支えられている。

この単結晶半導体母体１３は、第２図中点線で区分され
た２つの部分１３ａ 、１３ｂから成っており、誘電体
膜１２，１２’に近い部分１３ａは元来単結晶半導体領
域１１，１１’と同一の素材であったものであり、誘電
体膜１２，１２’から遠い部分１３ｂは、部分１３ａの
表面に成長させた単結晶半導体である。

そして、単結晶領域１１．１１’には適宜回路素子が形
成され、図示しない配線が施されて集積回路が完成する
。

回路素子間は、誘電体膜１２ 、１２’によって絶縁分
離されたこととなる。

第３図ａ−ｄは、第２図に示した半導体集積回路を本発
明により製造する製造工程図を表わす。

まず、第３図ａの如く、単結晶半導体ウェハ２１に、ホ
トエツチングされた二酸化シリコン、ホトレジスト等の
エツチングマスク２２を助けとして溝２３，２３’を形
成する。

この場合ウェハ２１に（１００）面方位の単結晶半導体
を用い、結晶軸の方向によってエツチング速度の異なる
異方性エツチング液を用いたとすれば、溝２３．２３’
の形状は図示の如く正確なりサビ形にできる。

次に、エツチングマスク２２を取除いた後第３図すの如
く、図の下方からイオン注入を行ない、ウェハ２１の下
面から一定距離離れた部分に誘電体膜２４を形成する。

尚、この場合注入するイオンには、酸素、窒素、炭素等
が用いられ、注入された領域には半導体元素の酸化膜、
窒化膜、炭化膜等の誘電体膜２４が構成される。

ここで、ウェハ２１の下表面には薄い単結晶半導体領域
２５がまだ残っていることが特徴である。

続いて、第３図Ｃの如く、ウェハ２１の下表面に、半導
体母体２６を厚く堆積させる。

半導体母体２６は単結晶半導体領域２５の表面に堆積さ
せるため、通常の半導体技術においてエピタキシャル成
長技術と呼ばれる単結晶半導体の成長技術がそのまま利
用でき、単結晶として堆積できる。

従って、その堆積厚さは正確にコントロールでき、又、
その体積抵抗率、不純物成分等も制御可能で且、堆積後
の表面２７も平滑である。

最後に、元の単結晶半導体ウェハ２１を上表面から研摩
あるいはエツチング等によって少しずつ除去し、誘電体
膜２４を表面に露出させると、第３図ｄの如く誘電体膜
２４によって絶縁分離された複数の単結晶半導体領域２
８が単結晶半導体母体２６に支えられた誘電体絶縁分離
ウェハが完成する。

その後通常の技術によって、回路素子が形成される。

以上の工程において、ウェハ２１に予め不純物濃度に段
差をつけておけば、第３図Ｃからｄに移る工程での研摩
作業は、不純物濃度差を利用したエツチングによって精
度良く単結晶半導体領域２８を残すことが可能である。

又、必要によっては、単結晶半導体母体２６の下表面も
更に平滑に研摩エツチングしてもよい。

単結晶半導体母体２６を、単結晶半導体領域２８と逆導
電形になるように微量の特定不純物を添加して形成すれ
ば、結晶堆積あるいは回路素子形成中に領域２５も母体
２６と同導電形に不純物が拡散し、仮りに誘電体膜２４
にピンホールなどの部分的な欠陥が存在しても、単結晶
半導体領域２８と単結晶半導体母体２６間に整流性接合
が形成できるため、複数の単結晶半導体領域間で絶縁不
良となることが防止できる。

これらは、本発明の構成の具体的応用例の一つである。

以上説明した如く、本発明を実施すれば誘電体絶縁分離
による複数の単結晶半導体領域が単結晶半導体母体に支
えられた構成となったため、従来の多結晶半導体母体で
支えるものと異って、単結晶と多結晶との酸化膜成長速
度の差あるいは多結晶の熱による再結晶化による収縮な
どに起因する従来技術でのウェハの変形等は全く生じな
くなる。

また、多結晶半導体は強度的にもろいものであるが、単
結晶母体が実現できることによって強度も向上し、母体
の厚さは従来の多結晶母体を使う場合より薄くすること
が可能となり、結晶成長時間も短縮できる。

更に、多結晶母体の表面は、不規則な凹凸が多数存在し
、単結晶ウエノ＼側の研摩前に、予め多結晶母体表面を
平滑に研摩する必要があったが、本発明を実施すれば母
体は単結晶となる為にその堆積面は平滑であり、研摩工
程を削除なり軽減できる。

これらの結果、本発明の技術によれば、精度の高い経済
的な半導体集積回路の製造が可能となる。

【図面の簡単な説明】

第１図は、従来の誘電体絶縁分離法による半導体集積回
路の部分断面図、第２図は本発明を実施した半導体集積
回路の部分断面図、第３図ａ＝ｄは、第２図回路を本発
明による半導体集積回路の製造方法で製造する工程図を
示す。 １１．１１．１１’、２Ｂ・・・・・・単結晶半導体領
域、１２，１２’、２４・・・・・・誘電体膜、１３゜
２６・・・・・・単結晶半導体母体、２１・・・・・・
単結晶半導体ウェハ ２２・・・・・・マスク、２３・
・・・・・溝。

Claims (1)

1. 【特許請求の範囲】 １ 単結晶半導体ウェハの表面に溝を形成し、該表面側
   からイオン注入することによりウェハ内部に誘電体膜を
   形成し、続いて該表面に単結晶半導体を成長し、その後
   上記誘電体膜の一部が露出するまでウェハの裏面側の部
   分を除去し、誘電体膜により絶縁分離され単結晶半導体
   母体によって支えられた複数個の単結晶半導体領域を形
   成し、この各単結晶半導体領域に回路素子を形成するこ
   とを特徴とする半導体集積回路の製造方法。 子 単結晶半導体母体が誘電体膜により分離された単結
   晶半導体領域とは逆導電形に形成されることを特徴とす
   る特許請求の範囲第１項記載の半導体集積回路の製造方
   法。