JPS5939044A - 絶縁分離集積回路用基板の製造方法 - Google Patents
絶縁分離集積回路用基板の製造方法Info
- Publication number
- JPS5939044A JPS5939044A JP14830682A JP14830682A JPS5939044A JP S5939044 A JPS5939044 A JP S5939044A JP 14830682 A JP14830682 A JP 14830682A JP 14830682 A JP14830682 A JP 14830682A JP S5939044 A JPS5939044 A JP S5939044A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- single crystal
- crystal silicon
- nitride film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76289—Lateral isolation by air gap
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶縁分離による集積回路用基板の製造方法に
係るもので、特に、空気によって絶縁分離領域が形成さ
れる集積回路用基板の製造方法に関するものである。
係るもので、特に、空気によって絶縁分離領域が形成さ
れる集積回路用基板の製造方法に関するものである。
半導体集積回路における素子の分離の方法には種々ある
が、最も一般的に用いられているものはＰＩＪ接合分離
である。しかし、近時、誘電体絶縁分離が、耐圧、容量
、スピード、リークなどの特性の面においてＰＮ接合よ
りも優れているので、その利用が考えられている。しか
し、この誘電体絶縁分離においては、工数が多くなるこ
と、歩留下 が低化すること、などが実用化の上で大きな問題となっ
ている。
が、最も一般的に用いられているものはＰＩＪ接合分離
である。しかし、近時、誘電体絶縁分離が、耐圧、容量
、スピード、リークなどの特性の面においてＰＮ接合よ
りも優れているので、その利用が考えられている。しか
し、この誘電体絶縁分離においては、工数が多くなるこ
と、歩留下 が低化すること、などが実用化の上で大きな問題となっ
ている。
最も多く利用されている誘電体絶縁分離の方法は、単結
晶シリコン基板に異方性のエツチングによって溝番形成
し、その上に酸化膜を形成した後に多結晶シリコンを１
２００℃近い温度で約４００μ−ｍ堆積させるものであ
る。このときの熱によってウェハが反ったり、損傷した
りする問題があり、またその′ために、シリコン基板を
研磨したときに単結晶シリコンの島が設計通りにできず
、削り過ぎとなった・す、完全に分離されなかったりし
７てしまうことが多い。
晶シリコン基板に異方性のエツチングによって溝番形成
し、その上に酸化膜を形成した後に多結晶シリコンを１
２００℃近い温度で約４００μ−ｍ堆積させるものであ
る。このときの熱によってウェハが反ったり、損傷した
りする問題があり、またその′ために、シリコン基板を
研磨したときに単結晶シリコンの島が設計通りにできず
、削り過ぎとなった・す、完全に分離されなかったりし
７てしまうことが多い。
上り己のような誘電体絶縁分離技術における問題を解決
する方法についても種々考えられている。
する方法についても種々考えられている。
その一つに、溝を形成せずに、単結晶シリコンを部分的
に絶縁物に変換して絶縁分離領域を形成する方法がある
。
に絶縁物に変換して絶縁分離領域を形成する方法がある
。
上記の絶縁分離領域の形成方法の改良について、本発明
者はすでに特願昭５７−６７４７４において、陽極化成
を利用して単結晶シリコンの島の側面を囲む誘電体絶縁
分離領域を形成し、底面の絶絞層と接続することによっ
て単結晶シリコンの島を分前する方法を提案している。
者はすでに特願昭５７−６７４７４において、陽極化成
を利用して単結晶シリコンの島の側面を囲む誘電体絶縁
分離領域を形成し、底面の絶絞層と接続することによっ
て単結晶シリコンの島を分前する方法を提案している。
本発明は、この単結晶シリコンを部分的に酸化する絶縁
分１９１１集積回路用基板の製造方法の改良に係るもの
で、絶縁分離領域の誘電率を下けることによって、浮遊
容量の小さな集積回路用基板を得ることを目的とする。
分１９１１集積回路用基板の製造方法の改良に係るもの
で、絶縁分離領域の誘電率を下けることによって、浮遊
容量の小さな集積回路用基板を得ることを目的とする。
本発明による絶縁分離集積回路用基板の製造方法は、単
結晶シリコンの島と他の島との間の領域を酸化するだけ
でなく、フッ化水素に溶かして除去することによって空
気による分離領域を形成することによって上記の目的を
達成するものである。
結晶シリコンの島と他の島との間の領域を酸化するだけ
でなく、フッ化水素に溶かして除去することによって空
気による分離領域を形成することによって上記の目的を
達成するものである。
以下、図面に従って、本発明の実施例につき説明する。
第１図は、本発明の実施例を示す正面断面図である。
単結晶シリコン基板１００表面にシリコン窒化膜（Ｓｉ
３ Ｎ４ ）Ｌｌを２００〜２０００λの厚みで形成す
る（Ａ）。
３ Ｎ４ ）Ｌｌを２００〜２０００λの厚みで形成す
る（Ａ）。
このシリコン窒化膜１１０表面に多結晶シリコン１２を
成長させる（Ｂ）。多結晶シリコン１２の厚みは、単結
晶シリコン基板１０を支持するのに十分々厚みとなるよ
うにするが、通常１２００’Ｃ程度の温度テｓｉｏ＋、
を分゛解して４００〜６００１１ｍの厚みに形成する。
成長させる（Ｂ）。多結晶シリコン１２の厚みは、単結
晶シリコン基板１０を支持するのに十分々厚みとなるよ
うにするが、通常１２００’Ｃ程度の温度テｓｉｏ＋、
を分゛解して４００〜６００１１ｍの厚みに形成する。
また、多結晶シリコン１２の表面は凹凸が形成されるの
で、表面が平坦となるように粗削りを行なって、厚みが
４００μｍ程度となるようにする。
で、表面が平坦となるように粗削りを行なって、厚みが
４００μｍ程度となるようにする。
次に、平坦と々つた多結晶シリコン１２を基準面として
単結晶シリコン１ｏの表面を研磨する（０）。
単結晶シリコン１ｏの表面を研磨する（０）。
単結晶シリコン１０の厚みは素子を形成するのに十分な
厚みとするが、できるだけ薄くしておいた方が後の工程
で有利となる。通常、１ｏＩｉｍ程度となる。
厚みとするが、できるだけ薄くしておいた方が後の工程
で有利となる。通常、１ｏＩｉｍ程度となる。
単結晶シリコン１０が所定の厚みでまで研磨された後に
単結晶シリコン１０の表面にシリコン窒化膜１３を形成
する（Ｄ）。シリコン窒化膜１３は、絶縁分離領域とな
る部分の単結晶シリコンの表面が露出するように窓′７
５フ形成される。したがって、通常はシリコン窒化膜１
３の窓が格子状に形成される仁とになる。
単結晶シリコン１０の表面にシリコン窒化膜１３を形成
する（Ｄ）。シリコン窒化膜１３は、絶縁分離領域とな
る部分の単結晶シリコンの表面が露出するように窓′７
５フ形成される。したがって、通常はシリコン窒化膜１
３の窓が格子状に形成される仁とになる。
なお、ここで、単結晶シリコン１０がＮ型の導電性を有
する場合には、絶縁分離領域となる部分にホウ素などの
Ｐ型の不純物を拡散または注入しておく。すなわち、シ
リコン窒化膜１３の窓から単結晶シリコン１０内に下の
シリコン窒化膜に達するＰ型頭域１４を形成しておくも
のであ鼠。単結晶シリコンがＰ型であれはこの工程は不
要である。
する場合には、絶縁分離領域となる部分にホウ素などの
Ｐ型の不純物を拡散または注入しておく。すなわち、シ
リコン窒化膜１３の窓から単結晶シリコン１０内に下の
シリコン窒化膜に達するＰ型頭域１４を形成しておくも
のであ鼠。単結晶シリコンがＰ型であれはこの工程は不
要である。
単結晶シリコン１０をフッ化水素（ＨＦ ）中で陽極化
成すると、シリコン窒化膜１３の窓とその下のＰ型の領
域１４は多孔質シリコンとなる（Ｅ）。
成すると、シリコン窒化膜１３の窓とその下のＰ型の領
域１４は多孔質シリコンとなる（Ｅ）。
多孔質シリコンは酸化され易い性質があり、酸素雰囲気
中で酸化シリコン１５に変化する（力。
中で酸化シリコン１５に変化する（力。
このようにして形成されたシリコン酸化物１５を再びフ
ッ化水素溶液に浸して溶かす（Ｇ）。単結晶シリコン１
０はシリコン窒化膜によって保護されているので、シリ
コン酸化物のみがフッ化水素によって溶けることになる
。なお、下側のシリコン窒化膜１１ＦＣよって、多結晶
シリコン１２がフッ化水素で侵されることは防止するこ
とができる。
ッ化水素溶液に浸して溶かす（Ｇ）。単結晶シリコン１
０はシリコン窒化膜によって保護されているので、シリ
コン酸化物のみがフッ化水素によって溶けることになる
。なお、下側のシリコン窒化膜１１ＦＣよって、多結晶
シリコン１２がフッ化水素で侵されることは防止するこ
とができる。
最後に、表面のシリコン窒化膜を除去すれば、空気でそ
れぞれの間が分離された単結晶シリコンの島１０が形成
される。また、底面はシリコン窒化膜１１で絶縁分離さ
゛れることになる。
れぞれの間が分離された単結晶シリコンの島１０が形成
される。また、底面はシリコン窒化膜１１で絶縁分離さ
゛れることになる。
なお、基体との絶縁分離をより完全にするために、多結
晶シリコン層の形成方法に変化をっけても良い。例えば
、第２図に示したように、シリコン窒化膜２１とシリコ
ン酸化膜２２の二層とした上に多結晶シリコンを成長さ
せるとか、第３図のようにシリコン窒化膜３１、多結晶
シリコン３２、シリコン酸化膜６６、多結晶シリコン３
４、シリコン酸化膜３５、多結晶シリコン３６と多層に
形成するとかいったものである。このように多層とすれ
ば、底面の容量が直列に接続された形となるので、寄生
容量を大幅に減少させることができる。
晶シリコン層の形成方法に変化をっけても良い。例えば
、第２図に示したように、シリコン窒化膜２１とシリコ
ン酸化膜２２の二層とした上に多結晶シリコンを成長さ
せるとか、第３図のようにシリコン窒化膜３１、多結晶
シリコン３２、シリコン酸化膜６６、多結晶シリコン３
４、シリコン酸化膜３５、多結晶シリコン３６と多層に
形成するとかいったものである。このように多層とすれ
ば、底面の容量が直列に接続された形となるので、寄生
容量を大幅に減少させることができる。
脣た、第４図のようにシリコン窒化膜４１の上に導電性
多結晶シリコン層４２を形成するとシールド効果を得る
こともできる。
多結晶シリコン層４２を形成するとシールド効果を得る
こともできる。
本発明によれば、単結晶シリコンの島に形成される素子
と他の島に形成される素子との分離をはソ完全に行なう
ことができる。各々の島が空気で分離されているので、
素子間の寄生容量を非常に小さくすることができるから
である。シリコンの誘電率１２、二酸化シリコンの誘電
率計４に対して空気の誘電率は１であるから、寄生容量
はＰＮ接合分離の１／１２、誘電体分離の約１／４とい
うことになる。
と他の島に形成される素子との分離をはソ完全に行なう
ことができる。各々の島が空気で分離されているので、
素子間の寄生容量を非常に小さくすることができるから
である。シリコンの誘電率１２、二酸化シリコンの誘電
率計４に対して空気の誘電率は１であるから、寄生容量
はＰＮ接合分離の１／１２、誘電体分離の約１／４とい
うことになる。
しかも、単結晶シリコンの陽極化成、酸化、除去の工程
も研磨した後に行なうので比較的短時間でできるし、ま
た、確実に行なうことができる利点もある。
も研磨した後に行なうので比較的短時間でできるし、ま
た、確実に行なうことができる利点もある。
第１図は本発明の実施例を示す正面断面図、第２図〜第
４図はそれぞれ本発明の他の実施例を示す正面断面図で
ある。 １１．１３・・・・・・−・シリコン窒化膜。 １２・・・・・・・・・多結晶シリコン。 １４・・・・・・・・・Ｐ型領域。 １５・・・・・・・・・シリコン酸化物特許出酊１人 東光株式会社
４図はそれぞれ本発明の他の実施例を示す正面断面図で
ある。 １１．１３・・・・・・−・シリコン窒化膜。 １２・・・・・・・・・多結晶シリコン。 １４・・・・・・・・・Ｐ型領域。 １５・・・・・・・・・シリコン酸化物特許出酊１人 東光株式会社
Claims (1)
- 単結晶シリコン基板の一表面にシリコン窒化膜を形成し
、該シリコン窒化膜上に多結晶シリコン層をｊ［≦成し
、該単結晶シリコン基板を裏面から研磨して所定の厚さ
とし、該研磨された単結晶シリコン基板の表面の一部を
シリコン窒化膜で覆い、該シリコン窒化膜をマスクとし
てフッ化水素中で該単結晶シリコンを陽極化成して該シ
リコン窒化膜に覆われない部分とその下の領域を多孔質
化し、該多孔質化した単結晶シリコンを酸化してシリコ
ン酸化物とし、該シリコン酸化物をフッ化水素で溶かし
て除去することによって、シリコン窒化膜上に分離され
た複数の単結晶シリコンの島を形成することを性徴とす
る絶縁分離集積回路用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14830682A JPS5939044A (ja) | 1982-08-26 | 1982-08-26 | 絶縁分離集積回路用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14830682A JPS5939044A (ja) | 1982-08-26 | 1982-08-26 | 絶縁分離集積回路用基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5939044A true JPS5939044A (ja) | 1984-03-03 |
Family
ID=15449832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14830682A Pending JPS5939044A (ja) | 1982-08-26 | 1982-08-26 | 絶縁分離集積回路用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939044A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63250853A (ja) * | 1987-03-30 | 1988-10-18 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 材料層の平坦化方法 |
| US5421958A (en) * | 1993-06-07 | 1995-06-06 | The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration | Selective formation of porous silicon |
| US6379870B1 (en) * | 2000-07-12 | 2002-04-30 | Honeywell International Inc. | Method for determining side wall oxidation of low-k materials |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5066185A (ja) * | 1973-10-12 | 1975-06-04 | ||
| JPS5419367A (en) * | 1977-07-13 | 1979-02-14 | Matsushita Electric Ind Co Ltd | Production of semiconductor device |
-
1982
- 1982-08-26 JP JP14830682A patent/JPS5939044A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5066185A (ja) * | 1973-10-12 | 1975-06-04 | ||
| JPS5419367A (en) * | 1977-07-13 | 1979-02-14 | Matsushita Electric Ind Co Ltd | Production of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63250853A (ja) * | 1987-03-30 | 1988-10-18 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 材料層の平坦化方法 |
| US5421958A (en) * | 1993-06-07 | 1995-06-06 | The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration | Selective formation of porous silicon |
| US6379870B1 (en) * | 2000-07-12 | 2002-04-30 | Honeywell International Inc. | Method for determining side wall oxidation of low-k materials |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07326664A (ja) | ウエハの誘電体分離溝の充填方法 | |
| US4851366A (en) | Method for providing dielectrically isolated circuit | |
| US4193836A (en) | Method for making semiconductor structure | |
| EP0140749B1 (en) | Method for producing a complementary semiconductor device with a dielectric isolation structure | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JP2750163B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| JPS6244415B2 (ja) | ||
| JPS6244412B2 (ja) | ||
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS5939045A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS59186340A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPH05190658A (ja) | 誘電体分離ウエハの製造方法 | |
| JPS6155253B2 (ja) | ||
| JPS6244411B2 (ja) | ||
| JPS5825245A (ja) | 半導体集積回路およびその製法 | |
| JPS6244413B2 (ja) | ||
| JPH02126650A (ja) | 誘電体分離半導体装置の製造方法 | |
| JPS6221269B2 (ja) | ||
| JPS5928052B2 (ja) | 半導体集積回路用基体の製造方法 | |
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JPS59172247A (ja) | 半導体装置の製法 | |
| JPS59218748A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPH1050823A (ja) | 誘電体分離基板およびその製造方法 | |
| JPS6244417B2 (ja) | ||
| JPS6244414B2 (ja) |