JPS6244413B2 - - Google Patents
Info
- Publication number
- JPS6244413B2 JPS6244413B2 JP12554382A JP12554382A JPS6244413B2 JP S6244413 B2 JPS6244413 B2 JP S6244413B2 JP 12554382 A JP12554382 A JP 12554382A JP 12554382 A JP12554382 A JP 12554382A JP S6244413 B2 JPS6244413 B2 JP S6244413B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- single crystal
- crystal silicon
- substrate
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910021426 porous silicon Inorganic materials 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- 238000007743 anodising Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 11
- 238000002048 anodisation reaction Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は、誘電体絶縁分離による集積回路用基
板の製造方法に係るもので、特に、絶縁分離領域
となる、単結晶シリコンの島を取り囲むシリコン
酸化物の形成方法に関するものである。
板の製造方法に係るもので、特に、絶縁分離領域
となる、単結晶シリコンの島を取り囲むシリコン
酸化物の形成方法に関するものである。
半導体集積回路における素子の分離の方法には
種々あるが、最も一般的に用いられているものは
PN接合分離である。しかし、近時、誘電体分離
が、耐圧、容量、スピード、リークなどの特性の
面においてPN接合分離よりも優れているので、
この誘電体分離の利用が考えられている。しか
し、この誘電体分離においては、工数が多くなる
こと、歩留が低下すること、などが実用化の上で
の大きな問題となつている。
種々あるが、最も一般的に用いられているものは
PN接合分離である。しかし、近時、誘電体分離
が、耐圧、容量、スピード、リークなどの特性の
面においてPN接合分離よりも優れているので、
この誘電体分離の利用が考えられている。しか
し、この誘電体分離においては、工数が多くなる
こと、歩留が低下すること、などが実用化の上で
の大きな問題となつている。
最も多く利用されている誘電体絶縁分離技術で
は、シリコン基板に溝を形成し、酸化膜形成後そ
の上に多結晶シリコンを1200℃近い温度で約400
μｍ堆積させている。このときの熱によつてウエ
ハが反つたり、損傷するといつた問題があり、そ
のために、シリコン基板を研磨したときに単結晶
シリコンの島が設計通りにできず、削り過ぎとな
つたり、溝の底部まで削られずに単結晶シリコン
の島が完全に分離されなかつたりしてしまうこと
が多い。
は、シリコン基板に溝を形成し、酸化膜形成後そ
の上に多結晶シリコンを1200℃近い温度で約400
μｍ堆積させている。このときの熱によつてウエ
ハが反つたり、損傷するといつた問題があり、そ
のために、シリコン基板を研磨したときに単結晶
シリコンの島が設計通りにできず、削り過ぎとな
つたり、溝の底部まで削られずに単結晶シリコン
の島が完全に分離されなかつたりしてしまうこと
が多い。
上記のような誘電体絶縁分離技術における問題
を解決する方法についても考えられている。一つ
は、多結晶シリコンを堆積させてもウエハの反り
が小さくなるようにするものである。もう一つの
方法は、溝を形成することなく誘電体の分離領域
を形成しようとするものである。このような技術
については、特開昭53−70777号公報などに示さ
れているが、いずれも工数を多く要するので、コ
スト、歩留の面で不利となり、また、誘電体形成
のための酸化が十分に行なわれずに、誘電体絶縁
分離の利点を十分に生かせないなどという問題が
ある。
を解決する方法についても考えられている。一つ
は、多結晶シリコンを堆積させてもウエハの反り
が小さくなるようにするものである。もう一つの
方法は、溝を形成することなく誘電体の分離領域
を形成しようとするものである。このような技術
については、特開昭53−70777号公報などに示さ
れているが、いずれも工数を多く要するので、コ
スト、歩留の面で不利となり、また、誘電体形成
のための酸化が十分に行なわれずに、誘電体絶縁
分離の利点を十分に生かせないなどという問題が
ある。
本発明は、上記のような問題を解決して、極め
て少ない工数によつて、信頼性が高く、特性の優
れた誘電体絶縁分離による集積回路用基板の得ら
れる製造方法を提供することを目的とする。
て少ない工数によつて、信頼性が高く、特性の優
れた誘電体絶縁分離による集積回路用基板の得ら
れる製造方法を提供することを目的とする。
また、表面に凸凹がなく、マスクの位置合せも
容易で、しかも損傷がなく、更に、アルミ配線な
どにおいて断線を防止できる集積回路用基板を得
ることを目的とする。
容易で、しかも損傷がなく、更に、アルミ配線な
どにおいて断線を防止できる集積回路用基板を得
ることを目的とする。
本発明による集積回路用基板の製造方法におい
ては、単結晶シリコンの基板を部分的に酸化する
ことによつて分離領域を形成するとともに、この
酸化領域が基板表面に盛り上がらないように予め
エツチングしてから酸化することによつて上記の
目的を達成するものである。
ては、単結晶シリコンの基板を部分的に酸化する
ことによつて分離領域を形成するとともに、この
酸化領域が基板表面に盛り上がらないように予め
エツチングしてから酸化することによつて上記の
目的を達成するものである。
以下、図面に従つて、本発明の実施例につき説
明する。図面Ａ−Ｅは、本発明の実施例の正面断
面図を示す。
明する。図面Ａ−Ｅは、本発明の実施例の正面断
面図を示す。
単結晶シリコン基板１０の一表面にSiO2から
成る酸化膜１１を6000〜8000Åの厚みで形成する
(A)。この酸化膜は、単結晶シリコンと後に形成さ
れる単結晶シリコンを分離するためのもので、
SiO2に限られるものではなくSi3N4などの窒化膜
を用いても良いし、これらを併せて用いて多層と
しても良い。
成る酸化膜１１を6000〜8000Åの厚みで形成する
(A)。この酸化膜は、単結晶シリコンと後に形成さ
れる単結晶シリコンを分離するためのもので、
SiO2に限られるものではなくSi3N4などの窒化膜
を用いても良いし、これらを併せて用いて多層と
しても良い。
SiO2からなる酸化膜１１の表面にシリコンを
気相成長させると、多結晶シリコン１２が形成さ
れる。多結晶シリコン１２はシリコンウエハを支
持するのに十分な厚み、例えば３インチウエハの
場合には約400μｍとなるように形成される(B)。
気相成長させると、多結晶シリコン１２が形成さ
れる。多結晶シリコン１２はシリコンウエハを支
持するのに十分な厚み、例えば３インチウエハの
場合には約400μｍとなるように形成される(B)。
単結晶シリコン基板１０を裏面から研磨して集
積回路素子を形成するのに適した厚みとする。通
常は５〜50μｍの範囲とする。
積回路素子を形成するのに適した厚みとする。通
常は５〜50μｍの範囲とする。
次に、単結晶シリコン基板１０の表面を窒化シ
リコン（Si3N4）膜１３で覆い、分離領域となる部
分のみエツチングによつて窒化シリコン膜を除去
する(C)。
リコン（Si3N4）膜１３で覆い、分離領域となる部
分のみエツチングによつて窒化シリコン膜を除去
する(C)。
上記の窒化シリコン膜１３をマスクとして単結
晶シリコン１０の表面を部分的にエツチングして
表面に凹部を形成する(D)。エツチング液として
は、HF：HNO3：CH3COOH＝１：７：３で混合
した液などを用いると良い。エツチングする深さ
は3000〜5000Å程度で良い。
晶シリコン１０の表面を部分的にエツチングして
表面に凹部を形成する(D)。エツチング液として
は、HF：HNO3：CH3COOH＝１：７：３で混合
した液などを用いると良い。エツチングする深さ
は3000〜5000Å程度で良い。
単結晶シリコン基板１０の表面に窒化シリコン
膜１３が形成され、かつ、露出する部分がエツチ
ングされて凹部が形成された状態において、単結
晶シリコン基板１０をフツ化水素（HF）中で陽
極化成する。この陽極化成によつて、表面が露出
した部分の単結晶シリコン基板１０は多孔質シリ
コンとなる。このようにして多孔質化したシリコ
ンは酸化され易い性質を有しているので、多孔質
化した部分を有する単結晶シリコン基板１０を酸
化すると、多孔質化した部分は酸化が進み、シリ
コン酸化物１４に変化する(E)。
膜１３が形成され、かつ、露出する部分がエツチ
ングされて凹部が形成された状態において、単結
晶シリコン基板１０をフツ化水素（HF）中で陽
極化成する。この陽極化成によつて、表面が露出
した部分の単結晶シリコン基板１０は多孔質シリ
コンとなる。このようにして多孔質化したシリコ
ンは酸化され易い性質を有しているので、多孔質
化した部分を有する単結晶シリコン基板１０を酸
化すると、多孔質化した部分は酸化が進み、シリ
コン酸化物１４に変化する(E)。
シリコン酸化物１４は、多孔質シリコンが形成
された部分にそれとほゞ同じ面積で形成される。
但し、体積は増加するが、予め表面に凹部が形成
されているので、酸化が終つたときには基板表面
とほゞ同じ面まで成長する。この酸化シリコン１
４と最初に形成された酸化膜１１とによつて単結
晶シリコン１０は取り囲まれる構造となる。
された部分にそれとほゞ同じ面積で形成される。
但し、体積は増加するが、予め表面に凹部が形成
されているので、酸化が終つたときには基板表面
とほゞ同じ面まで成長する。この酸化シリコン１
４と最初に形成された酸化膜１１とによつて単結
晶シリコン１０は取り囲まれる構造となる。
なお、前記の陽極化成を行なう場合、単結晶シ
リコン基板がＰ型の導電型であればそのまま陽極
化成を行なうことができる。基板がＮ型である場
合には、陽極化成によつて多孔質化する部分にＰ
型の不純物を拡散または注入しておくと良い。こ
れは、基板の両面からＰ型の不純物が拡散または
注入されるようにすれば、陽極化成を行なう領域
を必要最小限にすることができるとともに、完全
に酸化されるようにもなる。また、単結晶シリコ
ンの多結晶シリコン側の面に窒化膜を形成してお
いて陽極化成すれば、フツ化水素によつて酸化膜
や多結晶シリコンが侵されることを防ぐことがで
きる。
リコン基板がＰ型の導電型であればそのまま陽極
化成を行なうことができる。基板がＮ型である場
合には、陽極化成によつて多孔質化する部分にＰ
型の不純物を拡散または注入しておくと良い。こ
れは、基板の両面からＰ型の不純物が拡散または
注入されるようにすれば、陽極化成を行なう領域
を必要最小限にすることができるとともに、完全
に酸化されるようにもなる。また、単結晶シリコ
ンの多結晶シリコン側の面に窒化膜を形成してお
いて陽極化成すれば、フツ化水素によつて酸化膜
や多結晶シリコンが侵されることを防ぐことがで
きる。
酸化シリコンの絶縁領域によつて単結晶シリコ
ンの島が分離されて形成された後に窒化膜が除去
されて集積回路用基板が得られる。
ンの島が分離されて形成された後に窒化膜が除去
されて集積回路用基板が得られる。
上記のように、本発明による集積回路用基板の
製造方法においては、予め形成しておいた二酸化
シリコンなどの絶縁膜と、多孔質シリコンを酸化
してできるシリコン酸化物によつて単結晶シリコ
ンの島が誘電体層によつて絶縁分離されて形成さ
れる。したがつて、多孔質シリコンの形成は、窒
化シリコン膜の窓部分から二酸化シリコンなどの
絶縁膜に達する範囲のみにおいて形成すれば良
く、従来のように単結晶シリコンの島の下側まで
多孔質化したり酸化したりする必要はない。
製造方法においては、予め形成しておいた二酸化
シリコンなどの絶縁膜と、多孔質シリコンを酸化
してできるシリコン酸化物によつて単結晶シリコ
ンの島が誘電体層によつて絶縁分離されて形成さ
れる。したがつて、多孔質シリコンの形成は、窒
化シリコン膜の窓部分から二酸化シリコンなどの
絶縁膜に達する範囲のみにおいて形成すれば良
く、従来のように単結晶シリコンの島の下側まで
多孔質化したり酸化したりする必要はない。
また、窒化シリコン膜に形成する窓の大きさ
は、多孔質化する領域の面積よりも小さく形成し
ておく、これは、陽極化成において横方向にも多
孔質化が進むためである。
は、多孔質化する領域の面積よりも小さく形成し
ておく、これは、陽極化成において横方向にも多
孔質化が進むためである。
本発明によれば、基板に溝を形成する必要もな
いので、基板の反りや損傷の生じることが少なく
なる。そして、たとえ反りが生じても陽極化成や
酸化の時間を調整することによつて、確実に分離
領域が形成されることになる。
いので、基板の反りや損傷の生じることが少なく
なる。そして、たとえ反りが生じても陽極化成や
酸化の時間を調整することによつて、確実に分離
領域が形成されることになる。
また、陽極化成の前に凹部を形成しておくの
で、陽極化成やその前に行なう拡散などの時間を
短縮できるとともに、酸化後の表面に凹凸を生じ
ないようにできるので、マスクを損傷したり、ア
ルミ配線などの断線を生じたりすることがない。
で、陽極化成やその前に行なう拡散などの時間を
短縮できるとともに、酸化後の表面に凹凸を生じ
ないようにできるので、マスクを損傷したり、ア
ルミ配線などの断線を生じたりすることがない。
更に、本発明によれば、Ｖ字形の溝を形成する
ことがないので結晶面方位の制約がなくなり、ま
た、分離のための酸化シリコンの形成が最後に行
なわれるので、窒化シリコンのマスクパターンの
みによつて単結晶シリコンの島を任意に形成でき
る利点もある。
ことがないので結晶面方位の制約がなくなり、ま
た、分離のための酸化シリコンの形成が最後に行
なわれるので、窒化シリコンのマスクパターンの
みによつて単結晶シリコンの島を任意に形成でき
る利点もある。
第１図Ａ−Ｅは本発明の実施例の正面断面図で
ある。 １０……単結晶シリコン基板、１１……酸化
膜、１２……多結晶シリコン、１３……窒化膜、
１４……シリコン酸化物。
ある。 １０……単結晶シリコン基板、１１……酸化
膜、１２……多結晶シリコン、１３……窒化膜、
１４……シリコン酸化物。
Claims (1)
- 【特許請求の範囲】 １ 単結晶シリコン基板の一表面に絶縁層を形成
し、該絶縁層表面に多結晶シリコン層を形成し、
該単結晶シリコン基板を裏面から研磨して所定の
厚さとし、該研磨された単結晶シリコン基板の表
面の一部をシリコン窒化膜で覆い、該窒化膜をマ
スクとして該単結晶シリコン基板の露出する部分
の表面をエツチングして凹部を形成し、該窒化膜
をマスクとしてフツ化水素中で該単結晶シリコン
を陽極化成して部分的に多孔質化し、該多孔質化
したシリコンを酸化することによつて、シリコン
酸化物及び該絶縁層によつて囲まれて絶縁分離さ
れた複数の単結晶シリコンの島を形成することを
特徴とする集積回路用基板の製造方法。 ２ 該絶縁層として酸化シリコンおよび／または
窒化シリコンを形成することを特徴とする特許請
求の範囲第１項記載の集積回路用基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12554382A JPS5916342A (ja) | 1982-07-19 | 1982-07-19 | 集積回路用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12554382A JPS5916342A (ja) | 1982-07-19 | 1982-07-19 | 集積回路用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5916342A JPS5916342A (ja) | 1984-01-27 |
| JPS6244413B2 true JPS6244413B2 (ja) | 1987-09-21 |
Family
ID=14912792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12554382A Granted JPS5916342A (ja) | 1982-07-19 | 1982-07-19 | 集積回路用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916342A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02112096A (ja) * | 1988-10-21 | 1990-04-24 | Matsushita Electric Works Ltd | Ｉｃ化された感知器 |
| KR100466224B1 (ko) * | 2001-01-09 | 2005-01-13 | 텔레포스 주식회사 | 반도체 칩 실장용 베이스 기판의 제조 방법 |
-
1982
- 1982-07-19 JP JP12554382A patent/JPS5916342A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5916342A (ja) | 1984-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442223A (en) | Semiconductor device with stress relief | |
| US4916086A (en) | Method of manufacturing a semiconductor device having rounded trench corners | |
| US4888300A (en) | Submerged wall isolation of silicon islands | |
| JPS6220696B2 (ja) | ||
| US4193836A (en) | Method for making semiconductor structure | |
| JPS6244413B2 (ja) | ||
| JPS6244415B2 (ja) | ||
| JPH0687480B2 (ja) | 半導体装置の製造方法 | |
| KR100235972B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JPS6244411B2 (ja) | ||
| JP3099446B2 (ja) | 誘電体分離領域を有する半導体基板 | |
| JP3102197B2 (ja) | ウエハの誘電体分離方法 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6244412B2 (ja) | ||
| JPS6244414B2 (ja) | ||
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS6249733B2 (ja) | ||
| JPS5839026A (ja) | 半導体装置及びその製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH07142564A (ja) | 半導体装置の製造方法 | |
| JP3157595B2 (ja) | 誘電体分離基板 | |
| JPS6358852A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JPS5939045A (ja) | 絶縁分離集積回路用基板の製造方法 |