JPS5916195A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPS5916195A
JPS5916195A JP57125338A JP12533882A JPS5916195A JP S5916195 A JPS5916195 A JP S5916195A JP 57125338 A JP57125338 A JP 57125338A JP 12533882 A JP12533882 A JP 12533882A JP S5916195 A JPS5916195 A JP S5916195A
Authority
JP
Japan
Prior art keywords
bit line
signal
potential
mos transistor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57125338A
Other languages
English (en)
Inventor
Isao Ogura
庸 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57125338A priority Critical patent/JPS5916195A/ja
Priority to DE8383106923T priority patent/DE3381528D1/de
Priority to EP83106923A priority patent/EP0100908B1/en
Priority to US06/514,107 priority patent/US4636981A/en
Publication of JPS5916195A publication Critical patent/JPS5916195A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は超高集積大容量記憶装置に適する半導体、記憶
装置に関する。
〔発明の技術的背景及びその問題点〕
ダイナミック型ＲＡＭ　（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ
　Ｍｅｍｏｒｙ　）の大容量化は滞ることを知らず、す
でに６４にビットのメモリーが実用化され量産化されて
いる。６４にピッ）　ＲＡＭでは、電源が５Ｖに下げら
れたためにメモリーセルの保持電荷量が減少し、これを
減さない努力が種々行なわれている。
その１つに、メモリーセルに電源電位を書き込むという
ものがある。即ち６４にピッ）　ＲＡＭ以前のメモリー
セルは、電源電位よシもしきい値電圧分だけ低い電位が
書き込まれていた。６４にビットＲＡＭでこのようカメ
モリ−セルを使用すれば、その保持電荷量の損失は２０
゛チにもなる０ダイナミツク型メモリーセルの特性は保
持電荷量の多少によ〃直接的に支配されていることを考
えると、上記損失は大問題であシ、このためにビット線
の電位をプルアップする方法が考えられた。
第１図はビット線電位をプルアップする回路、第２図は
その動作特性を示すタイムチャートである。第１図中１
はメモリーセル、２はこのセルへの信号の書き込み／読
み出しに用いるビット線、３はセンスアンプ、４はアク
ティブ・ゾルアップ回路（昇圧回路）、Ｑｌ　、Ｃ２は
ＭＯＳトランジスタ、Ｃ１はＭＯＳキャパシタよシなる
コンデンサである。第１図の動作は第２図に示される如
く、ビット線２をプリチャージサイクルでグリチャージ
用トランノスタ（図示せず）を介して電源電位ｖｃｃＫ
チャージアップしである。この時ＭＯ８）ランジスタＱ
１のソースつまりノードＮ１は、トランジスタＱ１を介
してＩＩ　ｖｃｃ−ｖア０．′にチャージアップされて
いる。
ここで■１，１はＭＯＳ　）ランジスタＱ１のしきい値
電圧である。センス動作終了後にビット線２は“１″に
なるものの、その電位は電源電圧■Ｃｃより低下してお
り、例えばｖｃｃを５■とすると、約３〜４Ｖぐらいに
なる。次にキヤ・ンシタＣ！の一方の電極に接続されて
いる信号φ１が高レベルになると、ノードＮ、はブツシ
ュアップされ電源電位■ｃｃよシ高いレベル例なる。こ
うしてトランジスタＱ２を３極管動作させ、ビット線２
をｖＣｃＫまで復帰させるものである。
第１図の回路方式は、現在の６４にダイナミックＲＡＭ
で最も普通に用いられている。しかしビット線はＶｃｃ
レベルに固定されてしまう。近い将来さらに大容量、高
密度のメモリーを開発する場合には、１ビツトのメモリ
ーセルの蓄積キヤ／４’シタ容量は益々少なくなる。そ
れを補って保持電荷量を多くするには、セルの保持電位
を高くする以外に方法がない。そのためにはビット線電
位を電源電位以上に昇圧することが不可欠である。この
ための最も簡単な方法は、第３図に示したブツシュアッ
プ用のキャパシタｃ２を設ける方法である。しかしこの
方法ではビット線２自体の容量がその分大きくな力、メ
モリーセル１からの信号しＲルを低下させ実際的でない
。
〔発明の目的〕
本発明は上記実情に鑑みてなされたもので、ビット線を
有効に昇圧する手段を設けることにより、将来のメモリ
ー犬容量化に対処し得る半導体記憶装置を提供しようと
するものである。
〔発明の概要〕
本発明は上記目的を達成するため、ビット線を電源電圧
レベルに引き上げて後、その引き上げに使われた電圧を
電源電圧より高い電位に昇圧し、この高い電圧をビット
線に転送するようにしたものである。
〔発明の実施例〕
以下図面を参照して本発明の一実施例を説明する。第４
図は同実施例を示すものであるが、これは第１図のもの
と対応させた場合の例であるから、対応個所には同一符
号を付して説明を省略し、特徴とする点の説明を行なう
。本実施例の特徴は、ノードＮ１とビット線２との間に
設けられたトランジスタＱ１のダートに第６図に示され
る如き信号φ２を供給した点である。
メモリーセル１は第５図に示される如く、ワード＃ｉｉ
ｗで駆動される１個のＭＯＳ　トランジスタ。３と１個
のＭＯＳキャノやシタｃ３とで１ビツトのメモリーセル
を構成するダイナミック型メモリーセルを用いる。
第４図の回路動作は第６図のタイムチャートで示される
。即ちメモリーセル１がらビット線２へ読み出された情
報はセンスアンプ３で感知増幅される。この時その情報
が”　１　”の場合、ビット線２は１１１％になるが、
そのパ１”レベルは低下する。ノードＮ１にはトランジ
スタＱ、を介して電源電圧ｖＣｏよシ低い電圧が供給さ
れているが、信号φ１が入力されてノードＮ１がブツシ
ュアップされる。そのレベルは、ノードＮ１の負荷容量
とキャパシタＣ，の容量の比によって決まる。その比を
８０％とし、信号φ！が〇■から５ｖに変化し、ノード
Ｎ、のプリチャージレベルが４Ｖとすると、信号φ１に
よりブツシュアップされたレベルハ ４Ｖ＋５ｖｘ０．８＝８Ｖ になる。これによりトランジスタ。２は充分に３極管動
作し、ビット線を迅かにＶｃＣレベルまで引き上げる。
次に信号φ！はブツシュアップされ、例えば７．５■に
なる。するとトランジスタＱ＋が３極管動作して、ノー
ドＮ、の高電位をビット線２側に伝達する。この時のビ
ット線の到達電位レベルは、ノルドＮ、の容量とビット
線容量の比とノードＮ！の電位とビット線２の電位とで
決められる。例えばノードＮｌの容量を０．２　ｐＦと
し、ビット線容量を０．５ｐＦとすると、ビット線電位
ＶＢは、 ０．２ｐＦＸ　８．ＯＶ＋０．５　ｐＦＸ　５　Ｖ＝４
．Ｉ　Ｘ　１Ｏ−１２ＣしかしてトランジスタＱ３のゲ
ートに接続されるワー′ド線Ｗの電位は、少くともビッ
ト線Ｗの昇圧電位より）ランジスタＱ３のしきい値電圧
以上高くシ、ＭＯＳキャパシタＣ３の特性を、ビット線
２の昇圧電位が書き込めるようにデプレッションモード
とすれば、メモリーセル１の高電位置き込みが可能とな
るものである。
第７図、第８図は本発明の他の実施例である。
即ち第７図に示される如くノードＮ１と電源ｖ８ｇ（接
地）間にＭＯＳ　）ランジスタＱ４が設けられ、このト
ランジスタＱ４のケ゛−トには、第８図に示される如く
ビット線の状態が確定前はトランジスタＱ４がオンして
ノードＮ、を′°０”としかつ状態が確定した時には０
”になる信号φ３が加えられている。またこの時、信号
φ２は０”から１”になる信号になっておシ、ビット線
２の状態が確定して後にφ２をＩＩ　ＯＩＴからＩＩ　
Ｉ　ＩＩにしてビット線の状態をノードＮｌに書き、充
分書かれた後に信号φ１を０″から１″′にする。その
後信号φ、を電源電位ｖｃｃ以上にし、高い電圧をビッ
ト線２に送出するものである。
このようにするとノー１°Ｎ、は毎サイクル毎に■６８
つまυＯＶにセットされるため、電位履歴が残らず、電
源のパンゾダウン（Ｂｕｍｐ　Ｄｏｗｎ　）に対して強
くなり、パンプレート（Ｂｕｍｐ　Ｒａｔｅ　）マージ
ンを改善できる。またトランジスタ。２がセンス動作中
にオフし７ているため、ビット線２が放電される場合に
は早く状態が確定し、高速動作が可能になる。またトラ
ンジスタ。２がオフしているため、無駄なノギヮーを消
費しないで済むものである。
〔発明の効果〕
以上説明した如く本発明によれば次のような利点が具備
される。第１に、ビット線電位を電源電位より高くシ、
そのレベルをメモリーセルに書き込むことができるため
セルの保持電荷量が増大するので、メモリーセルからの
（ｌレベルが増加し、センスマージンが良くなり、特性
のよいメモリーセルが得られる。これにより製品歩留シ
、信頼性が向上する。またセンス感度に対するマージン
の増大はセルサイズの減少を許容し、チｙ！サイズを小
さくすることを可Ｒ１とし、コストダウンに寄与する。
第２に、メモリーセルに蓄えられる電荷量を多くできる
のてα粒子によって引き起こされるソフトエラーに対し
て強くなる。ソフトエラーは、ノやッヶージその他に含
まれるウラン、トリウムの崩壊過程で発生するα粒子が
基板に飛び込み、基板内に多量の電子を生み出し、その
電子がメモリー七ルの空乏層に捕えられることで起こる
一時的な不良である。この不良に対しては、メモリーセ
ル内の電荷量を多くすることが最も効果的であることは
よく知られている。従って本発明によってビット線が昇
圧され、セルの書き込み電位が高いことは有効な対策と
なる。第３に、微細化された高密度メモリーを考えた場
合、従来と同様のセル容量を確保するためには、より薄
い誘電体膜を用いなければならない。しかし本発明はセ
ル容量の減少を、セルの書き込み電位の上昇によって補
なうものである。従って耐圧、歩留シ的に劣悪な極薄膜
を用いなくとも高密度メモリーが実現できるものである
。
【図面の簡単な説明】
第１図は従来の半導体記憶装置を示す回路図、第２図は
同回路の動作を示すタイムチャート１第３図は同回路の
改良例を示す回路図、第４図は本発明の一実施例の回路
図、第５図は同回路の一部詳細図、第６図は同回路の動
作を示すタイムチャート、第７図は本発明の他の実施例
の回路図、第８図は同回路の動作を示すタイムチャート
である。 １・・メモリーセル、２・・・ピット線、３・・・セン
スアング、４・・・昇圧回路、Ｑｔ　　＋　Ｑｔ・・・
ＭＯＳ　）ランジスタ、Ｎ１・・・ノード。 出願人代理人　弁理士　鈴　江　武　彦第１図 】 第２図 ＋１打 第３図 第４図 第５図 第６図 ・１１′

Claims (4)

    【特許請求の範囲】
  1. （１）電荷保持型メモリーセルと、このセルへの信号の
    書き込み／読み出しに用いるビット線と、このビット線
    の信号を感知増幅するセンスアンプと、前記ビット線に
    接続され該ビット線の信号を感知増幅後に該ビット線の
    信号の感知結果に応じて電源電圧より大きな値に昇圧し
    た電圧を前記ビット線に送出する昇圧回路とを具備した
    ことを特徴とする半導体記憶装置。
  2. （２）前記メモリーセルに、１個のＭＯＳキャパシタと
    一１個のＭＯＳ　）ランジスタとで１ビツトのセルを構
    成するダイナミック型メモリーセルを用い、前記ＭＯ８
    ）ランジスタのゲートに接続されるワード線電位を少く
    とも前記ビット線の昇圧電位よシ前記ＭＯ８）ランジス
    タのしきい値電圧以上高くシ、前記ＭＯＳキヤ・やシタ
    の特性を前記ビット線の昇圧電位が書き込めるデグレッ
    ションモードとしたことを特徴とする特許請求の範囲第
    １項に記載の半導体記憶装置。
  3. （３）前記昇圧回路は、前記ビット線と第１の端子との
    間に第１のＭＯＳ　）ランジスタを接続し、前記ビット
    線と電源との間に第２のＭＯＳ　）ランソスタを接続し
    、該第２のＭＯＳトランジスタのケ゛−トと昇圧用ＭＯ
    Ｓキャパシタの一方の電極とを前記第１の端子に接続し
    、前記ＭＯＳキヤ・やシタの他方の電極に第１の信号を
    入力すると共に第１のＭＯＳ　）ランジスタのダートに
    第２の信号を入力してなり、前記センスアンプの感知増
    幅動作終了後に前記第１の信号を論理゛０”から論理°
    ′１＃にし、その後圧２の信号を少くとも電源電位より
    前記第１のＭＯＳトランジスタのしきい値電圧以上高い
    電位にしたものであることを特徴とする特許請求の範囲
    第２項に記載の半導体記憶装置。
  4. （４）前記昇圧回路は、前記第１の信号が論理パ０”か
    ら論理ＩＩ　Ｉ　Ｉ＋になって後前記ビット線が前記第
    ２のＭＯＳ　）ランジスタによ）電源電位またはそれに
    近い電位に昇圧された後に前記第２の信号を少くとも電
    源、電位よυ前記第１のＭＯＳトランジスタのしきい値
    電圧以上高い電位にしたことを特徴とする特許請求の範
    囲第３項に記載の半導体記憶装置。
JP57125338A 1982-07-19 1982-07-19 半導体記憶装置 Pending JPS5916195A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57125338A JPS5916195A (ja) 1982-07-19 1982-07-19 半導体記憶装置
DE8383106923T DE3381528D1 (de) 1982-07-19 1983-07-14 Halbleiterspeicheranordnung mit mehreren ladungsspeichertypzellen.
EP83106923A EP0100908B1 (en) 1982-07-19 1983-07-14 Semiconductor memory device having a plurality of charge-storage type memory cells
US06/514,107 US4636981A (en) 1982-07-19 1983-07-15 Semiconductor memory device having a voltage push-up circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57125338A JPS5916195A (ja) 1982-07-19 1982-07-19 半導体記憶装置

Publications (1)

Publication Number Publication Date
JPS5916195A true JPS5916195A (ja) 1984-01-27

Family

ID=14907638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57125338A Pending JPS5916195A (ja) 1982-07-19 1982-07-19 半導体記憶装置

Country Status (4)

Country Link
US (1) US4636981A (ja)
EP (1) EP0100908B1 (ja)
JP (1) JPS5916195A (ja)
DE (1) DE3381528D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194296A (ja) * 1984-10-16 1986-05-13 Fujitsu Ltd 半導体記憶装置

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3884975T2 (de) * 1987-01-28 1994-02-10 Nippon Electric Co Halbleiterspeicheranordnung mit verbessertem Spalten-Auswahlschema.
JPH01171194A (ja) * 1987-12-25 1989-07-06 Nec Ic Microcomput Syst Ltd 半導体記憶装置
US5185721A (en) * 1988-10-31 1993-02-09 Texas Instruments Incorporated Charge-retaining signal boosting circuit and method
JPH0442493A (ja) * 1990-06-07 1992-02-13 Fujitsu Ltd 半導体記憶装置
JP3373534B2 (ja) * 1991-07-02 2003-02-04 株式会社東芝 半導体記憶装置
US5285407A (en) * 1991-12-31 1994-02-08 Texas Instruments Incorporated Memory circuit for spatial light modulator
US7318856B2 (en) * 1998-11-05 2008-01-15 Sharper Image Corporation Air treatment apparatus having an electrode extending along an axis which is substantially perpendicular to an air flow path
US20020150520A1 (en) * 1998-11-05 2002-10-17 Taylor Charles E. Electro-kinetic air transporter-conditioner devices with enhanced emitter electrode
US20050163669A1 (en) * 1998-11-05 2005-07-28 Sharper Image Corporation Air conditioner devices including safety features
US6176977B1 (en) * 1998-11-05 2001-01-23 Sharper Image Corporation Electro-kinetic air transporter-conditioner
US20050210902A1 (en) 2004-02-18 2005-09-29 Sharper Image Corporation Electro-kinetic air transporter and/or conditioner devices with features for cleaning emitter electrodes
US6544485B1 (en) * 2001-01-29 2003-04-08 Sharper Image Corporation Electro-kinetic device with enhanced anti-microorganism capability
US6350417B1 (en) * 1998-11-05 2002-02-26 Sharper Image Corporation Electrode self-cleaning mechanism for electro-kinetic air transporter-conditioner devices
US20030206837A1 (en) 1998-11-05 2003-11-06 Taylor Charles E. Electro-kinetic air transporter and conditioner device with enhanced maintenance features and enhanced anti-microorganism capability
US20070009406A1 (en) * 1998-11-05 2007-01-11 Sharper Image Corporation Electrostatic air conditioner devices with enhanced collector electrode
US7220295B2 (en) * 2003-05-14 2007-05-22 Sharper Image Corporation Electrode self-cleaning mechanisms with anti-arc guard for electro-kinetic air transporter-conditioner devices
US20070148061A1 (en) * 1998-11-05 2007-06-28 The Sharper Image Corporation Electro-kinetic air transporter and/or air conditioner with devices with features for cleaning emitter electrodes
US7695690B2 (en) 1998-11-05 2010-04-13 Tessera, Inc. Air treatment apparatus having multiple downstream electrodes
US20020122751A1 (en) * 1998-11-05 2002-09-05 Sinaiko Robert J. Electro-kinetic air transporter-conditioner devices with a enhanced collector electrode for collecting more particulate matter
US20050199125A1 (en) * 2004-02-18 2005-09-15 Sharper Image Corporation Air transporter and/or conditioner device with features for cleaning emitter electrodes
US7405672B2 (en) * 2003-04-09 2008-07-29 Sharper Image Corp. Air treatment device having a sensor
US7517503B2 (en) * 2004-03-02 2009-04-14 Sharper Image Acquisition Llc Electro-kinetic air transporter and conditioner devices including pin-ring electrode configurations with driver electrode
US7077890B2 (en) * 2003-09-05 2006-07-18 Sharper Image Corporation Electrostatic precipitators with insulated driver electrodes
US20050051420A1 (en) * 2003-09-05 2005-03-10 Sharper Image Corporation Electro-kinetic air transporter and conditioner devices with insulated driver electrodes
US7906080B1 (en) 2003-09-05 2011-03-15 Sharper Image Acquisition Llc Air treatment apparatus having a liquid holder and a bipolar ionization device
US7724492B2 (en) 2003-09-05 2010-05-25 Tessera, Inc. Emitter electrode having a strip shape
US20050095182A1 (en) * 2003-09-19 2005-05-05 Sharper Image Corporation Electro-kinetic air transporter-conditioner devices with electrically conductive foam emitter electrode
US7767169B2 (en) * 2003-12-11 2010-08-03 Sharper Image Acquisition Llc Electro-kinetic air transporter-conditioner system and method to oxidize volatile organic compounds
US20050279905A1 (en) * 2004-02-18 2005-12-22 Sharper Image Corporation Air movement device with a quick assembly base
US7638104B2 (en) * 2004-03-02 2009-12-29 Sharper Image Acquisition Llc Air conditioner device including pin-ring electrode configurations with driver electrode
US20060018812A1 (en) * 2004-03-02 2006-01-26 Taylor Charles E Air conditioner devices including pin-ring electrode configurations with driver electrode
US20060016336A1 (en) * 2004-07-23 2006-01-26 Sharper Image Corporation Air conditioner device with variable voltage controlled trailing electrodes
US20060018810A1 (en) * 2004-07-23 2006-01-26 Sharper Image Corporation Air conditioner device with 3/2 configuration and individually removable driver electrodes
US20060016333A1 (en) * 2004-07-23 2006-01-26 Sharper Image Corporation Air conditioner device with removable driver electrodes
US7285155B2 (en) * 2004-07-23 2007-10-23 Taylor Charles E Air conditioner device with enhanced ion output production features
US7311762B2 (en) * 2004-07-23 2007-12-25 Sharper Image Corporation Air conditioner device with a removable driver electrode
US20060018804A1 (en) * 2004-07-23 2006-01-26 Sharper Image Corporation Enhanced germicidal lamp
US7833322B2 (en) * 2006-02-28 2010-11-16 Sharper Image Acquisition Llc Air treatment apparatus having a voltage control device responsive to current sensing
JP2011249679A (ja) * 2010-05-28 2011-12-08 Elpida Memory Inc 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5665396A (en) * 1979-10-31 1981-06-03 Mitsubishi Electric Corp Semiconductor memory circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765002A (en) * 1971-04-20 1973-10-09 Siemens Ag Accelerated bit-line discharge of a mosfet memory
JPS5693422A (en) * 1979-12-05 1981-07-29 Fujitsu Ltd Level-up circuit
JPS5730192A (en) * 1980-07-29 1982-02-18 Fujitsu Ltd Sense amplifying circuit
JPS601712B2 (ja) * 1980-12-04 1985-01-17 株式会社東芝 半導体記憶装置
US4503522A (en) * 1981-03-17 1985-03-05 Hitachi, Ltd. Dynamic type semiconductor monolithic memory
JPS58122692A (ja) * 1982-01-14 1983-07-21 Toshiba Corp 能動昇圧回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5665396A (en) * 1979-10-31 1981-06-03 Mitsubishi Electric Corp Semiconductor memory circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194296A (ja) * 1984-10-16 1986-05-13 Fujitsu Ltd 半導体記憶装置
JPH0467718B2 (ja) * 1984-10-16 1992-10-29 Fujitsu Ltd

Also Published As

Publication number Publication date
US4636981A (en) 1987-01-13
EP0100908A2 (en) 1984-02-22
EP0100908A3 (en) 1987-08-19
EP0100908B1 (en) 1990-05-02
DE3381528D1 (de) 1990-06-07

Similar Documents

Publication Publication Date Title
JPS5916195A (ja) 半導体記憶装置
TW470962B (en) Semiconductor memory device
JP3492168B2 (ja) 不揮発性半導体記憶装置
US6552922B2 (en) Chain-type ferroelectric random access memory (FRAM) with rewrite transistors coupled between a sense amplifier and a bit line pair
US6765828B2 (en) Non-volatile semiconductor storage device and method of reading out data
JPH08147983A (ja) 強誘電体メモリ装置
JPS60239993A (ja) ダイナミツク型半導体記憶装置
JP3688232B2 (ja) 強誘電体記憶装置
JPS58122692A (ja) 能動昇圧回路
JP2500871B2 (ja) 半導体不揮発性ｒａｍ
JPH0366757B2 (ja)
KR950014256B1 (ko) 낮은 전원전압을 사용하는 반도체 메모리장치
US4404661A (en) Semiconductor memory circuit
JPS6282597A (ja) 半導体記憶装置
JPH08205526A (ja) 半導体集積回路の内部電圧昇圧回路
JPH01162296A (ja) Ｄｒａｍ
JPS63276791A (ja) 多値メモリの構成方法
JP2596144B2 (ja) 不揮発性半導体記憶装置
JPH0378190A (ja) ダイナミックｒａｍ
JPH0782749B2 (ja) ブ−ステツド信号駆動回路
JPH04195992A (ja) 半導体記憶装置
JPH0210514B2 (ja)
JPH0361277B2 (ja)
JP2003168294A (ja) センスアンプの駆動方法
JPS58182191A (ja) 記憶装置