JPS59139865A - 自励式多出力スイツチング・レギユレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、自励式多出力スイッチング・レギュレータの
定電圧制御方式の特性改良に関するものである。

自励式多出力スイッチング・レギュレータには種々の定
電圧方式があるが、その中でも第１図に示すように１つ
の出力電圧ＶＯのみを一定にするために主スィッチング
・トランジスタ２のＯＮ時間のパルス巾を制御（ＰＷＭ
）を行ない、伯の出ツノは直接制御しないいわゆるクロ
スレギユレーションというのが一般的である。

第１図において、１Ｃは帰還巻線であり、主スイッチン
グｌ−ランジスタのＯＮ−〇ＦＦを行なうと同時に一次
巻線１ａとの結合により正帰還回路を構成し、自励式の
スイッチングを断続的に行なわせている。ＥＯ，は入力
の直流電圧であり、普通は制御されていない。１は主１
−ランスであり、１ａ　、　１１）　、　１ｂ　−ハ（
れぞれ主トランス１）１次ど２つの２次の巻線を表わす
。９，９−は整流平滑回路の全体を示している。この中
で５．６は整流素子、７はヂョークコイル、８はコンデ
ンサーである。３は出力電圧ＶＯの変動に応じて主スィ
ッチのパルス１１を制御する回路であり、４は出力電圧
ＶＯを検出し１次側にフィードバックする際に生ずる１
次、２次の電気的絶縁をはかるための絶縁］・ランスも
しくは光結合素子を含む回路である。この方式は比較的
設計が簡便であるが、スイッチング・レギュレータの保
護機能設泪、安全性設計を加味した場合、１次、２次の
絶縁耐力を余り高くとれず、このことが特に高耐圧の仕
様に適合したスイッチング・レギュレータを実現しよう
どする時には常に問題どなる。また、もう１つの問題と
してＶＯの出力は第２図口に示すようにＰ　Ｗ　Ｍ制御
によりよく定電圧制御が行なわれているが、他の出力電
圧ＶＯ−は第２図イのように、いわゆるクロスレギユレ
ーション誤差と呼ばれる分たり大幅に変動する点があげ
られる。これらの問題を避１−するために第３図に示す
ような磁束制御方式の回路が考えられている。この方式
（よ第１図と同じようにＰ　Ｗ　Ｉｓ、ｌ制御を行なう
の７゛あるが、出力電圧ｖＯではなく、主トランス１の
磁束変化量を一定にするように考えられている。実際に
は、第３図において、制御巻線１ｄに接続された整流回
路１０の出力電圧が一定になるように制御される。ＲＬ
　、ＲＬ　−は負荷抵抗である。

このようにすると明らかなように２つの二次巻線ｌｂ、
１１１　′は電気的には全く等価どなり定電圧制御の程
度は全く同じとなり第２図口、ローのように極端な誤差
が現われなくなることが予想される。しかし、この方式
の定電圧制御の程度は第４図に示すように余り好ましい
ものではない。図中口は第１図の回路ＶＯの１図中イは
第１図のＶＯ−回路の出力直流電流１ｏ、Ｉｏ−と出力
直流電圧Ｖｏ　、　ＶＯ−どの関係をそれぞれ比較のた
め示している。図中口どローは第３図の回路の０゜ＶＯ
−の出ツノ電流■０に対する変化を見たものである。イ
に比較するとかなり小さくなっているか３− １」とローの場合は直流電流１０が小さくイｒるにつれ
てＪ：だ出力電圧ＶＯが急激に大きくなるという欠点が
ある。この傾向は、主スィッチング・１〜ランジスタを
流れる電流波形ども関連があり、低減することはそうた
やすいことではない。

また、制御巻線１ｄは帰還巻線１Ｃと共用することがで
き、第３図から１０と１ｄを除いた回路でもある程度の
定電圧制御が可能である。この定電圧制御の程度は第４
図イに近いものであり余り好ましいものではない。

しかし、第１図と第３図を比較すると明らかなように、
第３図では主１−ランスの１次と２次がばつぎりと絶縁
されているので、この耐圧さえ考慮すれば全体の絶縁耐
力を著しく向−１−させることができるので、１日も早
く上記欠点の改良が明ばれている。

本発明は上記従来技術の欠点を改良し、定電圧精度の著
しく改良された高耐圧の磁束制御方式の自励式多出力ス
イッチング・レギュレータを提供づることを目的として
いる。

−４＝ 上記目的を達成するために、本発明の自励式多用ノコス
イッチング・レギュレータはＦ−ランスの一次巻線に直
列に接続されたスイッチング素子、前記トランスに別に
巻かれた帰還巻線により前記スイッチング素子を周期的
に断続させ前記１〜ランスの複数対の二次巻線に電力を
変換し、整流回路を介して複数の直流電力としてとり出
す自励式多用カスイツチング・レギュレータにおいで、
前記二次巻線の少くとも一つの二次巻線の少くとも一つ
の端子と整流回路との間に、　１，０Δ下以上の直流起
磁力で高周波のインダクタンスが直流電流に対して単調
な減衰特性を有するインダクタンス素子を直列に接続す
るとともに、前記インダクタンス素子の両端に並列に容
量素子を接続したことを主たる特徴としている。また、
前記容量素子と直列ないし並列に抵抗素子を接続したこ
とも特徴としている。

以下、本発明を実施例に基づぎ詳細に説明する第５図は
本発明の１つの実施例を示す回路図である。一対の二次
巻ｍｌｂの一方の端子と整流回路９の間にインダクタン
ス索子１１が直列に接続されるとともに容量素子１２が
インダクタンス索子１１の両端に並列に接続されている
。同じくもう一対の二次巻線１ｂ−の一方の端子と整流
回路９−どの間にインダクタンス素子１１−が直列に接
続されるとともに、容量素子１２′がインダクタンス索
子１１−の両端に並列に接続されている。

本回路は帰還巻線１Ｃど制御巻線１ｄを共用どしたもの
である。これらのインダクタンス索子１１．１１′は第
６図に示すような高周波のインダクタンス１−の直流電
流重畳時１４Ｆを右づ−る。すなわち、直流電流１ｄｃ
が小さい時にはしは非常に大きいが、ｌｄｃが大きくな
るにつれて急激にＬが小ざくなる。一方、極端に直流電
流ｉｄｃが小さい領域では、コアの材ワ１．形状によっ
て第６図ボのように凸状の特性を有するものもあるが、
本発明においてこの差は問題ではない。本発明で用いら
れるインダクタンス素子１１．１１”としては第６図の
Ｊ：うに起磁力１．ＯＡ　Ｔ以上でインダクタンス１−
が単調に減少する特性が重要である。ここでＡＴ（アン
ペア・ターン）というのは直流電流１ｄｃとコアの巻数
Ｎの槓である。Ｎが決まればｌｄｃに比例する量である
。

第６図のホ、への特性を有する２種類のインダクタンス
素子を本発明の第５図ＶＯの回路に適用した。第５図に
おいて容量素子１２．１２′がインダクタンス素子１１
．１１′の両端に接続されている。第６図がこの場合の
出力特性を示す。図中１１口は従来技術の特性、トは第
６図のインダクタンス素子を用いた場合の特性、ハは第
５図ホのインダクタンス素子を用いた場合の特性をぞれ
ぞれ示している。この図から明らかなように、従来技術
１９口に比較してインダクタンス素子１１と容量素子１
２を接続した本発明のト、ハは出ノｊ電流に対する出力
電圧の変動率が著しく改良され′Ｃいる。インダクタン
スＬの大きい小の方がこの電圧変動率を低減する効果が
大きい。定量的に見れば、従来技術にお（プる＋３０％
以上の低電流時の電圧の急激な立上りが本発明の１・、
への場合には→−１５％、＋９％まで抑えることができ
た。

このような効果を実現できたのは、第７図イのような特
性が第６図に示すインダクタンス索子１１だ（プでなく
容量索子１２により一次側のスイッチング電圧波形が第
８図の（ａ　）から（ｂ）のように整形されたためであ
る。丁度、低電流時のＶＯの電圧増加分をインダクタン
ス素子のインダクタンス増加分と容量素子で打消してい
ることになるからで゛ある。容量索子１２．１２”の存
在は主１〜ランスのリーケイジインダクタンスを減少さ
せる効果があり、スイッチング［・ランジスタ２のＯＦ
Ｆ時の電圧のはねかえりを抑えることとして理解される
。

第９図は本発明の第２の実施例を示す回路図である。こ
れは、インダクタンス素子１１が分割され１１．１１ａ
の２個として二次巻線１ｂの両端に直列に接続されると
同時にインダクタンス素子の両端に容量素子１２．１２
８を並列に接続した場合である。同じようにもう１つの
回路のインダクタンス素子１１−も１１−と１１−ａの
２個に分割されている。本実施例の効果は第５図とぽと
んど同じであった。

第１０図の上部の方は本発明の第３の実施例を示す回路
図である。これは第５図の回路にさらに抵抗素子１３が
前記容量素子１２ど直列に接続されるとどもに、これら
が全体としてインダクタンス素子１１に並列に接続され
Ｉζ場合である。この容量素子１３の存在により、１・
−２％のわずかではあるが変動率を改重することができ
た。

第１０図の下部の方は本発明の第４の実施例を示す回路
図である。これは第５図の回路の容量素子１２およびイ
ンダクタンス素子１１ど並列に抵抗素子１５を接続した
場合である。この抵抗素子１５の存在により０．５・〜
１％の変動率の改善を行なうことができた。

前記抵抗素子１３．１５は高周波成分のエネルギーを熱
として吸収し、スイッチング波形を整形する効果がある 第５図、第９図、第１０図は主スイツチング・トランジ
スタを−６のみ用いた場合であるが、第１２図のように
自励式プツシコブル等のトランジスタ２ａ、２ｂの２５
の場合でも本発明の方式は実現できる。すなわち、二次
巻線１ｂ、の両端と両波整流回路の間にインダクタンス
素子１１，１１ａの２個がぞれぞれ接続されるとともに
、２個の容量素子１２．１２８が前記２つのインダクタ
ンス素子１１，１１ａにイれぞれ並列に接続されている
。同じようにもう一対の二次巻線ｌｂ′においでも２個
の容量素子１２−．１２−ａが２個のインダクタンス素
子１１′、１１−ａがイれぞれ並列に接続される。これ
らの場合も第５図と同じような効果を実現できた。また
、二次巻線の中点と整流回路どの間に別にインダクタン
ス素子１１”、１１″ａを接続することも可能である。

さらに第１１図では一次側はプッシュプルの２石方式で
あったが、その他ハーフブリッジ方式、フルブリッジ方
式等の釜石方式でも状況は同じであり本発明の効果を実
現できる。

また、本実施例群おいては２出力のみについて）ホべた
がそれ以上の多出力の自励式スイッチングレギコレータ
においても本発明の効果は明らかである。さらに、本発
明の方式と他の従来技術どの組合わせ、例えばシリーズ
レギュレータやチョッパーもしくは磁気増幅器方式と併
用しても効果は同じである。

以上実施例を用いて詳細に説明したように、本発明の回
路方式を用いれば一次二次間の高耐圧を維持しつつ、よ
り安定な定電圧特性を有する磁束制御方式の自動式多出
力スイッチング・レギュレータを実現できる。

【図面の簡単な説明】

第１図、第３図は従来技術の回路図、第２図。 第４図は従来技術のスイッチング・レギュレータの特性
図、第５図、第９図、第１０図、第１１図は本発明の実
施例のそれぞれの回路図、第６図は本発明に用いられた
インダクタンス素子の特性図、第７図は本発明の効果を
表わすスイッチング・レギュレータの特性図、第８図は
本発明の効果を表わす主［〜ランジスタの波形図である
。 １：主１−ランス　２：主スイツチング・トランジスタ
　９：整流回路　１１：インダクタンス素子１１− １２：容量素子　１３．１５：抵抗素子１Ｃ：帰還巻線
および制御巻線 −１３−−３６０− １２− ３ ■」 ３６１− １ オフ凶 オ　ワ　囚 Ｚ オ　７０　力 オ　１１　　呂 手続ネ…正書 昭和５８年６　月１６　日 事イ！１の 昭和５８年　特許願　第１２２２４１号ｆｉ　ｎｌ’Ｔ
小名称　自励式多出力 スイッチング・レギコレータ する者 件との関係　　特許出願人 所　東京都千代田区丸ノ内二丁目１番２号称　（５０８
）日立金属株式会社 電話　東京０３−２８４−４６４２ 細書の「発明の詳細な説明」の欄。 内容 細書第１０頁第７行の「容量素子」を 抵抗素子」に訂正する。 以上

Claims (1)

1. 【特許請求の範囲】 １、ｉ〜ランスの一次巻線に直列に接続されたスイッチ
   ング素子、前記ｉ・ランスに別Ｆに巻かれた帰還巻線に
   より前記スイッチング素子を周期的に断続させ前記１〜
   ランスの複数対の二次巻線に電力を変換し、整流回路を
   介して複数の直流電力として取り出す自励式多出力スイ
   ッチング・レギュレータにｄ３いて、前記二次巻線の少
   くとも一つの二次巻線の少くとも一つの端子と整流回路
   との間に１．０Ａ丁以上の直流起磁力で高周波のインダ
   クタンスが直流電流に対して単調な減衰特性を有するイ
   ンダクタンス素子を直列に接続するとどもに前記インダ
   クタンス素子の両端に並列に容量端子を接続したことを
   特徴とする自動式多出力スイッチング・レギュレータ。 ２、特許請求の範囲第１項に記載された自励式多出力ス
   イッチング・レギュレータにおいて、前記容量素子と直
   列ないし並列に抵抗素子を接続したことを特徴とする自
   励式多出力スイッチング・レギュレータ。