JPS59136076A - 自励式スイツチング・レギユレ−タ - Google Patents
自励式スイツチング・レギユレ−タInfo
- Publication number
- JPS59136076A JPS59136076A JP1020683A JP1020683A JPS59136076A JP S59136076 A JPS59136076 A JP S59136076A JP 1020683 A JP1020683 A JP 1020683A JP 1020683 A JP1020683 A JP 1020683A JP S59136076 A JPS59136076 A JP S59136076A
- Authority
- JP
- Japan
- Prior art keywords
- self
- inductance
- secondary winding
- switching regulator
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、自励式スイッチング・レギュレータの定電圧
制御方式の特性改良に関するものである。
制御方式の特性改良に関するものである。
自励式スイッチング・レギュレータには種々の定電圧方
式かあるが、その中でも第１図に示すように出力電圧Ｅ
Ｏ２を一定にするために主スィッチング・［−ランジス
タ２のＯＮ時間のパルス１〕を制御するいわゆるＰＷＭ
（Ｐｕｌｓｅ Ｗｉｄｔｌ）ｌＶｉｏｄｕｌａｔ！
Ｏｎ ）制御方式が最も一般的である。第１図において
、１Ｃは帰還巻線であり、主スィッチング［−ランジス
タの０Ｎ−ＯＦＦを行なうと同時に一次巻線１ａとの結
合により正帰還回路を構成し、自励式スイッチングを断
続的に行なわゼる。
式かあるが、その中でも第１図に示すように出力電圧Ｅ
Ｏ２を一定にするために主スィッチング・［−ランジス
タ２のＯＮ時間のパルス１〕を制御するいわゆるＰＷＭ
（Ｐｕｌｓｅ Ｗｉｄｔｌ）ｌＶｉｏｄｕｌａｔ！
Ｏｎ ）制御方式が最も一般的である。第１図において
、１Ｃは帰還巻線であり、主スィッチング［−ランジス
タの０Ｎ−ＯＦＦを行なうと同時に一次巻線１ａとの結
合により正帰還回路を構成し、自励式スイッチングを断
続的に行なわゼる。
［０１は入力の直流電圧であり、普通は制御されていな
い。１は主１〜ランスであり、１ａ、１ｂはそれぞれ主
トランス１の１次、２次の巻線を表わす。９は整流平滑
回路の全体を示し、この中で５゜６は整流素子、７はチ
ョークコイル、８はコンデンーリーである。３は出ツク
電圧ＥＯ２の変動に応じて主スイツチのパルス巾を制御
する回路であり、４は出力電圧ＥＯ２を検出し１次側に
フィードバックする際に生ずる１次、２次の電気的絶縁
をはかるための絶縁トランスもしくは光結合素子を含む
回路である。この方式は比較的低価格でありかつ設計か
簡便であるが、スイッチング・レギュレータの保護（幾
能設訓、安全性設計を加味した場合、１次、２次の絶縁
耐力を余り高くとれず、このことが特に高耐圧の什拝に
適合したスイッチング・レギュレータを実現しようとす
る時には常に問題どなる。これらの問題を避けるために
第２図に示づ−ような磁束制御方式の回路か考えられて
いる。
い。１は主１〜ランスであり、１ａ、１ｂはそれぞれ主
トランス１の１次、２次の巻線を表わす。９は整流平滑
回路の全体を示し、この中で５゜６は整流素子、７はチ
ョークコイル、８はコンデンーリーである。３は出ツク
電圧ＥＯ２の変動に応じて主スイツチのパルス巾を制御
する回路であり、４は出力電圧ＥＯ２を検出し１次側に
フィードバックする際に生ずる１次、２次の電気的絶縁
をはかるための絶縁トランスもしくは光結合素子を含む
回路である。この方式は比較的低価格でありかつ設計か
簡便であるが、スイッチング・レギュレータの保護（幾
能設訓、安全性設計を加味した場合、１次、２次の絶縁
耐力を余り高くとれず、このことが特に高耐圧の什拝に
適合したスイッチング・レギュレータを実現しようとす
る時には常に問題どなる。これらの問題を避けるために
第２図に示づ−ような磁束制御方式の回路か考えられて
いる。
この方式は第１図と同じようにＰ Ｗ Ｍ制御を行なう
のであるが、出力電圧ＥＯ２ではなく、主トランス１の
磁束変化量を一定にするように考えられている。実際に
は、第２図において、制御巻線１ｄに接続された整流回
路１０の出力電圧が一定になるように制御される。Ｒ４
は負荷抵抗である。
のであるが、出力電圧ＥＯ２ではなく、主トランス１の
磁束変化量を一定にするように考えられている。実際に
は、第２図において、制御巻線１ｄに接続された整流回
路１０の出力電圧が一定になるように制御される。Ｒ４
は負荷抵抗である。
第１図と第２図を比較すると明らかなように、第２図で
は主１〜ランスで１次と２次がはっきりと絶縁されてい
るので、この耐圧さえ考慮すれは全体の絶縁耐力を著し
く向上させることができる。また、制御巻線１ｄは帰還
巻線１Ｃと共用することかでき、第３図のような回路に
おいても自励式スイッチング・レギュレータの定電圧制
御が可能である。しかし、これら第２図、第３図の定電
圧制御の程度は第４図イに示すように余り好ましいもの
ではない。図中二は第１図の回路の２図中イは第２図の
回路の出力直流電流ＩＯと出力直流電圧ＶＯの関係をそ
れぞれ示している。前者二の場合は、直流電流ＩＯが零
に近い領域でわずかに定電圧ＥＯよりも上昇するだけで
あるが、後者イの場合は、直流電流ＩＯが小さくなるに
つれて出力電圧ＶＯが急激に人さくなるという欠点があ
る。この傾向は、主スィッチング・［・ランジスタを流
れる電流波形ども関連があり、低減することはそうたｉ
’）すいことではない。
は主１〜ランスで１次と２次がはっきりと絶縁されてい
るので、この耐圧さえ考慮すれは全体の絶縁耐力を著し
く向上させることができる。また、制御巻線１ｄは帰還
巻線１Ｃと共用することかでき、第３図のような回路に
おいても自励式スイッチング・レギュレータの定電圧制
御が可能である。しかし、これら第２図、第３図の定電
圧制御の程度は第４図イに示すように余り好ましいもの
ではない。図中二は第１図の回路の２図中イは第２図の
回路の出力直流電流ＩＯと出力直流電圧ＶＯの関係をそ
れぞれ示している。前者二の場合は、直流電流ＩＯが零
に近い領域でわずかに定電圧ＥＯよりも上昇するだけで
あるが、後者イの場合は、直流電流ＩＯが小さくなるに
つれて出力電圧ＶＯが急激に人さくなるという欠点があ
る。この傾向は、主スィッチング・［・ランジスタを流
れる電流波形ども関連があり、低減することはそうたｉ
’）すいことではない。
本発明は上記従来技術の欠点を改良し、定電圧精度の著
しく改良された高耐圧の磁束制御方式の自励式スイッチ
ング・レギュレータを提供することを目的としている。
しく改良された高耐圧の磁束制御方式の自励式スイッチ
ング・レギュレータを提供することを目的としている。
上記目的を達成するために、本発明の自励式スイッチン
グ・レギュレータは［・ランスの一次巻線に直列に接続
されたスイッチング素子、前記トランスに別に巻かれた
帰還巻線により前記スイッチング素子を周期的に断続さ
け前記１−ランスの二次巻線に電力を変換し、整流回路
を介して直流電力としてとり出す自励式スイッチング・
レギュレータにおいて、前記二次巻線の少くとも一方の
端子と整流回路どの間に、１．０Ａ Ｔ以上め起磁力で
高周波のインダクタンスが直流電流に対して単調な減衰
特性を有するインダクタンス素子を直列に接続するとと
もに、前記インダクタンス素子と前記整流回路どの接続
点と、前記二次罫線の他の一方の端子との間に容量素子
を接続したことを主たる特徴としている。また、前記イ
ンダクタンス素子と前記二次巻線との接続点と、前記二
次巻線の他の一方の端子との間に容量素子を接続したこ
とも特徴どしている。さらに、前記容量素子と直列ない
し並列に抵抗素子を接続したことも特徴どしている。
グ・レギュレータは［・ランスの一次巻線に直列に接続
されたスイッチング素子、前記トランスに別に巻かれた
帰還巻線により前記スイッチング素子を周期的に断続さ
け前記１−ランスの二次巻線に電力を変換し、整流回路
を介して直流電力としてとり出す自励式スイッチング・
レギュレータにおいて、前記二次巻線の少くとも一方の
端子と整流回路どの間に、１．０Ａ Ｔ以上め起磁力で
高周波のインダクタンスが直流電流に対して単調な減衰
特性を有するインダクタンス素子を直列に接続するとと
もに、前記インダクタンス素子と前記整流回路どの接続
点と、前記二次罫線の他の一方の端子との間に容量素子
を接続したことを主たる特徴としている。また、前記イ
ンダクタンス素子と前記二次巻線との接続点と、前記二
次巻線の他の一方の端子との間に容量素子を接続したこ
とも特徴どしている。さらに、前記容量素子と直列ない
し並列に抵抗素子を接続したことも特徴どしている。
以下、本発明を実施例に基づき詳細に説明する。
第５図は本発明の１つの実施例を示す回路図である。二
次巻線１ｂの一方の端子と整流素子５の間にインダクタ
ンス素子１１が直列に接続されるとともに容量素子１２
がインダクタンス索子１１ど整流索子５の接続点と二次
巻線の他の一方の端子との間に接続されている。本回路
は、帰還巻線１Ｃと制御巻線１ｄを共用したものである
。このインダクタンス素子１１は第６図に示すような高
周波インダクタンスＬの直流電流重畳特性を有する。ザ
なわら、直流電流Ｊｄｃが小さい時にはしは非常に大き
いが、Ｉｃ１ｃが大きくなるにつれて急激にＬか小さく
なる。一方、極端に直流電流１［ＩＣが小さい領域では
、コアの材料、形状によって第６図小のように凸状の特
性を有するものもあるが、本発明にＪ５いてこの差は問
題ではない。本発明で用いられるインダクタンス素子１
１としては第６図のように起磁力１．０Ａ Ｔ以上でイ
ンダクタンス「か単調に減少する特性が重要である。こ
こでＡＴ（アンペア・ターン）というのは直流電流１ｄ
ｃとコアの巻数Ｎの積である。Ｎが決まれはｌｄｃに比
例する量である。
次巻線１ｂの一方の端子と整流素子５の間にインダクタ
ンス素子１１が直列に接続されるとともに容量素子１２
がインダクタンス索子１１ど整流索子５の接続点と二次
巻線の他の一方の端子との間に接続されている。本回路
は、帰還巻線１Ｃと制御巻線１ｄを共用したものである
。このインダクタンス素子１１は第６図に示すような高
周波インダクタンスＬの直流電流重畳特性を有する。ザ
なわら、直流電流Ｊｄｃが小さい時にはしは非常に大き
いが、Ｉｃ１ｃが大きくなるにつれて急激にＬか小さく
なる。一方、極端に直流電流１［ＩＣが小さい領域では
、コアの材料、形状によって第６図小のように凸状の特
性を有するものもあるが、本発明にＪ５いてこの差は問
題ではない。本発明で用いられるインダクタンス素子１
１としては第６図のように起磁力１．０Ａ Ｔ以上でイ
ンダクタンス「か単調に減少する特性が重要である。こ
こでＡＴ（アンペア・ターン）というのは直流電流１ｄ
ｃとコアの巻数Ｎの積である。Ｎが決まれはｌｄｃに比
例する量である。
第６図のホ、への特性を有するインダクタンス索子１１
を本発明の第５図の回路（こ適用した。第５図において
容量素子１２がインダクタンス素子１１と整流素子５の
接続点と二次巻線１ｂの他の一方との間に接続されてい
る。第７図がこの場合の出ツノ特性を示す。図中イは従
来技術の特性４口は第６図へのインダクタンス素子を用
いた場合の特性、ハは第Ｇ図ホのインダクタンス素子を
用いた場合の特性をイれぞれ示している。この図から明
らかなように、従来技術イに比較してインダクタンス素
子１１と容量素子１２を接続した本発明のハ１口は出力
電流に対する出力電圧の変動率か著しく改良されている
。インダクタンスＬの人さいホの方かこの電圧変動率を
低減する効果が大さい。定量的に見れば、＋３０％以上
の低電流時の電圧の急激な立上りが本発明の口、ハの場
合には＋１５％、＋９％まで抑えることがでさた。
を本発明の第５図の回路（こ適用した。第５図において
容量素子１２がインダクタンス素子１１と整流素子５の
接続点と二次巻線１ｂの他の一方との間に接続されてい
る。第７図がこの場合の出ツノ特性を示す。図中イは従
来技術の特性４口は第６図へのインダクタンス素子を用
いた場合の特性、ハは第Ｇ図ホのインダクタンス素子を
用いた場合の特性をイれぞれ示している。この図から明
らかなように、従来技術イに比較してインダクタンス素
子１１と容量素子１２を接続した本発明のハ１口は出力
電流に対する出力電圧の変動率か著しく改良されている
。インダクタンスＬの人さいホの方かこの電圧変動率を
低減する効果が大さい。定量的に見れば、＋３０％以上
の低電流時の電圧の急激な立上りが本発明の口、ハの場
合には＋１５％、＋９％まで抑えることがでさた。
このような効果を実現できたのは、第７図イのような特
性が第６図に示すインダクタンス素子１１で補正された
だけでなく容量素子１２により高周波がかなりの程度除
去されたためである。丁度、低電流時のＶＯの電圧増加
分を高周波インダクタンス素子のインダクタンス増加分
と容量素子で打）肖していることになるからである。
性が第６図に示すインダクタンス素子１１で補正された
だけでなく容量素子１２により高周波がかなりの程度除
去されたためである。丁度、低電流時のＶＯの電圧増加
分を高周波インダクタンス素子のインダクタンス増加分
と容量素子で打）肖していることになるからである。
第８図は本発明の第２の実施例を示す回路図である。こ
れは、インダクタンス素子１１を分割し１１．１１−の
２個として二次巻線１ｂの両端に直列に接続されると同
時にインダクタンス素子と整流回路との２つの接続点の
間に容量索子１２を接続した場合である。本実施例の効
果は第５図とほとんど同じであった。
れは、インダクタンス素子１１を分割し１１．１１−の
２個として二次巻線１ｂの両端に直列に接続されると同
時にインダクタンス素子と整流回路との２つの接続点の
間に容量索子１２を接続した場合である。本実施例の効
果は第５図とほとんど同じであった。
第９図は本発明の第３の実施例を示す回路図である。こ
れは第４図の回路にさらに容量素子１３か前記インダク
タンス索子１１ど前記二次巻線１ｂどの接続点と前記二
次巻線の伯の一方の端子との間（こ接続されている場合
である。この容量素子１３の存在により。１〜２％のわ
ずかではあるが変動率を改Ｈすることができた。
れは第４図の回路にさらに容量素子１３か前記インダク
タンス索子１１ど前記二次巻線１ｂどの接続点と前記二
次巻線の伯の一方の端子との間（こ接続されている場合
である。この容量素子１３の存在により。１〜２％のわ
ずかではあるが変動率を改Ｈすることができた。
第１０図は本発明の第４の実施例を示す回路図である。
これは第９図の回路の容量索子１２，１３にぞれぞれ直
列抵抗素子１４ど並列抵抗索子１５を接続した場合であ
る。これらの抵抗索子１４゜１５の存在により０．５・
〜１％の変動率の改善を行なうことかできた。
列抵抗素子１４ど並列抵抗索子１５を接続した場合であ
る。これらの抵抗索子１４゜１５の存在により０．５・
〜１％の変動率の改善を行なうことかできた。
第５図、第８図、第９図、第１０図は主スイツチング・
［・ランジスタを−６のみ用いた場合であるが、第１１
図のように自励式のプッシュプル等のようｔこ１−ラン
ジスタ２ａ、２１）の２石の場合でも本発明の方式は実
現できる。すなわち、二次巻線ｌｂ、１ｂ−と両波整流
回路の間にインダクタンス素子１１．１１−の２個が−
されそれ接続される。この場合も第５図と同じような効
果を実現できた。また、二次巻線の中点と整流回路との
間にインダクタンス素子１１″を接続することも可能で
ある。第８図では一次側はプッシュプルの２石方式であ
ったが、その他ハーフブリッジ方式、フルブリッジ方式
等の釜石方式でも状）５２は同じてあり本発明の効果を
実現できる。
［・ランジスタを−６のみ用いた場合であるが、第１１
図のように自励式のプッシュプル等のようｔこ１−ラン
ジスタ２ａ、２１）の２石の場合でも本発明の方式は実
現できる。すなわち、二次巻線ｌｂ、１ｂ−と両波整流
回路の間にインダクタンス素子１１．１１−の２個が−
されそれ接続される。この場合も第５図と同じような効
果を実現できた。また、二次巻線の中点と整流回路との
間にインダクタンス素子１１″を接続することも可能で
ある。第８図では一次側はプッシュプルの２石方式であ
ったが、その他ハーフブリッジ方式、フルブリッジ方式
等の釜石方式でも状）５２は同じてあり本発明の効果を
実現できる。
以上実施例を用いて詳細に派明したにうに、本発明の回
路方式を用いれば一次二次間の高耐圧を維持しつつ、よ
り安定な定電圧特性を右する磁束制御方式の自励式スイ
ッチング・レギュレータを実現できる。
路方式を用いれば一次二次間の高耐圧を維持しつつ、よ
り安定な定電圧特性を右する磁束制御方式の自励式スイ
ッチング・レギュレータを実現できる。
第１図、第２図、第３図は従来技術の回路図、第４図は
従来技術のスイッチング・レギュレータの特性図、第５
図、第８図、第９図、第１０図。 第１１図は本発明の実施例のそれぞれの回路図、第６図
は本発明に用いられたインダクタンス素子の特性図、第
７図は本発明の効果を表わすスイツ１ンク・レキコレー
タの特性図である。 １：主１〜ランス ２；主スィッチング・トランジスタ
９：整（ｈ回路 １１：インダクタンス素子１Ｃ：帰
）Ｗおよび制御巻線 午 Ｉ 図 牟 ２ 図 ヰ ′３ 口 工Ｏ 手 、ｆ 図 羊 ｂ 図 ０ 牛 Ｂ 図 羊９図 羊 ／θ 臼 キ １１ 図 特許庁審査宮殿 事件の表示 昭和５８年 特許願 第１０２０６号 発明の名称 自励式スイッチング・レギュレータ補正を
する者 事件との関係 特許出願人 住所 東京都千代田区丸ノ内二丁目１ Ｍ ２ ｇ名称
（５０８）日立金属株式会社 明１１［１ｉ１の「特許請求の範囲」および「発明の詳
細な説明」の欄。 補正の内容 別紙の通り 補正の内容 １゜明細−封の「待Ｗ丁請求の範囲」の記載を次の通り
訂正する。 ［上２１〜ランスの一次巻線に直列に接ｖ、、されたス
イッヂング索了、前記トランスに別に巻かれた帰還巻線
（こより前記スイッチング素子を周期的に断続さ已前記
１−ランスの二次巻線に電ツクを変換し、整７１：回路
を介して直流電力として取り出す自励式スイッヂンク・
レギュレータにおいて、前記二次巻線の少なくとも一方
の端子と整流回路どの間に１．０Ａ−Ｉ’以にの起磁力
で高周波のインダクタンスが心）Ａコミ）、１コに灼し
て単調な減衰特性を有するインダクタンス素子を直列に
接続づるとどちに前記インダクタンス素子と前記整流回
路との接続点と、前記二次巻線の１白の一方の端子どの
間に容量素子を接続したことを特徴とり゛る自励式スイ
ッチング・レギュレータ。 ２、狛訂、ｉｌ′ｉ求の範囲第１項に記載されたイノチ
ンク・レギュレータにおいて、前記インダクタンス素子
と前記二次巻線との接続点と、前記二次巻線の他の一ノ
）の端子との間に容量素子を接続したことを特徴とする
自励式スイツヂング・レギュレータ。 ３、稍Ｒ′Ｙ晶求の範囲第１項ないし第２項（こ記載さ
れたスイッチング・レギュレータにおいて、前配容岱素
子と直列ないし並列に抵抗索子を接続したことを特徴ど
する自励式スイッチング・レギュレータ。」 ２、明細書の「発明の詳細な説明上の欄の記載を下記の
通り訂正づる。 記 〈１）明細書第４頁第５行の「Ｒ１」を「Ｒ１」に訂正
する。 （２）聞出第９頁第３行の「第・１図」を「第５図」に
訂正する。 以上
従来技術のスイッチング・レギュレータの特性図、第５
図、第８図、第９図、第１０図。 第１１図は本発明の実施例のそれぞれの回路図、第６図
は本発明に用いられたインダクタンス素子の特性図、第
７図は本発明の効果を表わすスイツ１ンク・レキコレー
タの特性図である。 １：主１〜ランス ２；主スィッチング・トランジスタ
９：整（ｈ回路 １１：インダクタンス素子１Ｃ：帰
）Ｗおよび制御巻線 午 Ｉ 図 牟 ２ 図 ヰ ′３ 口 工Ｏ 手 、ｆ 図 羊 ｂ 図 ０ 牛 Ｂ 図 羊９図 羊 ／θ 臼 キ １１ 図 特許庁審査宮殿 事件の表示 昭和５８年 特許願 第１０２０６号 発明の名称 自励式スイッチング・レギュレータ補正を
する者 事件との関係 特許出願人 住所 東京都千代田区丸ノ内二丁目１ Ｍ ２ ｇ名称
（５０８）日立金属株式会社 明１１［１ｉ１の「特許請求の範囲」および「発明の詳
細な説明」の欄。 補正の内容 別紙の通り 補正の内容 １゜明細−封の「待Ｗ丁請求の範囲」の記載を次の通り
訂正する。 ［上２１〜ランスの一次巻線に直列に接ｖ、、されたス
イッヂング索了、前記トランスに別に巻かれた帰還巻線
（こより前記スイッチング素子を周期的に断続さ已前記
１−ランスの二次巻線に電ツクを変換し、整７１：回路
を介して直流電力として取り出す自励式スイッヂンク・
レギュレータにおいて、前記二次巻線の少なくとも一方
の端子と整流回路どの間に１．０Ａ−Ｉ’以にの起磁力
で高周波のインダクタンスが心）Ａコミ）、１コに灼し
て単調な減衰特性を有するインダクタンス素子を直列に
接続づるとどちに前記インダクタンス素子と前記整流回
路との接続点と、前記二次巻線の１白の一方の端子どの
間に容量素子を接続したことを特徴とり゛る自励式スイ
ッチング・レギュレータ。 ２、狛訂、ｉｌ′ｉ求の範囲第１項に記載されたイノチ
ンク・レギュレータにおいて、前記インダクタンス素子
と前記二次巻線との接続点と、前記二次巻線の他の一ノ
）の端子との間に容量素子を接続したことを特徴とする
自励式スイツヂング・レギュレータ。 ３、稍Ｒ′Ｙ晶求の範囲第１項ないし第２項（こ記載さ
れたスイッチング・レギュレータにおいて、前配容岱素
子と直列ないし並列に抵抗索子を接続したことを特徴ど
する自励式スイッチング・レギュレータ。」 ２、明細書の「発明の詳細な説明上の欄の記載を下記の
通り訂正づる。 記 〈１）明細書第４頁第５行の「Ｒ１」を「Ｒ１」に訂正
する。 （２）聞出第９頁第３行の「第・１図」を「第５図」に
訂正する。 以上
Claims (1)
- 【特許請求の範囲】 １〜ランスの一次巻線に直列に接続されたスイッチング
素子、前記１〜ランスに別に巻かれた帰還巻線により前
記スイッチング素子を周期的に断続させ前記［・ランス
の二次巻線に電力を変換し、整流回路を介して直流電力
として取り出す自励式スイッチング・レギュレータにお
いて、前記二次巻線の少くども一方の端子と整流回路と
の間に １．０Ａ丁以上の磁力で高周波のインダクタン
スが直流゛電流に対して単調な減衰特性を有するインダ
クタンス素子を直列に接続するとともに前記インダクタ
ンス素子と前記整流回路との接続点と、前記二次巻線の
他の一方の端子との間に容量素子を接続したことを持１
毀どする自励式スイッチング・レギュレータ。 ２、特許請求の範囲第１項に記載されたスイッチング・
レギュレータにＪ５いて、前記インダクタンス素子と前
記二次巻線との接続点と、前記二次巻線の他の一方の端
子との間に容量素子を接続したことを特徴とする自励式
スイッチング・レギュレータ。 ３、特許請求の範囲第１項ないし第２項に記載されたス
イッチング・レギュレータにおいて、前ム己容量素子と
直列ないし並列に抵抗素子を接続したことを特徴とする
自励式スイッチング・レギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1020683A JPS59136076A (ja) | 1983-01-25 | 1983-01-25 | 自励式スイツチング・レギユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1020683A JPS59136076A (ja) | 1983-01-25 | 1983-01-25 | 自励式スイツチング・レギユレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59136076A true JPS59136076A (ja) | 1984-08-04 |
Family
ID=11743792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1020683A Pending JPS59136076A (ja) | 1983-01-25 | 1983-01-25 | 自励式スイツチング・レギユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59136076A (ja) |
-
1983
- 1983-01-25 JP JP1020683A patent/JPS59136076A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356465B2 (en) | Switching power supply apparatus with active clamp circuit | |
| JP3201383B2 (ja) | 共振型電源用トランス | |
| JPS59136076A (ja) | 自励式スイツチング・レギユレ−タ | |
| EP0012206B1 (en) | Regulated power supply circuits | |
| JPS6259550B2 (ja) | ||
| JPS59136074A (ja) | スイツチング・レギユレ−タ | |
| JPS59139861A (ja) | 多出力スイツチング・レギユレ−タ | |
| JPS59139866A (ja) | 自励式多出力スイツチング・レギユレ−タ | |
| JPS59136073A (ja) | 自励式スイツチング・レギユレ−タ | |
| JPS59169363A (ja) | 自励式スイツチング・レギユレ−タ | |
| JPS59169362A (ja) | 自励式スイツチング・レギユレ−タ | |
| JPS59162770A (ja) | スイツチング・レギユレ−タ | |
| JPS59169361A (ja) | スイツチング・レギユレ−タ | |
| JPS59169364A (ja) | 自励式スイツチング・レギユレ−タ | |
| JPS59139860A (ja) | 多出力スイツチング・レギユレ−タ | |
| JPS597204B2 (ja) | 高周波スイツチング電源の高周波用トランス | |
| JP2794573B2 (ja) | スイッチング電源装置 | |
| JPS59139865A (ja) | 自励式多出力スイツチング・レギユレ−タ | |
| JP3525148B2 (ja) | コンバータ | |
| JP2516956B2 (ja) | フライバツクトランス装置 | |
| JPH06303771A (ja) | スイッチングレギュレータ | |
| JPS59129575A (ja) | 自励式スイツチング・レギユレ−タ | |
| JPS59139863A (ja) | スイツチング・レギユレ−タ | |
| JPH03178555A (ja) | インダクタンス回路およびそれを用いたスイッチング電源装置 | |
| JPH05236642A (ja) | スイッチングレギュレータの過電流保護回路 |