JPS59139863A - スイツチング・レギユレ−タ - Google Patents
スイツチング・レギユレ−タInfo
- Publication number
- JPS59139863A JPS59139863A JP1222983A JP1222983A JPS59139863A JP S59139863 A JPS59139863 A JP S59139863A JP 1222983 A JP1222983 A JP 1222983A JP 1222983 A JP1222983 A JP 1222983A JP S59139863 A JPS59139863 A JP S59139863A
- Authority
- JP
- Japan
- Prior art keywords
- inductance
- transformer
- secondary winding
- winding
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、スイッチング・レギュレータの定電圧制御方
式の１つとしての磁束制御方式の特性改良に関するもの
である。
式の１つとしての磁束制御方式の特性改良に関するもの
である。
スイッチング・レギュレータには種々の定電圧方式があ
るが、イの中でも第１図に示すＪ：うに出力電圧ＥＯ２
を一定にするために主スイツチング・１−ランジスタ２
のＯＮ時間のパルス巾を制御するいわゆるＰＷＭ （Ｐ
ｕｌｓｅ Ｗｉｄ口Ｔ ＭＯｄｕｌａ−ｔｉｏｎ）
制御方式が最も一般的である。第１図において、ＥＯ＋
は入力の直流電圧であり、普通は制御されていない。１
は主］・ランスであり、１ａ。
るが、イの中でも第１図に示すＪ：うに出力電圧ＥＯ２
を一定にするために主スイツチング・１−ランジスタ２
のＯＮ時間のパルス巾を制御するいわゆるＰＷＭ （Ｐ
ｕｌｓｅ Ｗｉｄ口Ｔ ＭＯｄｕｌａ−ｔｉｏｎ）
制御方式が最も一般的である。第１図において、ＥＯ＋
は入力の直流電圧であり、普通は制御されていない。１
は主］・ランスであり、１ａ。
１ｂはそれぞれ主トランス１の１次、２次の巻線を表わ
す。９は整流平滑回路の全体を示し、この中で５，６は
整流素子、７はチョークコイル、８はコンデンサーであ
る。３は出力電圧［ｏ２の変動に応じて主スイツチのパ
ルス巾を制御する回路であり、４は出力電圧ＥＯ２を検
出し１次側にフィードバックする際に生ずる１次、２次
の電気的絶縁をはかるための絶縁１−ランスもしくは光
結合素子を含む回路である。この方式は制御回路３がＩ
Ｃ化されているため、比較的低価格でありかつ設泪が簡
便であるが、スイッチング・レギュレータの保護機能設
計、安全性設計を加味した場合、１次、２次の絶縁耐力
を余り高くとれず、このことが特に高耐圧の仕様に適合
したスイッチング・レギコレータを実現しようとする時
には常に問題となる。これらの問題を避（プるＩζめに
第２図に示すような磁束制御方式の回路が考えられてい
る。
す。９は整流平滑回路の全体を示し、この中で５，６は
整流素子、７はチョークコイル、８はコンデンサーであ
る。３は出力電圧［ｏ２の変動に応じて主スイツチのパ
ルス巾を制御する回路であり、４は出力電圧ＥＯ２を検
出し１次側にフィードバックする際に生ずる１次、２次
の電気的絶縁をはかるための絶縁１−ランスもしくは光
結合素子を含む回路である。この方式は制御回路３がＩ
Ｃ化されているため、比較的低価格でありかつ設泪が簡
便であるが、スイッチング・レギュレータの保護機能設
計、安全性設計を加味した場合、１次、２次の絶縁耐力
を余り高くとれず、このことが特に高耐圧の仕様に適合
したスイッチング・レギコレータを実現しようとする時
には常に問題となる。これらの問題を避（プるＩζめに
第２図に示すような磁束制御方式の回路が考えられてい
る。
この方式は第１図と同じように１〜１Ｍ制御を行なうの
であるが、出力電圧ＦＯ２ではなく、主１ヘランス１の
磁束変化量を一定にするように考えられている。実際に
は、第２図において、制御巻線１Ｃに接続された整流回
路１０の出力電圧が一定になるように制御される。Ｒ＋
はＱ荷抵抗である。
であるが、出力電圧ＦＯ２ではなく、主１ヘランス１の
磁束変化量を一定にするように考えられている。実際に
は、第２図において、制御巻線１Ｃに接続された整流回
路１０の出力電圧が一定になるように制御される。Ｒ＋
はＱ荷抵抗である。
第１図と第２図を比較するど明らかなように、第２図で
は主トランスで１次と２次がはっきりと絶縁されている
ので、この耐ΣＦさえ考慮すれば全体の絶縁耐〕〕を著
しく向上させることができる。しかし、この方式の定電
圧制御の程度は第３図に示すように余り好ましいもので
はない。図中二は第１図の回路の２図中イは第２図の回
路の出力直流電流■０と出力直流電圧ＶＯの関係をそれ
ぞれ示している。前壱二の場合は、直流電流ｒｏｂ＜零
に近い領域でわずかに定電圧ＦＯよりも上昇するたりで
あるが、後者イの場合は、直流電流１ｏが小さくなるに
つれて出力電圧ＶＯ７）＜急激に大きくなるという欠点
がある。この傾向は、主スイツチング・し−ランジスタ
を流れる電流波形とも関連があり、低減することはイう
たや１いことＣはない。
は主トランスで１次と２次がはっきりと絶縁されている
ので、この耐ΣＦさえ考慮すれば全体の絶縁耐〕〕を著
しく向上させることができる。しかし、この方式の定電
圧制御の程度は第３図に示すように余り好ましいもので
はない。図中二は第１図の回路の２図中イは第２図の回
路の出力直流電流■０と出力直流電圧ＶＯの関係をそれ
ぞれ示している。前壱二の場合は、直流電流ｒｏｂ＜零
に近い領域でわずかに定電圧ＦＯよりも上昇するたりで
あるが、後者イの場合は、直流電流１ｏが小さくなるに
つれて出力電圧ＶＯ７）＜急激に大きくなるという欠点
がある。この傾向は、主スイツチング・し−ランジスタ
を流れる電流波形とも関連があり、低減することはイう
たや１いことＣはない。
本発明は」−記従来技術の欠点を改良し、定電圧精度の
著しく改良された高耐圧の磁束制御方式のスイッチング
・レギュレータをｊ是供することを目゛−３°− 的としている。
著しく改良された高耐圧の磁束制御方式のスイッチング
・レギュレータをｊ是供することを目゛−３°− 的としている。
上記目的を達成するために、本発明のスイッチング・レ
ギュレータは［−ランスの一次巻線に直列に接続され、
周期的に断続するスイッチング素子。
ギュレータは［−ランスの一次巻線に直列に接続され、
周期的に断続するスイッチング素子。
前記トランスに別に巻かれた制御巻線、前記制御巻線の
出力電圧を一定にするために前記スイッチング素子のＯ
Ｎ −ＯＦ Ｆ時間を制御する制御回路。
出力電圧を一定にするために前記スイッチング素子のＯ
Ｎ −ＯＦ Ｆ時間を制御する制御回路。
前記トランスの二次巻線から整流回路を介して直流電力
をとり出すスイッチング・レギコレータにおいて、前記
二次巻線の少なくとも一方の端子と整流回路との間に、
１．０Ａ Ｔ以−りの直流起磁力で高周波のインダクタ
ンスが直流電流に対して単調な減衰特性を有するインダ
クタンス素子を直列に接続するとともに、前記インダク
タンス素子と前記整流回路との接続点と、前記二次巻線
の伯の一方どの間に容量素子を接続したことを主たる特
徴としている。また、前記インダクタンス素子と前記二
次巻線との接続点と、前記二次巻線の他の一方の端子ど
の間に容量素子を接続したことも特徴としている。さら
に前記容量素子と直列ないし並４− 列に抵抗素子を接続したことも特徴どしている。
をとり出すスイッチング・レギコレータにおいて、前記
二次巻線の少なくとも一方の端子と整流回路との間に、
１．０Ａ Ｔ以−りの直流起磁力で高周波のインダクタ
ンスが直流電流に対して単調な減衰特性を有するインダ
クタンス素子を直列に接続するとともに、前記インダク
タンス素子と前記整流回路との接続点と、前記二次巻線
の伯の一方どの間に容量素子を接続したことを主たる特
徴としている。また、前記インダクタンス素子と前記二
次巻線との接続点と、前記二次巻線の他の一方の端子ど
の間に容量素子を接続したことも特徴としている。さら
に前記容量素子と直列ないし並４− 列に抵抗素子を接続したことも特徴どしている。
以下、本発明を実施例に基づき詳細に説明する。
第４図は本発明の１つの実施例を示す回路図である。二
次巻線１ｂの一方の端子と整流素子５の間にインダクタ
ンス素子１１が直列に接続されるとともに容量素子１２
がインダクタンス素子１１と整流素子５の接続点と、二
次巻線の仙の一方との端子との間に接続されている。こ
のインダクタンス素子１１は第５図に示すようなインダ
クタンスＩ−の直流電流重畳特性を有する。すなわち、
直流電流ｉｄｃが小さい時には１−は非常に大ぎいが、
Ｉｄｃが大きくなるにつれて急激にＬが小さくなる。
次巻線１ｂの一方の端子と整流素子５の間にインダクタ
ンス素子１１が直列に接続されるとともに容量素子１２
がインダクタンス素子１１と整流素子５の接続点と、二
次巻線の仙の一方との端子との間に接続されている。こ
のインダクタンス素子１１は第５図に示すようなインダ
クタンスＩ−の直流電流重畳特性を有する。すなわち、
直流電流ｉｄｃが小さい時には１−は非常に大ぎいが、
Ｉｄｃが大きくなるにつれて急激にＬが小さくなる。
一方、極端に直流電流Ｊｄｃが小ざい領域では、コアの
材料、形状によって第５図ホのように凸状の特性を有す
るものもあるが、本発明においてこの差は問題ではない
。本発明で用いられるインダクタンス素子１１としては
第５図のように起磁力 １．０Ａ Ｔ以上でインダクタ
ンスＬが単調に減少する特性が重要である。ここでＡＴ
（アンペア・ターン）というのは直流電流ＩｄＣとコア
の巻数Ｎの積である。Ｎが決まればＪｄｃに比例する量
である。
材料、形状によって第５図ホのように凸状の特性を有す
るものもあるが、本発明においてこの差は問題ではない
。本発明で用いられるインダクタンス素子１１としては
第５図のように起磁力 １．０Ａ Ｔ以上でインダクタ
ンスＬが単調に減少する特性が重要である。ここでＡＴ
（アンペア・ターン）というのは直流電流ＩｄＣとコア
の巻数Ｎの積である。Ｎが決まればＪｄｃに比例する量
である。
第５図の小、への特性を有するインダクタンス索子１１
を本発明の第４図の回路に適用した。第４図において容
量素子１２がインダクタンス素子１１と整流素子５の接
続点と、二次巻線１ｂの他の一方どの間に接続されてい
る。第６図がこの場合の出力特性を示す。図中イは従来
技術の特性。
を本発明の第４図の回路に適用した。第４図において容
量素子１２がインダクタンス素子１１と整流素子５の接
続点と、二次巻線１ｂの他の一方どの間に接続されてい
る。第６図がこの場合の出力特性を示す。図中イは従来
技術の特性。
口は第５図へのインダクタンス素子を用いた場合の特性
、ハは第５図ホのインダクタンス素子を用いた場合の特
性をそれぞれ示している。この図から明らかなように、
従来技術イに比較してインダクタンス素子１１ど容量素
子１２を同時に接続した本発明のハ１口は出力電流に対
する出力電圧の変動率が著しく改良されている。インダ
クタンスＬの大きいホの方がこの電圧変動率を低減する
効果が大きい。定量的に見れば、」−３０％以上の低電
流時の電圧の急激な立上りが本発明の口、ハの場合には
→−１５％、＋９％まで抑えることができた。
、ハは第５図ホのインダクタンス素子を用いた場合の特
性をそれぞれ示している。この図から明らかなように、
従来技術イに比較してインダクタンス素子１１ど容量素
子１２を同時に接続した本発明のハ１口は出力電流に対
する出力電圧の変動率が著しく改良されている。インダ
クタンスＬの大きいホの方がこの電圧変動率を低減する
効果が大きい。定量的に見れば、」−３０％以上の低電
流時の電圧の急激な立上りが本発明の口、ハの場合には
→−１５％、＋９％まで抑えることができた。
このような効果を実現できたのは、第６図イのような特
性が第５図に示すインダクタンス素子で補正されただけ
でなく容量素子１２により高周波成分がかなりの程度除
去されたためである。丁度、イ１（電流ｎ：ＩｒのＶの
電１−「増加分をインダクタンス索子のインダクタンス
増加分と容量素子で打消していることになるからＣある
。
性が第５図に示すインダクタンス素子で補正されただけ
でなく容量素子１２により高周波成分がかなりの程度除
去されたためである。丁度、イ１（電流ｎ：ＩｒのＶの
電１−「増加分をインダクタンス索子のインダクタンス
増加分と容量素子で打消していることになるからＣある
。
第７図は本発明の第２の実施例を示す回路図である。こ
れは、インダクタンス索子１１を分割し１１．１１”の
２個どじで二次巻線１ｂの両端に直列に接続するととも
にインダクタンス素子と整流回路９との２つの接続点間
に容量素子１２を接続した場合である。本実施例の効果
は第４図とほとんど同じであった。
れは、インダクタンス索子１１を分割し１１．１１”の
２個どじで二次巻線１ｂの両端に直列に接続するととも
にインダクタンス素子と整流回路９との２つの接続点間
に容量素子１２を接続した場合である。本実施例の効果
は第４図とほとんど同じであった。
第８図は本発明の第３の実施例を示す回路図である。こ
れは、第４図の回路にさらに容量素子１３が前記インダ
クタンス索子１１と前記二次巻線１ｂとの接続点と前記
二次巻線の他の一方の端子どの間に接続されている場合
である。この容量素子１３の存在により １〜２％の４
つずかではあるが変動率を改善することができた。
れは、第４図の回路にさらに容量素子１３が前記インダ
クタンス索子１１と前記二次巻線１ｂとの接続点と前記
二次巻線の他の一方の端子どの間に接続されている場合
である。この容量素子１３の存在により １〜２％の４
つずかではあるが変動率を改善することができた。
第９図は本発明の第４の実施例を示す回路図で一７二
ある。これは、第８図の回路の容量索子１２，１３にそ
れぞれ直列抵抗素子１４と並列抵抗素子１５を接続した
場合である。これら、の抵抗索子１／ｌ。
れぞれ直列抵抗素子１４と並列抵抗素子１５を接続した
場合である。これら、の抵抗索子１／ｌ。
１５の存在により０．５〜１％の変動率の改善を行なう
ことができた。
ことができた。
第４図、第７図、第８図、第９図は）Ａロードコンバー
タのオン−オン方式の場合であるが、容易類推できるよ
うにフライバック方式においても効果は全く同じように
実現でさた。また、これらは主スィッチング・［・ラン
ジスタを一方のみ用いた場合であるが、第１０図のよう
にプッシュプル等のようにトランジスタ２ａ、２ｂの２
石の場合でも本発明の方式は実現できる。すなわち、二
次巻線ｌｂ、ｌｂ−と両波整流回路の間にインダクタン
ス素子１１．１１−の２個がそれぞれ接続されるととも
に２個の容量素子１２．１２−が前記２つのインダクタ
ンス素子１１．１１−と整流索子５，５−の２つの接続
点と二次巻線の中点との間にそれぞれ接続される。この
場合も第４図と同じような効果を実現できた。また、二
次巻線の中、−８，一 点ど整流回路どの間にインダクタンス素子１１″を接続
することも可能である。第１０図では一次側はプツシコ
ブルの２石方式であったが、その他ハーフブリッジ方式
、フルブリッジ方式等の多孔方式でも状況は同じであり
本発明の効果を実現できる。
タのオン−オン方式の場合であるが、容易類推できるよ
うにフライバック方式においても効果は全く同じように
実現でさた。また、これらは主スィッチング・［・ラン
ジスタを一方のみ用いた場合であるが、第１０図のよう
にプッシュプル等のようにトランジスタ２ａ、２ｂの２
石の場合でも本発明の方式は実現できる。すなわち、二
次巻線ｌｂ、ｌｂ−と両波整流回路の間にインダクタン
ス素子１１．１１−の２個がそれぞれ接続されるととも
に２個の容量素子１２．１２−が前記２つのインダクタ
ンス素子１１．１１−と整流索子５，５−の２つの接続
点と二次巻線の中点との間にそれぞれ接続される。この
場合も第４図と同じような効果を実現できた。また、二
次巻線の中、−８，一 点ど整流回路どの間にインダクタンス素子１１″を接続
することも可能である。第１０図では一次側はプツシコ
ブルの２石方式であったが、その他ハーフブリッジ方式
、フルブリッジ方式等の多孔方式でも状況は同じであり
本発明の効果を実現できる。
以上実施例を用いて詳細に説明したように、本発明の回
路方式を用いれば一次二次間の高耐圧を維持しつつ、よ
り安定な定電圧特性を有する磁束制御方式のスイッチン
グ・レギュレータを実現できる。
路方式を用いれば一次二次間の高耐圧を維持しつつ、よ
り安定な定電圧特性を有する磁束制御方式のスイッチン
グ・レギュレータを実現できる。
第１図、第２図は従来技術の回路図、第３図は従来技術
のスイッチング・レギュレータの特性図、第４図、第７
図、第８図、第９図、第１０図、は本発明の実施例のそ
れぞれの回路図、第５図は本発明に用いられたインダク
タンス素子の特性図、第６図は本発明の効果を表わすス
イッチング・レギュレータの特性図である。 １：主［−ランス ２：主スィッチング・トランジスタ
９：整流回路 １１：インダクタンス素子１２，１３
：容量素子 第５図ＡＴ ０ 第 ６ 図
のスイッチング・レギュレータの特性図、第４図、第７
図、第８図、第９図、第１０図、は本発明の実施例のそ
れぞれの回路図、第５図は本発明に用いられたインダク
タンス素子の特性図、第６図は本発明の効果を表わすス
イッチング・レギュレータの特性図である。 １：主［−ランス ２：主スィッチング・トランジスタ
９：整流回路 １１：インダクタンス素子１２，１３
：容量素子 第５図ＡＴ ０ 第 ６ 図
Claims (1)
- 【特許請求の範囲】 トランスの一次巻線に直列に接続され、周期的に断続す
るスイッチング素子、前記トランスに別に巻かれた制御
巻線、前記制御巻線の出力電圧を一定にするために前記
スイッチング素子の０Ｎ−ＯＦＦ時間を制御する制御回
路、前記ｉ〜ランスの二次巻線から整流回路を介して直
流電力をとり出すスイッチング・レギュレータにおいて
、前記二次巻線の少なくとも一方の端子を整流回路との
間に、１．０Ａ ７以上の直流起磁力で高周波のインダ
クタンスが直流電流に対して単調な減衰特性を有するイ
ンダクタンス素子を直列に接続するとともに、前記イン
ダクタンス素子と前記整流回路との接続点と、前記二次
巻線の他の一方との間に容量素子と接続したことを特徴
とするスイッチング・レギュレータ。 ２、特許請求の範囲第１項に記載されたスイッチング・
レギュレータにおいて、前記インダクタンス素子と前記
二次巻線との接続点と、前記二次巻線の伯の一方の端子
との間に容量素子を接続したことを特徴とするスイッチ
ング・レギュレータ。 ３、特許請求の範囲第１項ないし第２項に記載されたス
イッチング・レギュレータにおいて、前記容量素子と直
列ないし並列に抵抗素子を接続したことを特徴とするス
イッチング・レギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1222983A JPS59139863A (ja) | 1983-01-29 | 1983-01-29 | スイツチング・レギユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1222983A JPS59139863A (ja) | 1983-01-29 | 1983-01-29 | スイツチング・レギユレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59139863A true JPS59139863A (ja) | 1984-08-10 |
Family
ID=11799536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1222983A Pending JPS59139863A (ja) | 1983-01-29 | 1983-01-29 | スイツチング・レギユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59139863A (ja) |
-
1983
- 1983-01-29 JP JP1222983A patent/JPS59139863A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002199718A (ja) | 共振型スイッチング電源装置 | |
| KR100283692B1 (ko) | 절전 변압기에 있어서의 전압 변동율 자동전환방법 및 장치 | |
| CN216599446U (zh) | 变压器及电源电路 | |
| US4243926A (en) | Load responsive voltage controlled motor | |
| JPH04317307A (ja) | 変成器 | |
| JPS59139863A (ja) | スイツチング・レギユレ−タ | |
| JP2007089327A (ja) | 交流電圧制御装置 | |
| JPS6259550B2 (ja) | ||
| KR100650608B1 (ko) | 대용량 자동전압 전력 제어 장치 | |
| JPS59136074A (ja) | スイツチング・レギユレ−タ | |
| JPS59169363A (ja) | 自励式スイツチング・レギユレ−タ | |
| JPS59162770A (ja) | スイツチング・レギユレ−タ | |
| JPS59169361A (ja) | スイツチング・レギユレ−タ | |
| JPS59169362A (ja) | 自励式スイツチング・レギユレ−タ | |
| JPS59139865A (ja) | 自励式多出力スイツチング・レギユレ−タ | |
| JPS59169364A (ja) | 自励式スイツチング・レギユレ−タ | |
| JPS59136073A (ja) | 自励式スイツチング・レギユレ−タ | |
| JPH0279766A (ja) | スイッチング電源用ノイズフィルタ回路 | |
| JPS59136076A (ja) | 自励式スイツチング・レギユレ−タ | |
| JPS59139860A (ja) | 多出力スイツチング・レギユレ−タ | |
| JPH0412793Y2 (ja) | ||
| JPS59139861A (ja) | 多出力スイツチング・レギユレ−タ | |
| SU1511740A1 (ru) | Устройство дл ступенчатого регулировани переменного напр жени | |
| JPS597204B2 (ja) | 高周波スイツチング電源の高周波用トランス | |
| PL213666B1 (pl) | Niestabilizowany przetwornik napiecia wyprostowanego zmiennego na napiecie stale oraz niestabilizowany przetwornik napiecia zmiennego na napiecie stale |