JPS59169361A - スイツチング・レギユレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、スイッチング・レギュレータの定電圧制御方
式の一つとしての磁束制御方式の特性改良に関するもの
である。

スイッチング・レギュレータには種々の定電圧方式があ
るが、その中でも第１図に示すように出ツノ電圧ＥＯ２
を一定にするために主スイッチング・１〜ランジスタ２
のＯＮ時間のパルス巾を制御するいわゆるＰ　Ｗ　Ｍ　
（Ｐ　ｕｌｓｅ”ｖＶ　ｉｄｔｈＭ　０ｄＵｌａｔｉＯ
ｎ　）制御方式が最も一般的である。第１図において、
［Ｅｏ、は入力の直流電圧であり、普通は制御されてい
ない。１は主ｌ−ランスであり、１ａ、１ｂはそれぞれ
主トランス７の１次、２次の巻線を表わす。

９は整流平滑回路の全体を示し、この中で５．６は整流
素子、７はチョークコイル、８はコンデンサーである。

３は出力電圧ＥＯ２の変動に応じて主スイツチのパルス
巾を制御する回路であり、４は出力電圧ＥＯ２を検出し
１次側にフィードバックする際に生ずる１次−２次の電
気的絶縁をはかるための絶縁１−ランスもしくは光結合
素子を含む回路である。この方式は制御回路３がＩｃ１
ヒされているため、比較的低価格であり、かつ設削が簡
便であるが、スイッチング・レギュレータの保護機能設
計、安全性設計を加味した、場合、１次２次の絶縁耐力
を余り高くとれず、このことが特に高耐圧の仕様に適合
したスイッチング・レギュレータを実説しようとする時
には常に問題となる。これらの問題を避けるために第２
図に示すような磁束制御方式の回路が考えられている。

この方式は、第１図と同じように２〜７Ｍ制御を行なう
のであるが、出力電圧［０２ではなく、主トランス１の
磁束変化量を一定にするように考えられている。実際に
は第２図において、制御巻線１Ｇに接続された整流回路
１０の出力電圧が一定になるように制御される。ＲＬは
負荷抵抗である。第１図と第２図を比較すると明らかな
ように、第２図では主１〜ランスので１次と２次がはっ
きりと絶縁されているので、この耐圧さえ考慮ずれは全
体の絶縁耐力を著しく向上させることができる。しかし
、この方式の定電圧制御の程度は第１３図に示すように
余り好ましいものではない。図中二は第１図の回路の、
図中イは第２図の回路の出力直流電流１０と出力直流電
圧ＶＯの関係をそれぞれ示している。

前者二の場合は、直流電流■０が零に近い領域でわずか
に定電圧ＥＯよりも上界するだけであるが、後者イの場
合は直流電流ＩＯが小さくなるにつれて出力電圧■０が
忌激に大きくなるという欠点がある。この傾向は、主ス
ィッチング・１〜ランジスタを流れる電流波形とも関連
があり、低減することはそうたやすいことではない。

本発明は上記従来技術の゛欠点を改良し、定電圧精度の
著しく改良された高耐圧の磁束制御方式のスイッチング
・レギュレータを提供することを目的としている。

上記目的を達成するために、本発明のスイッチング・レ
ギュレータは［・ランスの一次巻線に直列に接続され、
周期的に断続するスイッチング素子、前記［−ランスに
別に巻かれた制御巻線、前記制御巻線の出力電圧を一定
にするために前記スイッチング素子の０Ｎ−ＯＦＦ時間
を制御する制御回路、前記トランスの二次巻線から整流
回路を介して直流電力をとり出すスイッチング・レギュ
レータにおいて、前記二次巻線の少なくとも一方の端子
と整流回路との間に、１．０Ａ　Ｔ以上の直流起磁力で
高周波のインダクタンスが直流電流に対して単調な減衰
特性を有するインダクタンス素子を直列に接続するとと
もに、前記インダクタンス素子と前記整流回路との接続
点と、出力直流電圧部との間を別の整流素子と抵抗素子
を直列（こ介して接続するとともに、前記インダクタン
ス素子の両端に並列に容量素子を接続することを主たる
特徴としている。さらに、前記抵抗素子と並列に別の容
量素子を、また直列に別のインダクタンス素子を接続し
たことも特徴としている。また、前記容量素子と直列な
いし並列に抵抗素子を接続したことも特徴としている。

以下、本発明を実施例に基づき詳細に説明する。

第４図は本発明の一つの実施例を示す回路図である。２
次巻線１ｂの一方の端子と整流素子５の間にインダクタ
ンス素子１１が直列に接続されている。

さらに、このインダクタンス素子と整流素子の接続点と
、出力の直流電圧部との間が別の整流素子１７と抵抗素
子１８の直列回路を介して接続されるとともに、容量素
子１２がインダクタンス素子１１の両端に並列に接続さ
れている。

このインダクタンス素子１１は第５図に示すような高周
波のインダクタンスＬの直流電流重畳特性を有する。す
なわち、直流電流ｉｄｃが小さい時にはＬは非常に大ぎ
いが、Ｉｄｃが大きくなるにつれて急激にＬが小さくな
る。一方、極端に直流電流Ｉｄｃが小さい領域では、コ
アの材料、形状によって第５図ボのように凸状の特性を
有するものもあるが、本発明においてこの差は問題でな
い。

本発明で用いられるインダクタンス素子１１としては第
５図のように、起磁力１．ＯＡＴ以上でインダクタンス
Ｌが単調に減少する特性が重要である。ここでＡＴ（ア
ンペアターン）というのは直流電流１ｄｃとコアの巻数
Ｎの積である。Ｎが決まればｌｄｃに比例する吊である
。

次の第４図の回路の定電圧制御の原理について説明する
。

第５図（ａ　）に示す特性を有するインダクタンス素子
１１は、また第５図＜ｂ＞のようなり−８曲線を有する
。いま、２次巻線１ｂに正のパルスが現われた場合、整
流素子５は導通となり負荷側に大ぎな電流ｉｏが流れ、
これによりインダクタンス素子１１はａ点に到達する。

次に負のパルスが現われた場合には整流索子５は阻止状
態であるが、別に設けられた整流索子１７を通して電流
ｉが流れる。この電流ｉはインダクタンス素子１１を第
５図（ｂｌのＢ−１１曲線上でｂ点を経由して０点まで
動作させる。次の正パルス時は再びａ点に到達するとと
もに、インダクタンス素子１１によってΔＢに相当する
電圧降下が発生する。

電流乙は、第１次近似で ｉｏｃ’ｉ！／ｒｓ＋Ｖｏ　　　　　（１）で表わされ
る。ここで、７１Ｓは２次側のパルス波形の振幅、Ｖｏ
は出力電圧である。従って何らかの原因で出力電圧ＶＯ
が高くなると、ｉは増加する傾向となり、ΔＢは大きく
なり、結果的に電圧降下が大きくなる。抵抗素子１８は
電流制御用の抵抗であり、小さくなりすぎると電圧降下
大となり好ましくないので最適値を選ぶべきである。

以上が本発明の原理であるが、従来の磁気増幅方式と異
る点は、定電圧制御のための監視回路を持たず単純に（
１）式に示す電圧差だけで制御しようとするものであり
、精密な制御は当然できない。しかし、回路が極めて簡
便になるとともに信頼性が著しく向上するという大きな
メリットがある。

第５図（ａ　）のホ、への特性を右するインダクタンス
素子１１を、本発明の第４図の回路に適用した。第４図
において容量素子１２がインダクタンス素子１１の両端
に接続されている。第６図がこの場合の出力特性を示す
。図中イは従来技術の特性、口は第５図へのインダクタ
ンス素子を用いた場合の特性、ハは第５図ホのインダク
タンス素子を用いた場合の特性をそれぞれ示している。

この図から明らかなように、従来技術イに比較してイン
ダクタンス素子１１と容量素子１２を接続した本発明の
ハ２口は出力電流に対する出力電圧の変動率が著しく改
良されている。インダクタンスＬの大きいホの方がこの
電圧変動率を低減する効果が大きい。定量的に見れば、
＋３０％以上の低電流時の電圧の急激な立上りが、本発
明の口、ハの場合には＋１５％、＋９％まで抑えること
ができ１．：。

このような効果を実現できたのは、第６図イのような特
性が、第５図に示すインダクタンス索子１１だけでなく
容量素子１２により１次側のスイッチング電圧波形が第
７図の（ａ　）から（ｂ　）のように整形されたためで
ある。丁度、低電流時のＶｏの電圧増加分をｉの増加に
よるインダクタンス素子の高周波インダクタンス増加分
と容量素子で打消していることになるからである。容量
素子１２の存在は主１−ランスのリーケイジインタクタ
ンスを減少させる効果があり、スイッチング・［・ラン
シスター２の○ＦＦ時の電圧のはねかえりを抑えること
として理解される。

第８図は本発明の他の実施例を示す回路図である。これ
は、インダクタンス素子１１は分割され１１．１１−の
２個として２次巻線１ｂの両端に直列に接続されると同
時にインダクタンス素子の両端に容量素子１２を並列に
接続した場合である。

本実施例の効果は第４図とほとんど同じであった。

第９図は本発明の第３の実施例を示す回路図である。こ
れは、整流索子１７と抵抗素子１８の直列回路に直列に
インダクタンス素子２０を、さらに抵抗素子１８ど並列
に容量素子１９をそれぞれ接続した場合である。これら
の付加的部品１９゜２０の役割は電流ｉの波形を整形す
るためであり、本発明のスイッチング・レギュレータの
安定動作に極めて大きな効果があった。これらの部品１
９゜２０は第８図のように同時に接続してもよいが、場
合によっては別々に接続してもよい。

第１０図は本発明の第４の実施例を示す回路図である。

これは、第４図の回路にさらに抵抗素子１３が前記容量
素子１２と直列に接続されるとともに、これが全体とし
てインダクタンス素子１１に並列に接続された場合であ
る。この抵抗索子１３の存在により　１・−２％のわず
かではあるが変動率を改善することができた。

第１１図は本発明の第５の実施例を示す回路図である。

これは、第４図の回路の容量素子１２およびインダクタ
ンス素子１１と並列に抵抗索子１５を接続した場合であ
る。この抵抗素子１５の存在により０．５〜１％の変動
率を改善することができた。

前記、抵抗素子１３．１５は高周波分のエネルギーを熱
として吸収し、スイッチング波形を整形する効果がある
。

第４図、第８図、第９図、第１０図、第１１図はフォワ
ードコンバータのオン−オン方式の場合であるが、容易
類推できるようにフライバック方式においても効果は全
く同じように実現できた。

また、これらは主スィッチング・１〜ランシスターを一
石のみ用いた場合であるが、第１２図のようにプッシュ
プル等の１−ランシスター２ａ、２ｂの２石の場合でも
、本発明の方式は実現できる。

すなわち、２次巻線ｊｂ、ｌｂ”と両波整流回路の間に
インダクタンス素子１１．１１−の２個がそれぞれ接続
されるとともに、２個の容量素子１２．１２−が前記２
つのインダクタンス素子１１゜１１−にそれぞれ並列に
接続される。この場合も第４図と同じような効果を実現
できた。

また、２次巻線の中点と整流回路との間にインダクタン
ス素子１１″を接続することも可能である。第１２図で
は１次側はプッシュプルの２石方式であったが、その他
ハーフブリッジ方式、フルブリッジ方式等の釜石方式で
も状況は同じであり、本発明の効果を実現できる゛。

以上の実施例を用いて詳細に説明したよ・うに、本発明
の回路方式を用いれば、１次２次間の高耐圧を維持しつ
つ、より安定な定電圧特性を有する磁束制御方式のスイ
ッチング・レギュレータを実現できる。

【図面の簡単な説明】

第１図、第２図は従来技術の回路図、第３図は従来技術
のスイッチング・レギュレータの特性図、第４図、第８
図、第９図、第１０図、第１１図。 第１２図は本発明の実施例のそれぞ゛れの回路図、第５
図（ａ　）　　（ｂ　）は本発明に用いられたインダク
タンス素子の特性図、第６図は本発明の効果を表わすス
イッチング・レギュレータの特性図、第７図は本発明の
効果を表わすスイッチング・Ｌ・ランシスタの波形図で
ある。 １：主トランス　２：主スィッチング・１〜ランジスタ
　９：整流回路　１１：インダクタンス素子１２：容量
素子　１３．１５：抵抗素子第１２図

Claims (1)

1. 【特許請求の範囲】 １、トランスの一次巻線に直列に接続され、周期的に断
   続するスイッチング素子、前記［・ランスに別に巻かれ
   た制御巻線、前記制御巻線の出力電圧を一定にするため
   に前記スイッチング素子のＯＮ−ＯＦ’　Ｆ時間を制御
   する制御回路、前記１〜ランスの二次巻線から整流回路
   を介して直流電力をとり出すスイッチング・レギュレー
   タにおいて、前記二次巻線の少なくとも一方の端子と整
   流回路との間に、１．ＯＡ　丁以上の直流起磁力で高周
   波のインダクタンスが直流電流に対して単調な減衰特性
   を有するインダクタンス素子を直列に接続し、前記イン
   ダクタンス素子と前記整流回路との接続点と、出力直流
   電圧部との間を別の整流素子と抵抗素子を直列に介して
   接続するとともに、前記インダクタンス素子の両端に並
   列に容量素子を接続したことを特徴とするスイッチング
   ・レギュレータ。 ２、特許請求の範囲第１項に記載されたスイッチ１、ン
   グ・レギュレータにおいて、前記抵抗素子と並列に別の
   容量素子を接続したことを特徴とするスイッチング・レ
   ギュレータ。 ３、特許請求の範囲第１項ないし第２項に記載されたス
   イッチング・レギュレータにおいて、前記抵抗素子と直
   列に別のインダクタンス素子を接続したことを特徴とす
   るスイッチング・レギュレータ。 ４、特許請求の範囲第１項、第２項ないし第３項に記載
   されたスイッチング・レギュレータにおいて、前記容量
   素子と直列ないし並列に抵抗素子を接続したことを特徴
   とするスイッチング・レギュレータ。