JPS59136971A - 薄膜電界効果トランジスタの製造方法 - Google Patents
薄膜電界効果トランジスタの製造方法Info
- Publication number
- JPS59136971A JPS59136971A JP988883A JP988883A JPS59136971A JP S59136971 A JPS59136971 A JP S59136971A JP 988883 A JP988883 A JP 988883A JP 988883 A JP988883 A JP 988883A JP S59136971 A JPS59136971 A JP S59136971A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- polyimide resin
- film
- transistor
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 14
- 230000005669 field effect Effects 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000010408 film Substances 0.000 claims abstract description 28
- 229920001721 polyimide Polymers 0.000 claims abstract description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 20
- 239000009719 polyimide resin Substances 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 230000000694 effects Effects 0.000 abstract description 8
- 238000000354 decomposition reaction Methods 0.000 abstract description 6
- 239000011521 glass Substances 0.000 abstract description 6
- 239000004642 Polyimide Substances 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229920001342 Bakelite® Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000004637 bakelite Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は薄膜電界効果トランジスタの製造方法に関する
。
。
近年、非晶質シリコンを用いた薄膜電界効果トランジス
タが注目されている。非晶質シリコンは、−低温で形成
できるため、ガラス等の安価で大面積の基板を利用する
事ができる。
タが注目されている。非晶質シリコンは、−低温で形成
できるため、ガラス等の安価で大面積の基板を利用する
事ができる。
従来、非晶質シリコン（アモルファスシリコン）薄膜ト
ランジスタを突気中で保存するとガスの吸着により表面
抵抗が変化する手が知られている。
ランジスタを突気中で保存するとガスの吸着により表面
抵抗が変化する手が知られている。
又、その表面にスパッタ等で形成した５ｉｏ２ や膜等
で被覆する事も公知である。
で被覆する事も公知である。
この発明は、非晶質シリコン薄膜トランジスタの特性安
定化、高性能化を実現する事を目的とする。
定化、高性能化を実現する事を目的とする。
この発明は薄膜電界効果トランジスタのソース、ドレイ
ン電極間にあるアモルファスシリコン膜上に熱処理によ
シ重合させたポリイミド樹脂膜を形成する様にした事を
特徴とする。
ン電極間にあるアモルファスシリコン膜上に熱処理によ
シ重合させたポリイミド樹脂膜を形成する様にした事を
特徴とする。
本発明によれば、アモルファスシリコン薄膜電界効果ト
ランジスタ上に熱処理により重合させたポリイミド樹脂
膜を設ける事により、雰囲気ガスや外界の影響を受けな
い信頼性の高い薄膜電界効朱トランジスタを提供する事
ができる。
ランジスタ上に熱処理により重合させたポリイミド樹脂
膜を設ける事により、雰囲気ガスや外界の影響を受けな
い信頼性の高い薄膜電界効朱トランジスタを提供する事
ができる。
又、ソース、ドレイン間の電流（Ｉｓｄ）に対するゲー
ト電圧（Ｖｇ）の閾値が４低減し、低い電圧によシトラ
ンシスターを駆動できる様になる。
ト電圧（Ｖｇ）の閾値が４低減し、低い電圧によシトラ
ンシスターを駆動できる様になる。
以下に不発明の詳細な説明する。第１図は薄膜′１（尤
界効果トランジスタの断面図である。先ず、透明カラス
基板（コーニング社７０５９番ガラス）１１上に１？を
約１００ＯＡ蒸着し、写真食刻技術ににリゲート電極１
２を形成する。次にスパッターにより約３５００Ａのケ
ート絶縁膜（Ｓｉ０２） １３．を堆積させた後に、Ｓ
ｉＨ４のグロー放電分解により厚さ約４００ＯＡのアン
ドーグアモルファスシリコン１４及び、良好なオーミッ
クコンタクトを得る為、Ｓ ＩＨ８＋とＰＨ３のグロー
放電分解により約１０００１の１１形アモルファスシリ
コン１５を形成スル。次に写真食刻技術により、アモル
ファスシリコン１４．１５を所望パターンに形成パシた
後に、Ａ７を約１μ蒸着し、ソース、ドレイン電極１６
を形成した後、チャンネル部のｎ形シリコン１５を除去
する。
界効果トランジスタの断面図である。先ず、透明カラス
基板（コーニング社７０５９番ガラス）１１上に１？を
約１００ＯＡ蒸着し、写真食刻技術ににリゲート電極１
２を形成する。次にスパッターにより約３５００Ａのケ
ート絶縁膜（Ｓｉ０２） １３．を堆積させた後に、Ｓ
ｉＨ４のグロー放電分解により厚さ約４００ＯＡのアン
ドーグアモルファスシリコン１４及び、良好なオーミッ
クコンタクトを得る為、Ｓ ＩＨ８＋とＰＨ３のグロー
放電分解により約１０００１の１１形アモルファスシリ
コン１５を形成スル。次に写真食刻技術により、アモル
ファスシリコン１４．１５を所望パターンに形成パシた
後に、Ａ７を約１μ蒸着し、ソース、ドレイン電極１６
を形成した後、チャンネル部のｎ形シリコン１５を除去
する。
次に１約１μのトレニース（東し）をスピンコードし、
１５０〜３００°Ｃの熱処理を行なう。ここでは１００
’０，１時間で溶剤を飛はし、１５０〜３００’０で１
〜３時間、加熱処理ケ行ない重合さ姐、トランジスタを
被覆するポリイミド樹脂膜をノ１ン成した。
１５０〜３００°Ｃの熱処理を行なう。ここでは１００
’０，１時間で溶剤を飛はし、１５０〜３００’０で１
〜３時間、加熱処理ケ行ない重合さ姐、トランジスタを
被覆するポリイミド樹脂膜をノ１ン成した。
次にポリイミドに電極接触用の開口を設けてトランジス
タが完成する。
タが完成する。
第２図は、上記ボリイミｒ゛被覆を行なった試料（ａ）
、ポリイミド被覆を行なわなかった試料（ｂ）、の夫々
３ケ月放置後の特性、（ｂ）の試料形成後、時間を経ず
に測定した特性（Ｃ）の比較図である。上記試料ではキ
ャリアは電子であり、Ｖｇ＝０におけるＯＦＦ電流は試
料（ｂ）では増加し、閾値′電圧Ｖｔｈが増加し、０Ｎ
−ＯＦＦ電流の変化がゆるやかになる。反面ポリイミド
被覆を施した試料（ａ）では、経時変化は全んど見られ
ず、被覆によりＶｔｈが減少した。
、ポリイミド被覆を行なわなかった試料（ｂ）、の夫々
３ケ月放置後の特性、（ｂ）の試料形成後、時間を経ず
に測定した特性（Ｃ）の比較図である。上記試料ではキ
ャリアは電子であり、Ｖｇ＝０におけるＯＦＦ電流は試
料（ｂ）では増加し、閾値′電圧Ｖｔｈが増加し、０Ｎ
−ＯＦＦ電流の変化がゆるやかになる。反面ポリイミド
被覆を施した試料（ａ）では、経時変化は全んど見られ
ず、被覆によりＶｔｈが減少した。
Ｖｔｈ 減少の原因は、アモルファスシリコンのアニー
ル効果、及び熱処理により重合させたポリイミド樹脂膜
中に存在するＯＨ−等の負イオンによる作用（ｔこよる
ものと考えられる。
ル効果、及び熱処理により重合させたポリイミド樹脂膜
中に存在するＯＨ−等の負イオンによる作用（ｔこよる
ものと考えられる。
この様に熱処理により重合させたポリイミド樹脂膜を設
ける事により信頼性向上のみならず、Ｖｔｈ減少による
動作車圧低減を図る事ができる。
ける事により信頼性向上のみならず、Ｖｔｈ減少による
動作車圧低減を図る事ができる。
又、ポリイミド樹１ｂｊ膜はトランジスタを覆わなくと
もノース、ドレイン−極間のチャネル領域上に設ける様
にしても良い。
もノース、ドレイン−極間のチャネル領域上に設ける様
にしても良い。
父、第３図に示す様に、スパッタにより５ｉ０２膜；１
８を２０００ Ｘ堆積した後に上記ポリイミド樹脂膜形
成を行なっても同様の効果が得られた。５１０２膜の代
わりにＡ７２０３．ＴａｚＯｓ＋Ｓｉ３Ｎ４等の無機絶
縁膜ケ！［」いても良いが、何れにしてもその膜厚は２
ｏｏｏＸ以下である事が好ましい。その製法は、上ｒｉ
ｅしたスパッタ法の他、真空蒸着、プラズマ気相成長法
例れでも良い。
８を２０００ Ｘ堆積した後に上記ポリイミド樹脂膜形
成を行なっても同様の効果が得られた。５１０２膜の代
わりにＡ７２０３．ＴａｚＯｓ＋Ｓｉ３Ｎ４等の無機絶
縁膜ケ！［」いても良いが、何れにしてもその膜厚は２
ｏｏｏＸ以下である事が好ましい。その製法は、上ｒｉ
ｅしたスパッタ法の他、真空蒸着、プラズマ気相成長法
例れでも良い。
父、第４図に示す様に、上記ポリイミド樹脂膜４７上に
金属による光シールド４８及び同様に形成し７だポリイ
ミド樹脂膜４９を設けた場合、或いはその上部膜（ポリ
イミド樹脂膜４９）を設けない場合にも同４；トの効果
が得られた。尚、薄膜トランジスタの上部に液晶層及び
対向成極を設けて液晶を駆動する場合にはポリイミド樹
脂膜脂膜はラビング処理を行なって液晶の配向処理を行
なうのに好適である。
金属による光シールド４８及び同様に形成し７だポリイ
ミド樹脂膜４９を設けた場合、或いはその上部膜（ポリ
イミド樹脂膜４９）を設けない場合にも同４；トの効果
が得られた。尚、薄膜トランジスタの上部に液晶層及び
対向成極を設けて液晶を駆動する場合にはポリイミド樹
脂膜脂膜はラビング処理を行なって液晶の配向処理を行
なうのに好適である。
第５図は、郁４図の構造を基本とし、液晶ディスプレイ
の駆動に適用した実施例である。図中、５１は透明電極
、５２は２０００Ａのスパッタ５ｉＯ２Ｉｒｉｓ３はガ
ラスである。５４は液晶層である。
の駆動に適用した実施例である。図中、５１は透明電極
、５２は２０００Ａのスパッタ５ｉＯ２Ｉｒｉｓ３はガ
ラスである。５４は液晶層である。
以上、第１．３，４．５図にはスター型の薄膜トランジ
スタの実施例を示したが、第６図にコプラナー型の実施
例を示す。先ず、透明ガラス基板１１上にｉを約１００
’ＯＫ蒸着し、写真食刻技術によりゲート電極１２を
形成する。次にスノくツタ−ＶＣＸ、 ’り ３’５０
０Ｘノケー トＰｔｒ＆膜（ＳｉＯ２）１３ 全堆積す
る。この上にＡ１１６を約２０００Ｘ蒸着し、ＳｉＨ４
とＰＨ３のグロー放電分解によりｎ形アモルファスシリ
コン１５を約１０００Ｘ堆積する。写真食刻技術により
、Ａｌ、ｎ形アモルファスシリコンを所望のパターンに
形成してソース、ドレイン電極を形成する。次に、
ＳｉＨ４のグロー放電分解によすアントークのアモルフ
ァスシリコン１４を約４．００ ＯＡ堆積する。写真食
刻技術によりアモルファスシリコン１４ｉパターン形成
した後に先述しプこ様（・こコート、熱処理によりポリ
イミド樹脂膜１７を形成し、写真食刻技術により鑞極接
触用の開口を設けて完成する。
スタの実施例を示したが、第６図にコプラナー型の実施
例を示す。先ず、透明ガラス基板１１上にｉを約１００
’ＯＫ蒸着し、写真食刻技術によりゲート電極１２を
形成する。次にスノくツタ−ＶＣＸ、 ’り ３’５０
０Ｘノケー トＰｔｒ＆膜（ＳｉＯ２）１３ 全堆積す
る。この上にＡ１１６を約２０００Ｘ蒸着し、ＳｉＨ４
とＰＨ３のグロー放電分解によりｎ形アモルファスシリ
コン１５を約１０００Ｘ堆積する。写真食刻技術により
、Ａｌ、ｎ形アモルファスシリコンを所望のパターンに
形成してソース、ドレイン電極を形成する。次に、
ＳｉＨ４のグロー放電分解によすアントークのアモルフ
ァスシリコン１４を約４．００ ＯＡ堆積する。写真食
刻技術によりアモルファスシリコン１４ｉパターン形成
した後に先述しプこ様（・こコート、熱処理によりポリ
イミド樹脂膜１７を形成し、写真食刻技術により鑞極接
触用の開口を設けて完成する。
向、以上の実施例ではポリイミド樹脂膜の材料トシてト
レニース（束し）を用いたが、その他ＰＩＱ（日立化成
）、バイラリン（デュポン）、Ｘ−４、５−０２６（信
越ンリコン）、ＸＲ−１５（住友ベークライト）等を使
用しても艮い。
レニース（束し）を用いたが、その他ＰＩＱ（日立化成
）、バイラリン（デュポン）、Ｘ−４、５−０２６（信
越ンリコン）、ＸＲ−１５（住友ベークライト）等を使
用しても艮い。
・７°１＞ １１＋Ｊ ｋｌ：本発明の詳細な説明する
断面図、第２図はその効果を示す特性図、第３図、第４
図。 ；為５図及び第６図は本発明の他の実施例を説明する１
υ「面図である。 代理人 弁理士 則 近 憲 佑 （ほか１名） 図面の浄書（自答に変更なし） 第 １ 図 １．５− 第２１ 第４図 第５図 第６図 １ρ 手続補正書（方式） ８１“耀５．り３８ 特許庁長官殿 １、事件の表示 昭和５８年特願第９８８８号 ２ 発明の名称 薄膜電界効果トランジスタの製造方法 ３ 補正をする者 事件との関係 特許出願人 （３０７）米京芝浦電気株式会社 ４代理人 〒１００ 東京都千代田区内辛町１−１−６ 束夙芝浦電気株式会社東京事務所内 以上
断面図、第２図はその効果を示す特性図、第３図、第４
図。 ；為５図及び第６図は本発明の他の実施例を説明する１
υ「面図である。 代理人 弁理士 則 近 憲 佑 （ほか１名） 図面の浄書（自答に変更なし） 第 １ 図 １．５− 第２１ 第４図 第５図 第６図 １ρ 手続補正書（方式） ８１“耀５．り３８ 特許庁長官殿 １、事件の表示 昭和５８年特願第９８８８号 ２ 発明の名称 薄膜電界効果トランジスタの製造方法 ３ 補正をする者 事件との関係 特許出願人 （３０７）米京芝浦電気株式会社 ４代理人 〒１００ 東京都千代田区内辛町１−１−６ 束夙芝浦電気株式会社東京事務所内 以上
Claims (1)
- 基板上にゲート電極を形成する工程と、このゲート電極
表面にゲート絶縁膜を形成する工程と、この上にアモル
ファスシリコン膜及びソース、ドレイン電極を形成する
工程と、少なくとも前記ソース、ドレイン電極間のアモ
ルファスシリコン膜上に熱処理により重合させたポリイ
ミド樹脂膜を形成する工程とを具備した事を特徴とする
薄膜電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP988883A JPS59136971A (ja) | 1983-01-26 | 1983-01-26 | 薄膜電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP988883A JPS59136971A (ja) | 1983-01-26 | 1983-01-26 | 薄膜電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59136971A true JPS59136971A (ja) | 1984-08-06 |
Family
ID=11732675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP988883A Pending JPS59136971A (ja) | 1983-01-26 | 1983-01-26 | 薄膜電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59136971A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145870A (ja) * | 1984-12-19 | 1986-07-03 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスタおよびその製造方法 |
| JPS6272168A (ja) * | 1985-08-02 | 1987-04-02 | ゼネラル・エレクトリツク・カンパニイ | マトリクス液晶表示装置用のｎ↑＋非晶質シリコン薄膜電界効果トランジスタ |
| JPS62131575A (ja) * | 1985-12-03 | 1987-06-13 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS62140465A (ja) * | 1985-12-16 | 1987-06-24 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPH01228175A (ja) * | 1988-03-08 | 1989-09-12 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH02260570A (ja) * | 1988-12-24 | 1990-10-23 | Samsung Electron Devices Co Ltd | 多結晶シリコン薄膜トランジスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5625714A (en) * | 1979-08-09 | 1981-03-12 | Canon Inc | Color liquid crystal display cell |
| JPS5627114A (en) * | 1979-08-10 | 1981-03-16 | Canon Inc | Liquid crystal display cell |
-
1983
- 1983-01-26 JP JP988883A patent/JPS59136971A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5625714A (en) * | 1979-08-09 | 1981-03-12 | Canon Inc | Color liquid crystal display cell |
| JPS5627114A (en) * | 1979-08-10 | 1981-03-16 | Canon Inc | Liquid crystal display cell |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145870A (ja) * | 1984-12-19 | 1986-07-03 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスタおよびその製造方法 |
| JPS6272168A (ja) * | 1985-08-02 | 1987-04-02 | ゼネラル・エレクトリツク・カンパニイ | マトリクス液晶表示装置用のｎ↑＋非晶質シリコン薄膜電界効果トランジスタ |
| JPS62131575A (ja) * | 1985-12-03 | 1987-06-13 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS62140465A (ja) * | 1985-12-16 | 1987-06-24 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPH01228175A (ja) * | 1988-03-08 | 1989-09-12 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH02260570A (ja) * | 1988-12-24 | 1990-10-23 | Samsung Electron Devices Co Ltd | 多結晶シリコン薄膜トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62124775A (ja) | 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JP3040352B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6110279A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| KR20100135544A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| JPS62131578A (ja) | 薄膜トランジスタの製造方法 | |
| CA1177582A (en) | Methods of manufacturing semiconductor devices | |
| KR0154817B1 (ko) | 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법 | |
| JPS59136971A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| US5470769A (en) | Process for the preparation of a thin film transistor | |
| JP3901460B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03217059A (ja) | 薄膜トランジスタ | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JPH04109623A (ja) | ｐｎ接合を有する半導体装置 | |
| JPS6146068B2 (ja) | ||
| JPS60177676A (ja) | 薄膜トランジスタ素子およびその製造方法 | |
| US10170631B2 (en) | Manufacturing methods of oxide thin film transistors | |
| US10243082B2 (en) | Thin-film transistor array panel having thin-film transistors with corrosiveness resistance | |
| JPS59189676A (ja) | 半導体装置 | |
| JPS62160769A (ja) | 薄膜トランジスタ素子 | |
| JPH118396A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JP3016486B2 (ja) | 薄膜トランジスタ | |
| JPH0669503A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS5914672A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6367780A (ja) | 薄膜トランジスタおよびその製造法 | |
| JP3358308B2 (ja) | 薄膜トランジスタの製造方法 |