JPS6113670A - 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ - Google Patents
薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタInfo
- Publication number
- JPS6113670A JPS6113670A JP60134449A JP13444985A JPS6113670A JP S6113670 A JPS6113670 A JP S6113670A JP 60134449 A JP60134449 A JP 60134449A JP 13444985 A JP13444985 A JP 13444985A JP S6113670 A JPS6113670 A JP S6113670A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- field effect
- effect transistor
- gate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 55
- 239000010409 thin film Substances 0.000 title claims description 27
- 230000005669 field effect Effects 0.000 title claims description 18
- 239000010408 film Substances 0.000 claims description 53
- 239000011347 resin Substances 0.000 claims description 32
- 229920005989 resin Polymers 0.000 claims description 32
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000012212 insulator Substances 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910018487 Ni—Cr Inorganic materials 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 238000009826 distribution Methods 0.000 claims description 2
- 230000007935 neutral effect Effects 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 239000011651 chromium Substances 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 239000007789 gas Substances 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 150000004678 hydrides Chemical group 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 150000002632 lipids Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 102200056507 rs104894175 Human genes 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/077—Implantation of silicon on sapphire
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/15—Silicon on sapphire SOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、共面型（コプレナー）の自己整合型の電界効
果トランジスタの製造方法及びその方法に＝４− よって得られたトランジスタに関する。この方法は、３
つのマスク段階を含み、薄膜半導体を使用する６本発明
は、マイクロエレクトロニクス分野の広い表面を有する
デバイスに適用され、特に平らな液晶スクリーンやイメ
ージセンサの制御とアドレスに適用される。
果トランジスタの製造方法及びその方法に＝４− よって得られたトランジスタに関する。この方法は、３
つのマスク段階を含み、薄膜半導体を使用する６本発明
は、マイクロエレクトロニクス分野の広い表面を有する
デバイスに適用され、特に平らな液晶スクリーンやイメ
ージセンサの制御とアドレスに適用される。
（従来の技術）
現在、広い表面のデバイスに一番適する薄膜半導体は、
水素化アモルファスシリコン（ａ−８，：Ｈ）（ｈｙｄ
ｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ５ｉｌｉｃ
ｏｎ）である・水素化アモルファスシリコン（ａ−３，
：Ｈ）は、半導体付着温度が低温のため、ガラスの様に
経済的で、透明な基板を使用することが可能であるだけ
でなく、広い表面においても、付着膜の均一化を可能に
する。しかしながら、水素化アモルファスシリコン（ａ
−３＋：Ｈ）の使用は、主に４つの制約を強用し、その
ことは最適な性能レベルを持つデバイスを得るために重
視されなければならない。
水素化アモルファスシリコン（ａ−８，：Ｈ）（ｈｙｄ
ｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ５ｉｌｉｃ
ｏｎ）である・水素化アモルファスシリコン（ａ−３，
：Ｈ）は、半導体付着温度が低温のため、ガラスの様に
経済的で、透明な基板を使用することが可能であるだけ
でなく、広い表面においても、付着膜の均一化を可能に
する。しかしながら、水素化アモルファスシリコン（ａ
−３＋：Ｈ）の使用は、主に４つの制約を強用し、その
ことは最適な性能レベルを持つデバイスを得るために重
視されなければならない。
１番目の制約とは、良質の半導体−絶縁物のインターフ
ェイスを維持するために、半導体とゲート絶鉱膜は、ｌ
＋１１ ＬＺ範囲で連続的に付着される必要がある。水
素化アモルファスシリコン（ａ−８ｔ：Ｈ）の場合、ａ
−Ｓ ｌ： Ｈを付着するのに使わ才しるデバイスは
、最初の付着層の清潔さをそこなわせずに、ゲート絶縁
物の付着をも可能にするため、一般的に重視されている
。
ェイスを維持するために、半導体とゲート絶鉱膜は、ｌ
＋１１ ＬＺ範囲で連続的に付着される必要がある。水
素化アモルファスシリコン（ａ−８ｔ：Ｈ）の場合、ａ
−Ｓ ｌ： Ｈを付着するのに使わ才しるデバイスは
、最初の付着層の清潔さをそこなわせずに、ゲート絶縁
物の付着をも可能にするため、一般的に重視されている
。
２番目の制約どは、良好なソースとトレイン接触を必要
とすることであり、そのためには、ソース、ドレイン電
極と接触を持つａ−８＋：Ｈが高い割合でドーピングさ
れているものを使用する必要がある。良好なソースとド
レイン接触は、付着中に、ドーピング元％３ ＆含有す
る補充ガスを加えることによってドーピングされたａ−
８＋：ＩＩ膜の中間生成物によって得られるか、あるい
は、イオン注入法によって得られる。
とすることであり、そのためには、ソース、ドレイン電
極と接触を持つａ−８＋：Ｈが高い割合でドーピングさ
れているものを使用する必要がある。良好なソースとド
レイン接触は、付着中に、ドーピング元％３ ＆含有す
る補充ガスを加えることによってドーピングされたａ−
８＋：ＩＩ膜の中間生成物によって得られるか、あるい
は、イオン注入法によって得られる。
３番目の制約とは、水素化アモルファスシリコン（ａ−
５＋：Ｈ）の低導電性のため、チャネルとソース接触の
距離が、又、チャネルとドレイン接触の距離が最小であ
る必要がある。ゲート絶縁物中に生じる漂遊容量を減少
させるために、ソース。
５＋：Ｈ）の低導電性のため、チャネルとソース接触の
距離が、又、チャネルとドレイン接触の距離が最小であ
る必要がある。ゲート絶縁物中に生じる漂遊容量を減少
させるために、ソース。
ドレイン接触だけでなくゲートも又正確な方法（電極の
自己整合）で形成されなければならない。
自己整合）で形成されなければならない。
前記のゲート絶縁膜厚中のアクセス抵抗な除去するため
に、ソース、ドレイン接触だけでなくゲートも又半導体
膜の同じ側に位置しなければならない。現在生産される
薄膜トランジスタの大部分において、ゲートとソースと
ドレイン接触は、部分的に重複し、ａ−８１：Ｈｌｌｉ
のいずれかの面に位置する。最近開発がなされてきてい
る自己整合法は、構成をずらした薄膜トランジスタの生
産な可能にしている。例えば基板−ゲート−半導体絶縁
物−ドレインとソース接触という順の構成を持つもので
ある。自己整合法は、アズマ（ＡＳＭＡ）らによる文献
“Ｌ ＣＤパネルのための自己整合処理されたａ−Ｓ、
：ＩＩ ＴＦＴのマトリクス回路（Ａ ｓｅｌｆ−ａｌ
ｉｇｎ−ｍｅｎｔ ｐｒｏｃｅｓｓｅｄ ａ−３ＩＴＦ
Ｔ ｍａｔｒｉｘ ｃｊｒｃｕｊｔ ｆｏｒ ＬＣＤｐ
ａｎｅｌｓ）”のジャーナルニスアイディー８３ダイジ
エスト（Ｊｏｕｒｎａｌ ＳＩＤ ８３ Ｄｉｊｅｓｔ
）Ｐ１４４−”１４５に述べられている。ｎ型にドーピ
ングされたａ−８ｌ：Ｈ膜のソースとドレイン接触のカ
ットは、基板から照射により実行され、ゲートがマスク
として働くことが可能である。この手順は、ゲート接触
が、ａ−８１：Ｈ膜のいずれかの面上にある構造の型に
のみ適用され、透明にするために十分薄い必要がある。
に、ソース、ドレイン接触だけでなくゲートも又半導体
膜の同じ側に位置しなければならない。現在生産される
薄膜トランジスタの大部分において、ゲートとソースと
ドレイン接触は、部分的に重複し、ａ−８１：Ｈｌｌｉ
のいずれかの面に位置する。最近開発がなされてきてい
る自己整合法は、構成をずらした薄膜トランジスタの生
産な可能にしている。例えば基板−ゲート−半導体絶縁
物−ドレインとソース接触という順の構成を持つもので
ある。自己整合法は、アズマ（ＡＳＭＡ）らによる文献
“Ｌ ＣＤパネルのための自己整合処理されたａ−Ｓ、
：ＩＩ ＴＦＴのマトリクス回路（Ａ ｓｅｌｆ−ａｌ
ｉｇｎ−ｍｅｎｔ ｐｒｏｃｅｓｓｅｄ ａ−３ＩＴＦ
Ｔ ｍａｔｒｉｘ ｃｊｒｃｕｊｔ ｆｏｒ ＬＣＤｐ
ａｎｅｌｓ）”のジャーナルニスアイディー８３ダイジ
エスト（Ｊｏｕｒｎａｌ ＳＩＤ ８３ Ｄｉｊｅｓｔ
）Ｐ１４４−”１４５に述べられている。ｎ型にドーピ
ングされたａ−８ｌ：Ｈ膜のソースとドレイン接触のカ
ットは、基板から照射により実行され、ゲートがマスク
として働くことが可能である。この手順は、ゲート接触
が、ａ−８１：Ｈ膜のいずれかの面上にある構造の型に
のみ適用され、透明にするために十分薄い必要がある。
４番目の製造制約とは、マスク段階の数によって構成さ
れる。４つのマスク段階が、一般的に薄膜トランジスタ
に使われているのに反し、自己整合方法では、３段階で
十分である。Ｆ２造効率の向上と、コスト低減のため、
マスク段階の数を必要最小限まで抑える。
れる。４つのマスク段階が、一般的に薄膜トランジスタ
に使われているのに反し、自己整合方法では、３段階で
十分である。Ｆ２造効率の向上と、コスト低減のため、
マスク段階の数を必要最小限まで抑える。
従来、前記の４つの制約を満足できる方法は知られてい
ない８本発明によるｔａ造方法は、自己整合とイオン注
入技術によってこれらの制約を満足させる０本発明は、
マスク段階の数に３つに減らす事ができる。
ない８本発明によるｔａ造方法は、自己整合とイオン注
入技術によってこれらの制約を満足させる０本発明は、
マスク段階の数に３つに減らす事ができる。
（発明の課題）
本発明は、半導体膜とゲー）・絶縁膜の基板上への連続
的な付着である第１工程と、１度目の樹脂マスクをセッ
トし生温体腔とゲート絶縁膜を基板の面に到るまでエツ
チングすることによりメサを形成する第２工程と、不活
性絶縁膜の付着と＠１脂除去によりゲート絶縁物を表示
させる第３工程と、２度目の樹脂マスクのセットとホト
リソグラフィによるトランジスタのゲート電極の付着で
ある第４工程と、ゲート電極によって覆われていないゲ
ート絶縁膜を半導体膜が表出するまでエツチングする第
５工程と、イオン注入法によるソースとドレインのオー
ム接触を得る第６工程と、ゲート保護樹脂の除去と引き
続いて前工程に注入されたイオンの活性化をする第７工
程と、３度目の樹脂マスクセットによるソースとドレイ
ン電極の付着と樹脂の除去の第８工程とからなる共面型
の電極の自己整合を持つ薄膜電界効果トランジスタの製
造する方法に係るものである。
的な付着である第１工程と、１度目の樹脂マスクをセッ
トし生温体腔とゲート絶縁膜を基板の面に到るまでエツ
チングすることによりメサを形成する第２工程と、不活
性絶縁膜の付着と＠１脂除去によりゲート絶縁物を表示
させる第３工程と、２度目の樹脂マスクのセットとホト
リソグラフィによるトランジスタのゲート電極の付着で
ある第４工程と、ゲート電極によって覆われていないゲ
ート絶縁膜を半導体膜が表出するまでエツチングする第
５工程と、イオン注入法によるソースとドレインのオー
ム接触を得る第６工程と、ゲート保護樹脂の除去と引き
続いて前工程に注入されたイオンの活性化をする第７工
程と、３度目の樹脂マスクセットによるソースとドレイ
ン電極の付着と樹脂の除去の第８工程とからなる共面型
の電極の自己整合を持つ薄膜電界効果トランジスタの製
造する方法に係るものである。
本発明はまた。前述の製造方法によって得られる、絶縁
基板上に製造される共面型の自己整合電極を持つ薄膜電
界効果トランジスタに係るものである。
基板上に製造される共面型の自己整合電極を持つ薄膜電
界効果トランジスタに係るものである。
（実施例）
以下の実施例は液晶表示スクリーンの一部を構成する基
板上に、ａ−Ｓ＋：Ｈの薄膜トランジスタの製造方法に
関する。薄膜トランジスタは、広い表面デバイスの統合
した制御とアドレスを期待されている。本発明によるこ
の方法は、薄膜形成の付着に、他のアモルファスや多結
晶の半導体もまた適用できることである。本発明による
方法は、多足の製造方法に関する。簡素化の理由のため
、図面は、１つのトランジスタの製造だけを説明する。
板上に、ａ−Ｓ＋：Ｈの薄膜トランジスタの製造方法に
関する。薄膜トランジスタは、広い表面デバイスの統合
した制御とアドレスを期待されている。本発明によるこ
の方法は、薄膜形成の付着に、他のアモルファスや多結
晶の半導体もまた適用できることである。本発明による
方法は、多足の製造方法に関する。簡素化の理由のため
、図面は、１つのトランジスタの製造だけを説明する。
第１図は、本発明による製造方法の第１工程を説明する
ものである。この工程は透明基板１上への付着からなり
、水素化アモルファスシリコン膜２と、引き続き絶縁物
３である。もし、基板１がガラスならば、そのガラスの
性質をそこなわせない温度で付着過程が実行されなけれ
ばならない。
ものである。この工程は透明基板１上への付着からなり
、水素化アモルファスシリコン膜２と、引き続き絶縁物
３である。もし、基板１がガラスならば、そのガラスの
性質をそこなわせない温度で付着過程が実行されなけれ
ばならない。
半導体の場合、約２００から３００℃の付着温度が、光
放電気相成長（ａ ｌｕｍｉｎｏｕｓ ｄｉｓｃｈａｒ
ｇｅ ｇａｓｅｏｕｓｐｈａｓｅ）付着方法によって得
られる事ができる。水素化物は、周知の方法により、付
着中結合を生じる。絶縁膜３は、同じ気体プラズマ還元
過程により膜２に付着される。そのガスの性質は、１；
）だい絶縁物の型に依存する。例えば、もし絶縁物３が
、窒化硅素（Ｓｉ３Ｎ４）ならば、シラン（Ｓ、Ｈ４）
とアンモニアガス（Ｎｌ（３）の混合物が還元される。
放電気相成長（ａ ｌｕｍｉｎｏｕｓ ｄｉｓｃｈａｒ
ｇｅ ｇａｓｅｏｕｓｐｈａｓｅ）付着方法によって得
られる事ができる。水素化物は、周知の方法により、付
着中結合を生じる。絶縁膜３は、同じ気体プラズマ還元
過程により膜２に付着される。そのガスの性質は、１；
）だい絶縁物の型に依存する。例えば、もし絶縁物３が
、窒化硅素（Ｓｉ３Ｎ４）ならば、シラン（Ｓ、Ｈ４）
とアンモニアガス（Ｎｌ（３）の混合物が還元される。
二酸化硅素（Ｓ ＋ Ｏ−）と酸窒化シリコン（ＳｉＯ
Ｎ）の様な絶縁物もまた適当であろう。膜３の付着温度
は、ａ−８，：Ｈ膜の付着温度を超える必要はなし１゜
そのため、水素は、前記の膜から逃げることはない。付
着の厚さは、例えば８−８．：Ｔｌ膜２は約０．２〜０
．５μｍであり、絶縁膜は、０．１〜０．２μｍである
。
Ｎ）の様な絶縁物もまた適当であろう。膜３の付着温度
は、ａ−８，：Ｈ膜の付着温度を超える必要はなし１゜
そのため、水素は、前記の膜から逃げることはない。付
着の厚さは、例えば８−８．：Ｔｌ膜２は約０．２〜０
．５μｍであり、絶縁膜は、０．１〜０．２μｍである
。
第２図と第３図は、この方法の第２工程を説明するもの
である。第２図は第１図に対応する正面図であり、第３
図は平面図である。この第２工程１ま、１番目のマスク
段階からなり、このマスク段階は、トランジスタが製造
されるメサを形成するのに使われる。この方法は、保持
されるべき部分（これからのトランジスタにつき１コの
メサ）を、樹脂筒４によって保護する手順と、除去され
るベき部分を、化学的に、あるいは乾燥法（プラズマ）
によってエツチングする手順を含みこれらは周知の手順
である。この様に、半導体２−絶縁物３−樹脂４の３つ
の膜が、基板１上に重ねられる。メサの寸法は、それぞ
れのトランジスタの耐えろる電流強度に依存する。提案
されたタイプの可能な大きさのオーダーは、約３０μｍ
ないし１００μｍである。
である。第２図は第１図に対応する正面図であり、第３
図は平面図である。この第２工程１ま、１番目のマスク
段階からなり、このマスク段階は、トランジスタが製造
されるメサを形成するのに使われる。この方法は、保持
されるべき部分（これからのトランジスタにつき１コの
メサ）を、樹脂筒４によって保護する手順と、除去され
るベき部分を、化学的に、あるいは乾燥法（プラズマ）
によってエツチングする手順を含みこれらは周知の手順
である。この様に、半導体２−絶縁物３−樹脂４の３つ
の膜が、基板１上に重ねられる。メサの寸法は、それぞ
れのトランジスタの耐えろる電流強度に依存する。提案
されたタイプの可能な大きさのオーダーは、約３０μｍ
ないし１００μｍである。
第４図と第５図は、一方がソースかドレインと他方がゲ
ートとの間の短絡を防ぐために、メサの面々を不活性化
する絶縁物５の付着からなる第３工程の方法を説明する
ものである。第４図に示す様に、絶縁１１り５は、前述
の付着方法の１つによって付着される。絶縁物は、二酸
化シリコン（Ｓ＋０２）、窒化硅素（Ｓ １３Ｎ、）、
あるいは、他のどんな絶縁物も可能である。不活性絶ｉ
？′Ｓは、０．５μ閣厚まで可能である。リフト−オフ
方法を用いる事によって、２段階から存在するｖＡ脂元
素４が除去され、第５図に示す様に、第１工程中に付着
されたゲート絶縁物３が再現する作成効果を持つ。
ートとの間の短絡を防ぐために、メサの面々を不活性化
する絶縁物５の付着からなる第３工程の方法を説明する
ものである。第４図に示す様に、絶縁１１り５は、前述
の付着方法の１つによって付着される。絶縁物は、二酸
化シリコン（Ｓ＋０２）、窒化硅素（Ｓ １３Ｎ、）、
あるいは、他のどんな絶縁物も可能である。不活性絶ｉ
？′Ｓは、０．５μ閣厚まで可能である。リフト−オフ
方法を用いる事によって、２段階から存在するｖＡ脂元
素４が除去され、第５図に示す様に、第１工程中に付着
されたゲート絶縁物３が再現する作成効果を持つ。
＝１２−
第４工程は、一般にアルミニウムによるゲート金属６の
付着と、２度目のマスク段階を構成する金属ゲートの一
般的なホトリソグラフィカットの実施とからなる。第６
図と第７図は正面図と平面図であり、蒸着によって約０
．２μｍの厚さに付着された金属膜６を示す。金属膜６
上に付着された樹脂マスク７を見る事も又できる。この
マスクは、トランジスタのゲート電極６１の範囲を決定
する。
付着と、２度目のマスク段階を構成する金属ゲートの一
般的なホトリソグラフィカットの実施とからなる。第６
図と第７図は正面図と平面図であり、蒸着によって約０
．２μｍの厚さに付着された金属膜６を示す。金属膜６
上に付着された樹脂マスク７を見る事も又できる。この
マスクは、トランジスタのゲート電極６１の範囲を決定
する。
このマスクが、例えばＴの形とすると、それにおける垂
直部分の幅Ｌ（約２〜１０μｍ）は、トランジスタのチ
ャネル長を決定し、水平バーはソケットとして働く。第
８図と第９図は、また正面図と平面図であり、この方法
の第４工程の最後に得られたデバイスを説明し、ゲート
電極６】は、マスク７によって覆われ、マスク７は、範
囲を同一に限定するのに使われた。
直部分の幅Ｌ（約２〜１０μｍ）は、トランジスタのチ
ャネル長を決定し、水平バーはソケットとして働く。第
８図と第９図は、また正面図と平面図であり、この方法
の第４工程の最後に得られたデバイスを説明し、ゲート
電極６】は、マスク７によって覆われ、マスク７は、範
囲を同一に限定するのに使われた。
第５工程は、ソースとドレイン接触が形成されるａ−３
Ｈ： Ｈ領域面を表にさらすためゲート電極６１の真下
に直接位置しないゲート絶縁体を、化学的に、あるいは
乾燥法によってエツチングすることからなる。この段階
で、ゲート電極６１と樹脂７により形成さＪした即金体
によって保護されていない不活性絶縁体５の一部分、あ
るいは、すべてが除去され、ゲート電極が投影するメサ
の側面にみられる絶縁物３が、前記のエツチングによっ
て傷つけられることはない。絶縁膜５は、絶縁膜３の厚
さの約５倍であり、その膜厚の差の結果として不活性絶
縁の厚さを維持することが可能である。
Ｈ： Ｈ領域面を表にさらすためゲート電極６１の真下
に直接位置しないゲート絶縁体を、化学的に、あるいは
乾燥法によってエツチングすることからなる。この段階
で、ゲート電極６１と樹脂７により形成さＪした即金体
によって保護されていない不活性絶縁体５の一部分、あ
るいは、すべてが除去され、ゲート電極が投影するメサ
の側面にみられる絶縁物３が、前記のエツチングによっ
て傷つけられることはない。絶縁膜５は、絶縁膜３の厚
さの約５倍であり、その膜厚の差の結果として不活性絶
縁の厚さを維持することが可能である。
この工程の最後に得られたデバイスは、第１０図と第１
１図に示された形状であり、それぞれ正面図と平面図で
ある。
１図に示された形状であり、それぞれ正面図と平面図で
ある。
この方法の第６工程は、表出された半導体２上に、ソー
スとドレインのオーム接触を得ることからなっている。
スとドレインのオーム接触を得ることからなっている。
周囲温度でイオン注入法を実行し、第１２図は、この方
法のこの工程を説明する。例えば、Ｎ型接触を得るため
には、注入イオンは、リン、あるいはヒ素であり、Ｐ型
接触を得るためには、ボロンである。自己整合は、ゲー
ト電極によって得られ、ゲー］・電極は、それ自身樹脂
７によって覆われている。この樹脂膜７は、ゲート絶縁
体へ注入イオンの侵入を防ぐための補充的保護を成す。
法のこの工程を説明する。例えば、Ｎ型接触を得るため
には、注入イオンは、リン、あるいはヒ素であり、Ｐ型
接触を得るためには、ボロンである。自己整合は、ゲー
ト電極によって得られ、ゲー］・電極は、それ自身樹脂
７によって覆われている。この樹脂膜７は、ゲート絶縁
体へ注入イオンの侵入を防ぐための補充的保護を成す。
注入イオン旦は、半導体膜厚の関数として、Ｎ型接触の
場合、５０〜２５０ｋｅ Ｖ間のエネルギーに対し、２
〜３ Ｘ １０”／ｃ＋＋＋２である。要求されるトラ
ンジスタの性能水準の関数として注入イオン分布を最適
にするため、異なるエネルギーレベルで注入を実施する
ことは、適切である。
場合、５０〜２５０ｋｅ Ｖ間のエネルギーに対し、２
〜３ Ｘ １０”／ｃ＋＋＋２である。要求されるトラ
ンジスタの性能水準の関数として注入イオン分布を最適
にするため、異なるエネルギーレベルで注入を実施する
ことは、適切である。
この方法の第７工程は、ゲート電極を保護する樹脂７を
除去し、そして注入物を活性化することからなる。樹脂
７は、化学的に、あるいは、乾燥法によって除去される
。注入物は、約２００〜３００℃の温度の中性ガス流下
、すなわち、ａ−８ｌ：Ｈ膜からの水素の無外拡散（ｎ
ｏｎ−ｅｘｏｄｉｆｆｕｓｊｏｎ）に適合性のあるガス
下でアニーリングされることによって活性化される。こ
の方法の有利さは、トランジスタチャネルのアクセス抵
抗の形成防止である。
除去し、そして注入物を活性化することからなる。樹脂
７は、化学的に、あるいは、乾燥法によって除去される
。注入物は、約２００〜３００℃の温度の中性ガス流下
、すなわち、ａ−８ｌ：Ｈ膜からの水素の無外拡散（ｎ
ｏｎ−ｅｘｏｄｉｆｆｕｓｊｏｎ）に適合性のあるガス
下でアニーリングされることによって活性化される。こ
の方法の有利さは、トランジスタチャネルのアクセス抵
抗の形成防止である。
この段階は、第１３図に説明され、第１３図は、樹脂７
の除去と注入物の活性化後に得られたデバ・イスを示す
。２００℃〜３００℃の間の温度で第６工程を実施する
ことが可能であり、従って、不純物が注入されるやいな
や不純物を活性化することも可能である。この場合、第
７工程は、ゲートから樹脂７をｌｌｖりさることからな
る。樹脂７は、アニーリングさｊしてきているので、プ
ラズマエツチングが必要となるだろう。
の除去と注入物の活性化後に得られたデバ・イスを示す
。２００℃〜３００℃の間の温度で第６工程を実施する
ことが可能であり、従って、不純物が注入されるやいな
や不純物を活性化することも可能である。この場合、第
７工程は、ゲートから樹脂７をｌｌｖりさることからな
る。樹脂７は、アニーリングさｊしてきているので、プ
ラズマエツチングが必要となるだろう。
第８工程、最終工程は、ドーピングされた半導体上１こ
、ソースとトレインの金属接触を作ることからなる。こ
れは、３度目のマスク段階と、リフト−オフ方法によっ
て得られる。金属接触は、一般に、アルミニウムであり
、蒸着により付着される。金属接触は、また、Ｃｒある
いはＮｉ−Ｃｒ合金からも作ることができる。この様な
製造過程において、チャネル長は、ゲートにより定めら
れ。
、ソースとトレインの金属接触を作ることからなる。こ
れは、３度目のマスク段階と、リフト−オフ方法によっ
て得られる。金属接触は、一般に、アルミニウムであり
、蒸着により付着される。金属接触は、また、Ｃｒある
いはＮｉ−Ｃｒ合金からも作ることができる。この様な
製造過程において、チャネル長は、ゲートにより定めら
れ。
チャネル幅は、メサによって定めろｈる。そのため、ソ
ースとドレインの位置は、ゲートとメサについてはと重
要ではない、肝心な点は、ゲート電極と、ソース、ドレ
イン電極間に生じうる短終を妨げることである。それゆ
え、接触間に完全な余裕を与え保持することが必要であ
り、これは５〜ＩＯμ釦である。この距離は、例えば２
０ｃｍ Ｘ ２０ｃｍの広い表面の製造工程の範囲にお
いて適合できる。
ースとドレインの位置は、ゲートとメサについてはと重
要ではない、肝心な点は、ゲート電極と、ソース、ドレ
イン電極間に生じうる短終を妨げることである。それゆ
え、接触間に完全な余裕を与え保持することが必要であ
り、これは５〜ＩＯμ釦である。この距離は、例えば２
０ｃｍ Ｘ ２０ｃｍの広い表面の製造工程の範囲にお
いて適合できる。
第１４図、第１５図、第１６図は、この方法の最終工程
を説明するものである。周知のマスク過程を用い。
を説明するものである。周知のマスク過程を用い。
樹脂元素８がそれぞれのこれからのトランジスタ」−に
付着される。樹脂光ヌ・Ｊは、メタライズされていない
部分、特に、グー１−電極６１、その下の層のゲート絶
縁層３、そしてメタライズされていないドーピングされ
た半導体の部分をそれぞれすべて覆う。金属膜９の厚さ
は、事実上０．２μｍに等しい。
付着される。樹脂光ヌ・Ｊは、メタライズされていない
部分、特に、グー１−電極６１、その下の層のゲート絶
縁層３、そしてメタライズされていないドーピングされ
た半導体の部分をそれぞれすべて覆う。金属膜９の厚さ
は、事実上０．２μｍに等しい。
第１５図、第１６図は、最後に得られた構造の正面図、
平面図である。樹脂のリフト−オフ作用は、ソース電極
とトレイン電極をそれぞれ９１．９２と定める事により
、最終構造を与える。
平面図である。樹脂のリフト−オフ作用は、ソース電極
とトレイン電極をそれぞれ９１．９２と定める事により
、最終構造を与える。
本発明による製造方法は、チャネルの長さが、ゲートに
よって決定され、チャネルの幅が、メサによって決定さ
れる＋ｔａを導、く。
よって決定され、チャネルの幅が、メサによって決定さ
れる＋ｔａを導、く。
マトリクス状アクセス表示スクリーンの製造範囲では、
金属膜９は、それぞれのトランジスタのソース、ドレイ
ン電極の形成のほかに、ソース電極まで、あるいはドレ
イン電極までの導電アクセ入通路の形成にも又使われる
。このスクリーンは。
金属膜９は、それぞれのトランジスタのソース、ドレイ
ン電極の形成のほかに、ソース電極まで、あるいはドレ
イン電極までの導電アクセ入通路の形成にも又使われる
。このスクリーンは。
トランスミッションに使用されることができる。
なぜなら、基板が透明であり、且つ、広く覆われた不活
性絶縁物が、その光学的な性質と、限られた厚さの結果
として同様に透明であるからである。
性絶縁物が、その光学的な性質と、限られた厚さの結果
として同様に透明であるからである。
（発明の効果）
以上説明したように、この発明によれば、以下の効果が
得られる。
得られる。
（イ）一般的に、薄膜トランジスタでは、４つのマスク
段階が使われるのに反し、自己整合方法では、３つのマ
スク段階で十分であり、そのため製造効率が増加し、コ
ストが低減できる。
段階が使われるのに反し、自己整合方法では、３つのマ
スク段階で十分であり、そのため製造効率が増加し、コ
ストが低減できる。
（ロ）絶縁基板と、不活性絶縁物が透明であるために、
液晶表示スクリーンのトランスミッションに使用できる
。
液晶表示スクリーンのトランスミッションに使用できる
。
第１図はこの発明による方法の第１工程を示す図、第２
回と第３図はこの方法の第２工程を示す図、第４図と第
５図はこの方法の第３工程を示す図、第６図ど第７図と
第８図と第９図は、この方法の第４工程を示す図、第１
Ｏ図と第１１図はこの方法の第５工程を示す図、第１２
図はこの方法の第６工程を示す図、第１３図はこの方法
の第７工程を示す図、第１４図と第１５図と第１６図は
、この方法の第８工程を示す図である。 １−ｍ−基板、 ２−ｍ＝水素化アモルファスシリコン（ａ−８＋：Ｈ）
、３−−−ゲート絶縁膜、 ４−ｍ−樹脂膜、５
−ｍ−絶縁膜、 ６−−−金属収、７−−
−樹脂膜、 ８−−一慴脂膜、９−ｍ−金属
膜、 ６１−ｍ−ゲート電極、９１−ｍ−
ソース電極、 ９２−ｍ−ドレイン電極。
回と第３図はこの方法の第２工程を示す図、第４図と第
５図はこの方法の第３工程を示す図、第６図ど第７図と
第８図と第９図は、この方法の第４工程を示す図、第１
Ｏ図と第１１図はこの方法の第５工程を示す図、第１２
図はこの方法の第６工程を示す図、第１３図はこの方法
の第７工程を示す図、第１４図と第１５図と第１６図は
、この方法の第８工程を示す図である。 １−ｍ−基板、 ２−ｍ＝水素化アモルファスシリコン（ａ−８＋：Ｈ）
、３−−−ゲート絶縁膜、 ４−ｍ−樹脂膜、５
−ｍ−絶縁膜、 ６−−−金属収、７−−
−樹脂膜、 ８−−一慴脂膜、９−ｍ−金属
膜、 ６１−ｍ−ゲート電極、９１−ｍ−
ソース電極、 ９２−ｍ−ドレイン電極。
Claims (13)
- （１）半導体膜とゲート絶縁膜の基板上ヘの連続的な付
着をする第１工程、１度目の樹脂マスクをセットし半導
体膜とゲート絶縁膜を基板の面に到るまでエッチングす
ることによりメサを形成する第２工程、不活性絶縁膜の
付着と樹脂除去によりゲート絶縁物を表示させる第３工
程、２度目の樹脂マスクのセットとホトリソグラフィに
よるトランジスタのゲート電極の付着である第４工程、
ゲート電極によって覆われていないゲート絶縁膜を半導
体膜が表出するまでエッチングする第５工程、イオン注
入法によるソースとドレインのオーム接触を得る第６工
程、ゲート保護樹脂の除去と引き続いて前工程に注入さ
れたイオンの活性化をする第７工程、３度目の樹脂マス
クセットによるソースとドレイン電極の付着と樹脂の除
去の第８工程、とからなる少なくとも１つの共面型の電
極の自己整合を持つ薄膜電界効果トランジスタを製造す
る方法。 - （２）前記第１工程中に、半導体膜とゲート絶縁膜が同
じ付着デバイスで同じ方法によって付着されることを特
徴とする特許請求の範囲第１項に記載の薄膜電界効果ト
ランジスタを製造する方法。 - （３）前記付着方法が、光放電気相成長付着方法である
ことを特徴とする特許請求の範囲第２項に記載の薄膜電
界効果トランジスタを製造する方法。 - （４）前記半導体膜が、水素化アモルファスシリコン膜
であることを特徴とする特許請求の範囲第１項に記載の
薄膜電界効果トランジスタを製造する方法。 - （５）前記ゲート絶縁物が、二酸化シリコン（ＳｉＯ＿
２）、窒化硅素（Ｓｉ＿３Ｎ＿４）、あるいは酸窒化シ
リコン（ＳｉＯＮ）からなることを特徴とする特許請求
の範囲第１項に記載の薄膜電界効果トランジスタを製造
する方法。 - （６）前記ソースとドレインのオーム接触がｎ型で前記
注入イオンがリンかヒ素からなることを特徴とする特許
請求の範囲第１項に記載の薄膜電界効果トランジスタを
製造する方法。 - （７）前記注入イオンがボロンのとき、前記ソースとド
レインのオーム接触はＰ型であることを特徴とする特許
請求の範囲第１項に記載の薄膜電界効果トランジスタを
製造する方法。 - （８）前記注入イオンの分布を最適にするため、前記第
６工程のイオン注入が異なるエネルギーレベルで実行さ
れることを特徴とする特許請求の範囲第１項に記載の薄
膜電界効果トランジスタを製造する方法。 - （９）前記ゲート電極、前記ソース電極、前記ドレイン
電極が、アルミニウムやクロムのような金属から、ある
いはニッケル−クロム（Ｎｉ−Ｃｒ）合金から製造され
ることを特徴とする特許請求の範囲第１項に記載の薄膜
電界効果トランジスタを製造する方法。 - （１０）前記ゲート電極、前記ソース電極、前記ドレイ
ン電極が蒸着によって付着されることを特徴とする特許
請求の範囲第１項に記載の薄膜電界効果トランジスタを
製造する方法。 - （１１）前記注入イオンが、中性ガス流下でアニーリン
グされることによって活性化されることを特徴とする特
許請求の範囲第１項に記載の薄膜電界効果トランジスタ
を製造する方法。 - （１２）半導体膜とゲート絶縁膜の基板上への連続的な
付着をする第１工程と、１度目の樹脂マスクをセットし
半導体膜とゲート絶縁膜を基板の面に到るまでエッチン
グすることによりメサを形成する第２工程と、不活性絶
縁膜の付着と樹脂除去によりゲート絶縁物を表示させる
第３工程と、２度目の樹脂マスクのセットとホトリソグ
ラフィによるトランジスタのゲート電極の付着である第
４工程と、ゲート電極によって覆われていないゲート絶
縁膜を半導体が表出するまでエッチングする第５工程と
、イオン注入法によるソースとドレインのオーム接触を
得る第６工程と、ゲート保護樹脂の除去と引き続いて前
工程に注入されたイオンの活性化をする第７工程と、３
度目の樹脂マスクセットによるソースとドレイン電極の
付着と樹脂の除去の第８工程、とからなる薄膜薄膜電界
効果トランジスタを製造する方法によって得られる絶縁
基板上に製造された自己整合電極を持つ共面型の薄膜電
界効果トランジスタ。 - （１３）前記絶縁基板が透明であることを特徴とする特
許請求の範囲第１２項に記載の薄膜電界効果トランジス
タ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8409875A FR2566583B1 (fr) | 1984-06-22 | 1984-06-22 | Procede de fabrication d'au moins un transistor a effet de champ en couche mince, et transistor obtenu par ce procede |
| FR8409875 | 1984-06-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6113670A true JPS6113670A (ja) | 1986-01-21 |
Family
ID=9305346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60134449A Pending JPS6113670A (ja) | 1984-06-22 | 1985-06-21 | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4704784A (ja) |
| EP (1) | EP0165863A1 (ja) |
| JP (1) | JPS6113670A (ja) |
| FR (1) | FR2566583B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224255A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 液晶表示装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2579806B1 (fr) * | 1985-03-26 | 1987-05-07 | Morin Francois | Procede de fabrication d'un ecran d'affichage a cristaux liquides et a reseau de diodes |
| US4803173A (en) * | 1987-06-29 | 1989-02-07 | North American Philips Corporation, Signetics Division | Method of fabrication of semiconductor device having a planar configuration |
| US4918504A (en) * | 1987-07-31 | 1990-04-17 | Nippon Telegraph And Telephone Corporation | Active matrix cell |
| EP0457596B1 (en) * | 1990-05-17 | 1995-12-06 | Sharp Kabushiki Kaisha | Process for fabricating a thin film transistor |
| US5403762A (en) | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
| US5482872A (en) * | 1994-01-31 | 1996-01-09 | Motorola, Inc. | Method of forming isolation region in a compound semiconductor substrate |
| JP4307635B2 (ja) * | 1999-06-22 | 2009-08-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4243455B2 (ja) * | 2002-05-21 | 2009-03-25 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| GB2421115A (en) * | 2004-12-09 | 2006-06-14 | Seiko Epson Corp | A self-aligning patterning method for use in the manufacture of a plurality of thin film transistors |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3740280A (en) * | 1971-05-14 | 1973-06-19 | Rca Corp | Method of making semiconductor device |
| US3890632A (en) * | 1973-12-03 | 1975-06-17 | Rca Corp | Stabilized semiconductor devices and method of making same |
| US4054895A (en) * | 1976-12-27 | 1977-10-18 | Rca Corporation | Silicon-on-sapphire mesa transistor having doped edges |
| US4263709A (en) * | 1977-11-17 | 1981-04-28 | Rca Corporation | Planar semiconductor devices and method of making the same |
| US4422090A (en) * | 1979-07-25 | 1983-12-20 | Northern Telecom Limited | Thin film transistors |
| US4242156A (en) * | 1979-10-15 | 1980-12-30 | Rockwell International Corporation | Method of fabricating an SOS island edge passivation structure |
| US4404731A (en) * | 1981-10-01 | 1983-09-20 | Xerox Corporation | Method of forming a thin film transistor |
| JPS59920A (ja) * | 1982-06-23 | 1984-01-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6054450A (ja) * | 1983-09-05 | 1985-03-28 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1984
- 1984-06-22 FR FR8409875A patent/FR2566583B1/fr not_active Expired
-
1985
- 1985-06-13 EP EP85401175A patent/EP0165863A1/fr not_active Withdrawn
- 1985-06-19 US US06/746,316 patent/US4704784A/en not_active Expired - Fee Related
- 1985-06-21 JP JP60134449A patent/JPS6113670A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224255A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2566583A1 (fr) | 1985-12-27 |
| EP0165863A1 (fr) | 1985-12-27 |
| US4704784A (en) | 1987-11-10 |
| FR2566583B1 (fr) | 1986-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954855A (en) | Thin film transistor formed on insulating substrate | |
| US5976902A (en) | Method of fabricating a fully self-aligned TFT-LCD | |
| US4141022A (en) | Refractory metal contacts for IGFETS | |
| KR100292922B1 (ko) | 박막트랜지스터,박막트랜지스터의제조방법및액정표시장치 | |
| KR100225098B1 (ko) | 박막트랜지스터의 제조방법 | |
| US6410411B1 (en) | Electronic device and their manufacture | |
| JP2656495B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05152569A (ja) | 電界効果型薄膜トランジスタおよびその製造方法 | |
| JPH0618215B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JP3352191B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3122177B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH02222546A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3210196B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3419073B2 (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
| JPH05206166A (ja) | 薄膜トランジスタ | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JPH0323429A (ja) | 薄膜トランジスタ | |
| JP3331642B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3025342B2 (ja) | 薄膜トランジスタおよびその形成方法 | |
| JP2630195B2 (ja) | 薄膜電界効果トランジスタとその製造方法 |