JPS59136934A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59136934A JPS59136934A JP1185183A JP1185183A JPS59136934A JP S59136934 A JPS59136934 A JP S59136934A JP 1185183 A JP1185183 A JP 1185183A JP 1185183 A JP1185183 A JP 1185183A JP S59136934 A JPS59136934 A JP S59136934A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- oxide film
- thickness
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000010410 layer Substances 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 19
- 238000000034 method Methods 0.000 abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 238000005498 polishing Methods 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 238000001947 vapour-phase growth Methods 0.000 abstract description 3
- 239000000843 powder Substances 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 abstract 2
- 239000003513 alkali Substances 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000001771 vacuum deposition Methods 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007738 vacuum evaporation Methods 0.000 description 3
- 239000006061 abrasive grain Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法で、特に半導体装置の表
面を平坦化する方法に関するものである。
面を平坦化する方法に関するものである。
近年の著しいＬＳＩ技術の進展に伴い、集積回路が高密
度になってきておシ、それに対応して素子寸法が微細化
している。しかしこれらの集積回路は配線に要する面積
もチップの３０〜５０％を占めるので、配線領域の微小
化も同時に進めない限シ、高密化が困難であった。この
ため配線の多層化が試みられ、特に二層アルミニウム配
線は実用的に用いられるようになった。
度になってきておシ、それに対応して素子寸法が微細化
している。しかしこれらの集積回路は配線に要する面積
もチップの３０〜５０％を占めるので、配線領域の微小
化も同時に進めない限シ、高密化が困難であった。この
ため配線の多層化が試みられ、特に二層アルミニウム配
線は実用的に用いられるようになった。
しかしながら、従来の二層アルミニウム配線は、第二層
アルミニウム配線がすでに凹凸の多い表面にパターン形
成された１μｍ程度の比較的厚い第一層アルミニウム配
線の上の、シリコン酸化膜やシリコン窒化膜等の層間絶
縁膜の上に形成されるため表面段差が極めて大きくなシ
、配線の断線が生じ易い欠点があシ、歩留シの低下の原
因となっていた。
アルミニウム配線がすでに凹凸の多い表面にパターン形
成された１μｍ程度の比較的厚い第一層アルミニウム配
線の上の、シリコン酸化膜やシリコン窒化膜等の層間絶
縁膜の上に形成されるため表面段差が極めて大きくなシ
、配線の断線が生じ易い欠点があシ、歩留シの低下の原
因となっていた。
そこで、集積回路表面の平坦化を実現するために■絶縁
膜堆積方法を常圧法から低圧法、熱分解法からプラズマ
法へと変える、■方向性のエツチングす々わち平行平板
型反応性スパッタエツチングを用いて平坦化を行う、■
第二層アルミニウム膜を薄くする、等の改良が成されて
来たが、未だ十分な効果を得るまでに到らなかった。
膜堆積方法を常圧法から低圧法、熱分解法からプラズマ
法へと変える、■方向性のエツチングす々わち平行平板
型反応性スパッタエツチングを用いて平坦化を行う、■
第二層アルミニウム膜を薄くする、等の改良が成されて
来たが、未だ十分な効果を得るまでに到らなかった。
第１図は従来のＭＯ８集積回路の一部を拡大したＭＯ８
電界効果トランジスタの模式的断面図である。１はＰ型
シリコン基板、２はフィールド酸化膜、３はチャネルス
トッパ領域、４はケート酸化膜、５は多結晶シリコシ”
、６はソース・ドレイン領域、７および９は層間絶縁膜
、例えばＣＶＤ法によるシリコン酸化膜、８は第一層ア
ルミニウム配線、１０は第二層アルミニウム配線という
構成が多用されている。
電界効果トランジスタの模式的断面図である。１はＰ型
シリコン基板、２はフィールド酸化膜、３はチャネルス
トッパ領域、４はケート酸化膜、５は多結晶シリコシ”
、６はソース・ドレイン領域、７および９は層間絶縁膜
、例えばＣＶＤ法によるシリコン酸化膜、８は第一層ア
ルミニウム配線、１０は第二層アルミニウム配線という
構成が多用されている。
図中Ａは金属配＃腺厚が薄く断線故障を起こし易い箇所
を示したもので、これは寸法の微細化のために平行平板
型プラズマエツチング法による方向性エツチングを用い
、急峻なエツジプロファイルを実現したこと、通常アル
ミニウム膜は電子銃型真空蒸着法によって被着されるの
で、急峻な段差の側壁部への被覆状態は悪いことなどに
起因する。
を示したもので、これは寸法の微細化のために平行平板
型プラズマエツチング法による方向性エツチングを用い
、急峻なエツジプロファイルを実現したこと、通常アル
ミニウム膜は電子銃型真空蒸着法によって被着されるの
で、急峻な段差の側壁部への被覆状態は悪いことなどに
起因する。
また表面の凹凸は写真蝕刻法におけるレジストの膜厚の
むらをも生じ、その結果配線の微細化を困難としていた
。
むらをも生じ、その結果配線の微細化を困難としていた
。
本発明の目的は半導体装置の表面を平坦化し、二層以上
の多層配線を容易に、しかも高歩留シで実現でき、しか
も従来よシ微細な寸法の配線が形成できる半導体装置の
製造方法を提供することにある。
の多層配線を容易に、しかも高歩留シで実現でき、しか
も従来よシ微細な寸法の配線が形成できる半導体装置の
製造方法を提供することにある。
本発明によると半導体装置の配線上にこの配線とその上
層の配線とを絶縁するだめの層間絶縁膜を堆積した後、
メカノケミカルボリジングを施して前記層間絶縁膜表面
を平坦化することを％徴とする半導体装置の製造方法が
得られる。
層の配線とを絶縁するだめの層間絶縁膜を堆積した後、
メカノケミカルボリジングを施して前記層間絶縁膜表面
を平坦化することを％徴とする半導体装置の製造方法が
得られる。
メカノケミカルボリジングは例えばシリコンウェハに対
しては直径約０．０１μｍのシリカ（Ｓｉｎ、）の砥粒
を弱アルカリ液に懸濁させた研摩液とポリウレタン系の
布を使ってボリシングを行うもので、砥粒（Ｓ ｔ ０
２ ）とシリコンウェハとの摩擦による物理的な研摩作
用と摩擦中の発熱による温度上昇のための弱アルカリの
研摩液へのシリコンの化学的な溶去作用が混在したボリ
シングをいう。またメカノケミカルポリシンクは、シリ
コンウェハ等の基板を研摩する際の最終工程に用いられ
ておυ、ボリシングされた基板表面は平坦な無歪鏡面で
ある。
しては直径約０．０１μｍのシリカ（Ｓｉｎ、）の砥粒
を弱アルカリ液に懸濁させた研摩液とポリウレタン系の
布を使ってボリシングを行うもので、砥粒（Ｓ ｔ ０
２ ）とシリコンウェハとの摩擦による物理的な研摩作
用と摩擦中の発熱による温度上昇のための弱アルカリの
研摩液へのシリコンの化学的な溶去作用が混在したボリ
シングをいう。またメカノケミカルポリシンクは、シリ
コンウェハ等の基板を研摩する際の最終工程に用いられ
ておυ、ボリシングされた基板表面は平坦な無歪鏡面で
ある。
このようなメカノケミカルボリジングをシリコンウェハ
゛のポリシンクに適用する場合には、研摩量に厳しい制
限はないが、本発明で用いられているように堆積した絶
縁膜の凹凸量が数千λ程度でしかも研摩ずべき膜ＪＶ、
ｔｉ２μｍ以下と非常に薄いため、研摩方法がかなり大
きく制限される。このような制限のもとで、数千へ程度
の凹凸を低減させることはシリコンウェハの加工にみら
れるような従来のポリシンクに比べて容易でなく、この
ような凹凸量をしかも膜厚の小さな絶縁膜をメカノケミ
カルボリジングによシ平坦化することはいまだに行なわ
れていない。
゛のポリシンクに適用する場合には、研摩量に厳しい制
限はないが、本発明で用いられているように堆積した絶
縁膜の凹凸量が数千λ程度でしかも研摩ずべき膜ＪＶ、
ｔｉ２μｍ以下と非常に薄いため、研摩方法がかなり大
きく制限される。このような制限のもとで、数千へ程度
の凹凸を低減させることはシリコンウェハの加工にみら
れるような従来のポリシンクに比べて容易でなく、この
ような凹凸量をしかも膜厚の小さな絶縁膜をメカノケミ
カルボリジングによシ平坦化することはいまだに行なわ
れていない。
本発明者は、種々の実験を試みた結果、従来に比ベボリ
シンク速度を例えｉｊ：１００Ａ／分と非常に遅くした
制御性の良いメカノケミカルボリジングを用いることに
よシ、絶縁膜の凹凸を著しく低減することができ、しか
も半導体装置の素子特性を損うことなく、平坦な基板表
面を得ることを新たに見出した。
シンク速度を例えｉｊ：１００Ａ／分と非常に遅くした
制御性の良いメカノケミカルボリジングを用いることに
よシ、絶縁膜の凹凸を著しく低減することができ、しか
も半導体装置の素子特性を損うことなく、平坦な基板表
面を得ることを新たに見出した。
次に実施例を用いて本発明の詳細な説明する。
第３図はＭＯ８集積回路の配線部分を拡大して示した製
造工程の模式的断面図である。Ｐ型シリコン基板１１に
通常の選択酸化法（ＬＯＣＯ８）を用いてフィールド′
酸化膜１２とチャネルストッパー領域１３を形成した後
、ケート酸化膜１４を熱酸化法によって形成すると、第
３図（ａ）が得られる。
造工程の模式的断面図である。Ｐ型シリコン基板１１に
通常の選択酸化法（ＬＯＣＯ８）を用いてフィールド′
酸化膜１２とチャネルストッパー領域１３を形成した後
、ケート酸化膜１４を熱酸化法によって形成すると、第
３図（ａ）が得られる。
次にゲート電極および配線に用いられるリンをドープし
た多結晶シリコン１５を気相成長法によって堆積し、写
真蝕刻技術によってパターン化した後、イオン注入等に
よってヒ素叫のｎｉ不純物を導入し、下層配線層となる
ソース・ドレイン領域１６を形成すると、第３図（シ）
を得る。
た多結晶シリコン１５を気相成長法によって堆積し、写
真蝕刻技術によってパターン化した後、イオン注入等に
よってヒ素叫のｎｉ不純物を導入し、下層配線層となる
ソース・ドレイン領域１６を形成すると、第３図（シ）
を得る。
気相成長法によってシリコン酸化膜】７を堆積し、写真
蝕刻技術によって多結晶シリコン１５を接続させるだめ
のコンタクトホールを開け、第一層アルミニウム・１８
を真空蒸着法によつ１０８μＩｎ程度被着し、パターン
化すると第３図（Ｃ）が祷られる。
蝕刻技術によって多結晶シリコン１５を接続させるだめ
のコンタクトホールを開け、第一層アルミニウム・１８
を真空蒸着法によつ１０８μＩｎ程度被着し、パターン
化すると第３図（Ｃ）が祷られる。
続いて同様に気相成長法によってアルミニウム膜厚の約
２倍で１゜５μｍ程度の膜厚のシリコン酸化膜１９を堆
積すると表面の凹凸はわずかに減少し、第３図（ｄ）を
得る。次に直径１００Ｎ以下のシリカの微粉末を弱アル
カリ液に懸濁した研摩液で圧力１１０ ｇ／ｃｍ２で０
．５〜０．７μｍのボリシングを行なうと層間絶縁膜の
表面はをミは平坦とな如第３図（ｅ）を得る。
２倍で１゜５μｍ程度の膜厚のシリコン酸化膜１９を堆
積すると表面の凹凸はわずかに減少し、第３図（ｄ）を
得る。次に直径１００Ｎ以下のシリカの微粉末を弱アル
カリ液に懸濁した研摩液で圧力１１０ ｇ／ｃｍ２で０
．５〜０．７μｍのボリシングを行なうと層間絶縁膜の
表面はをミは平坦とな如第３図（ｅ）を得る。
第一層アルミニウム配線と接続するためのコンタクトホ
ールを開けた後、真空蒸着法によって更にアルミニウム
膜を被着し、同様にパターン化すると、第二層アルミニ
ウム配線２０が形成され、第３図σノが得られる。熱処
理によってアロイ化を行うと極めて良好な配線接続を得
ることができる。
ールを開けた後、真空蒸着法によって更にアルミニウム
膜を被着し、同様にパターン化すると、第二層アルミニ
ウム配線２０が形成され、第３図σノが得られる。熱処
理によってアロイ化を行うと極めて良好な配線接続を得
ることができる。
三層以上のアルミニウム配線も同様に本発明を用いるこ
とにより容易に形成されることは明らかで、配線の断線
などの故障は特に増えることはない。
とにより容易に形成されることは明らかで、配線の断線
などの故障は特に増えることはない。
第２図は本発明の詳細な説明するために第１図に対比し
て示した模式的断面図である。層間絶縁膜１９はメカノ
ケミカルボリジングによってほぼ完全に平坦化されるた
めにアルミニウム配線２０は無理なく形成され、歩留シ
の著しい向上が成される。
て示した模式的断面図である。層間絶縁膜１９はメカノ
ケミカルボリジングによってほぼ完全に平坦化されるた
めにアルミニウム配線２０は無理なく形成され、歩留シ
の著しい向上が成される。
本実施例はアルミニウム配線について主に述べたがその
他の金属配線を用いてもその効果は変わることがガい。
他の金属配線を用いてもその効果は変わることがガい。
またとのメカノケミカルボリジング装置は通常のシリコ
ン基板銑圃ポリシング装置を用いることによシ多量のウ
ェハを同時に処理できるので、従来の半導体装置製造工
程の一部に加えても生理性に関して何の支障もきたさな
い。
ン基板銑圃ポリシング装置を用いることによシ多量のウ
ェハを同時に処理できるので、従来の半導体装置製造工
程の一部に加えても生理性に関して何の支障もきたさな
い。
このように本発明を用いることによシ、極めて良好な金
属配線を可能とする上に、三ｊ＠以上の配線も容易に実
現できる利点がある。また平坦化された表面上での写真
蝕刻技術はレジストを均一・な厚さに塗布できるという
効果によって、寸法の微細化も同時に実現できるため、
高密度化集積回路（・Ｃ多大の効力を発揮するものであ
る。
属配線を可能とする上に、三ｊ＠以上の配線も容易に実
現できる利点がある。また平坦化された表面上での写真
蝕刻技術はレジストを均一・な厚さに塗布できるという
効果によって、寸法の微細化も同時に実現できるため、
高密度化集積回路（・Ｃ多大の効力を発揮するものであ
る。
第１図は集積回路における従来の多層配線の形状を模式
的に示した断面図、第２図は第１図に対比して示した本
発明を実施した集積回路の多層配線の模式的断面図、第
３図（ａ）〜（ｆ）はＭＯ８集積回路の多層配線領域を
部分的に拡大して製造工程を示した模式図である。 １．１１・・・・・・シリコン基板、２，１２・・・・
・・フィールド酸化膜、３．１３・・・・・・チャネル
ストッパー領域、４．１４・・・・・・ケート酸化膜、
５．１５・・・・・・多結晶シリコンケート又は配線、
６，１６・・・・・・下層配線又はソース・ドレ・イン
領域、７．１７・・・・・・第一層間絶縁膜、８．１８
・・・・・・第一層金属配線、９．１９・・・・・・第
二層間絶縁膜、１０．２０・・・・・・第二層金属配線
、Ａ・・・・・・金属配線の断線を引起し易い箇所。
的に示した断面図、第２図は第１図に対比して示した本
発明を実施した集積回路の多層配線の模式的断面図、第
３図（ａ）〜（ｆ）はＭＯ８集積回路の多層配線領域を
部分的に拡大して製造工程を示した模式図である。 １．１１・・・・・・シリコン基板、２，１２・・・・
・・フィールド酸化膜、３．１３・・・・・・チャネル
ストッパー領域、４．１４・・・・・・ケート酸化膜、
５．１５・・・・・・多結晶シリコンケート又は配線、
６，１６・・・・・・下層配線又はソース・ドレ・イン
領域、７．１７・・・・・・第一層間絶縁膜、８．１８
・・・・・・第一層金属配線、９．１９・・・・・・第
二層間絶縁膜、１０．２０・・・・・・第二層金属配線
、Ａ・・・・・・金属配線の断線を引起し易い箇所。
Claims (1)
- 半導体装置の配線上にこの配線とその上層の配線とを絶
縁するだめの眉間絶縁膜を堆積した後、メカノケミカル
ボリジングを施して前記層間絶縁膜表面を平坦化するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185183A JPS59136934A (ja) | 1983-01-27 | 1983-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1185183A JPS59136934A (ja) | 1983-01-27 | 1983-01-27 | 半導体装置の製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8259218A Division JP2783262B2 (ja) | 1996-09-30 | 1996-09-30 | 半導体装置の製造方法 |
| JP8259219A Division JP2783263B2 (ja) | 1996-09-30 | 1996-09-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59136934A true JPS59136934A (ja) | 1984-08-06 |
| JPH0530052B2 JPH0530052B2 (ja) | 1993-05-07 |
Family
ID=11789220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1185183A Granted JPS59136934A (ja) | 1983-01-27 | 1983-01-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59136934A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022127A (ja) * | 1988-06-15 | 1990-01-08 | Nec Corp | 平坦化方法 |
| JPH04246871A (ja) * | 1990-09-25 | 1992-09-02 | Internatl Business Mach Corp <Ibm> | ジョセフソン集積回路の製造方法 |
| JPH06252141A (ja) * | 1993-02-23 | 1994-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH0786284A (ja) * | 1993-09-14 | 1995-03-31 | Nec Corp | 半導体装置及びその製造方法 |
| US5500558A (en) * | 1994-02-23 | 1996-03-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a planarized surface |
| US6303944B1 (en) | 1998-02-03 | 2001-10-16 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device having a monitor pattern, and a semiconductor device manufactured thereby |
| US6390895B1 (en) | 1999-08-09 | 2002-05-21 | Hitachi, Ltd. | Flattening and machining method and apparatus |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49132980A (ja) * | 1973-04-25 | 1974-12-20 | ||
| JPS5099684A (ja) * | 1973-12-29 | 1975-08-07 | ||
| US4141180A (en) * | 1977-09-21 | 1979-02-27 | Kayex Corporation | Polishing apparatus |
| JPS5539902A (en) * | 1978-08-09 | 1980-03-21 | Hitachi Denshi Ltd | Integrating system of digital differential analyzer |
| JPS5861663A (ja) * | 1981-10-08 | 1983-04-12 | Matsushita Electronics Corp | 固体撮像装置の製造方法 |
-
1983
- 1983-01-27 JP JP1185183A patent/JPS59136934A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49132980A (ja) * | 1973-04-25 | 1974-12-20 | ||
| JPS5099684A (ja) * | 1973-12-29 | 1975-08-07 | ||
| US4141180A (en) * | 1977-09-21 | 1979-02-27 | Kayex Corporation | Polishing apparatus |
| JPS5539902A (en) * | 1978-08-09 | 1980-03-21 | Hitachi Denshi Ltd | Integrating system of digital differential analyzer |
| JPS5861663A (ja) * | 1981-10-08 | 1983-04-12 | Matsushita Electronics Corp | 固体撮像装置の製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022127A (ja) * | 1988-06-15 | 1990-01-08 | Nec Corp | 平坦化方法 |
| JPH04246871A (ja) * | 1990-09-25 | 1992-09-02 | Internatl Business Mach Corp <Ibm> | ジョセフソン集積回路の製造方法 |
| JPH06252141A (ja) * | 1993-02-23 | 1994-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH0786284A (ja) * | 1993-09-14 | 1995-03-31 | Nec Corp | 半導体装置及びその製造方法 |
| US5500558A (en) * | 1994-02-23 | 1996-03-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a planarized surface |
| US5840619A (en) * | 1994-02-23 | 1998-11-24 | Mitsubishi Denki Kabushiki Kaisha | Method of making a semiconductor device having a planarized surface |
| US6303944B1 (en) | 1998-02-03 | 2001-10-16 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device having a monitor pattern, and a semiconductor device manufactured thereby |
| US6602725B2 (en) | 1998-02-03 | 2003-08-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device having a monitor pattern, and a semiconductor device manufactured thereby |
| US6390895B1 (en) | 1999-08-09 | 2002-05-21 | Hitachi, Ltd. | Flattening and machining method and apparatus |
| US6477825B2 (en) | 1999-08-09 | 2002-11-12 | Hitachi, Ltd. | Flattening and machining method and apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0530052B2 (ja) | 1993-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661089B2 (ja) | 材料層の平坦化方法 | |
| JP2838992B2 (ja) | 半導体装置の製造方法 | |
| JPH06283485A (ja) | 半導体装置の製造方法 | |
| KR100698495B1 (ko) | 감소된 신호 처리 시간을 갖는 반도체 디바이스 및 그제조 방법 | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JPS59136934A (ja) | 半導体装置の製造方法 | |
| US6165869A (en) | Method to avoid dishing in forming trenches for shallow trench isolation | |
| JPH027451A (ja) | 半導体集積回路装置の製造方法 | |
| JPH09223737A (ja) | 半導体装置の製造方法 | |
| JP2002134466A (ja) | 半導体装置の製造方法 | |
| JPH04211120A (ja) | コンタクトの形成方法およびそれを用いた半導体装置の製造方法 | |
| JP2003110108A (ja) | 半導体装置の製造方法及びその構造 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JP2783263B2 (ja) | 半導体装置の製造方法 | |
| JP2783262B2 (ja) | 半導体装置の製造方法 | |
| JPH10326779A (ja) | 半導体基板の平坦化方法 | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
| JP3271203B2 (ja) | 半導体装置の製造方法 | |
| JPH0586653B2 (ja) | ||
| JP3287326B2 (ja) | 半導体装置の製造方法 | |
| JP2917917B2 (ja) | 半導体装置の製造方法 | |
| JPH06124944A (ja) | 半導体装置 | |
| JP2000133711A (ja) | 半導体装置およびその製造方法 | |
| JPH02281622A (ja) | 半導体装置の製造方法 | |
| JP3448023B2 (ja) | 半導体装置及びその製造方法 |