JPH0786284A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0786284A JPH0786284A JP25232793A JP25232793A JPH0786284A JP H0786284 A JPH0786284 A JP H0786284A JP 25232793 A JP25232793 A JP 25232793A JP 25232793 A JP25232793 A JP 25232793A JP H0786284 A JPH0786284 A JP H0786284A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- interlayer insulating
- wiring
- sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 多層配線構造の半導体装置における層間絶縁
膜の平坦化を図るとともに、層間絶縁膜におけるクラッ
クの発生や表面凹溝の発生を防止する。 【構成】 半導体基板１１の絶縁膜１２上に第１の配線
層１３を形成し、この上に第１の層間絶縁膜１４を形成
する。その上にＳＯＧ層１５を第１の配線層１３の１／
５〜１／３の膜厚に塗布して第１の配線層１３の間の段
差を緩和し、その上に第１の配線層１３よりも厚く第２
の層間絶縁膜１６を形成する。第２の層間絶縁膜１６の
表面を化学的機械研磨法を用いて平坦化し、その上に第
２の配線層１８を形成する。ＳＯＧ層１５を第２の層間
絶縁膜１６の下層に設けることで、“す”の発生が防止
でき、平坦化と共に信頼性を向上する。また、ＳＯＧ層
１５を薄く形成することでクラックの発生が防止でき、
層間絶縁膜の信頼性を向上する。
膜の平坦化を図るとともに、層間絶縁膜におけるクラッ
クの発生や表面凹溝の発生を防止する。 【構成】 半導体基板１１の絶縁膜１２上に第１の配線
層１３を形成し、この上に第１の層間絶縁膜１４を形成
する。その上にＳＯＧ層１５を第１の配線層１３の１／
５〜１／３の膜厚に塗布して第１の配線層１３の間の段
差を緩和し、その上に第１の配線層１３よりも厚く第２
の層間絶縁膜１６を形成する。第２の層間絶縁膜１６の
表面を化学的機械研磨法を用いて平坦化し、その上に第
２の配線層１８を形成する。ＳＯＧ層１５を第２の層間
絶縁膜１６の下層に設けることで、“す”の発生が防止
でき、平坦化と共に信頼性を向上する。また、ＳＯＧ層
１５を薄く形成することでクラックの発生が防止でき、
層間絶縁膜の信頼性を向上する。
Description
【０００１】
【産業上の利用分野】本発明は多層配線構造の半導体装
置に関し、特に配線構造の平坦化を図った層間絶縁膜を
有する半導体装置及びその製造方法に関する。
置に関し、特に配線構造の平坦化を図った層間絶縁膜を
有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化に伴って配
線層の多層化が進み、半導体装置内部で配線が存在する
領域とそれ以外の領域との高さの差が生じ、特に配線層
が重なった領域とそれ以外の領域の高さの差による段差
が極めて顕著なものになっている。この段差により、層
間絶縁膜の上側に形成する配線層において段切れによる
断線が生じ易くなるという問題がある。そこで、従来か
ら層間絶縁膜の平坦化を図る試みがなされている。その
一つとして、下層の配線層の凹凸を絶縁材等で埋設し、
その部分の段差を緩和する技術がある。特開平２−１２
２６５４号公報に示されたものはその一例である。即
ち、図５（ａ）に示すように、半導体基板３１上に絶縁
膜３２を介して第１の金属配線３３を形成した後、この
第１の金属配線３３上に、ＣＶＤ法（化学的気相成長
法）を用いて第１の層間絶縁膜３４を形成し、更にこの
上にＳＯＧ（スピンオングラス）層３５を塗布し、第１
の金属配線３３の間の凹部を殆ど埋め込んだ状態とす
る。
線層の多層化が進み、半導体装置内部で配線が存在する
領域とそれ以外の領域との高さの差が生じ、特に配線層
が重なった領域とそれ以外の領域の高さの差による段差
が極めて顕著なものになっている。この段差により、層
間絶縁膜の上側に形成する配線層において段切れによる
断線が生じ易くなるという問題がある。そこで、従来か
ら層間絶縁膜の平坦化を図る試みがなされている。その
一つとして、下層の配線層の凹凸を絶縁材等で埋設し、
その部分の段差を緩和する技術がある。特開平２−１２
２６５４号公報に示されたものはその一例である。即
ち、図５（ａ）に示すように、半導体基板３１上に絶縁
膜３２を介して第１の金属配線３３を形成した後、この
第１の金属配線３３上に、ＣＶＤ法（化学的気相成長
法）を用いて第１の層間絶縁膜３４を形成し、更にこの
上にＳＯＧ（スピンオングラス）層３５を塗布し、第１
の金属配線３３の間の凹部を殆ど埋め込んだ状態とす
る。
【０００３】次いで、図５（ｂ）のように、ＳＯＧ層３
５上に、ＣＶＤ法を用いて第２の層間絶縁膜３６層を所
定の膜厚に形成する。しかる上で、図５（ｃ）のよう
に、第１及び第２の層間絶縁膜３４，３６の所要箇所に
スルーホール３７を開設し、かつ第２の層間絶縁膜上に
第２の金属配線３８を形成する。このように、ＳＯＧ層
３５を用いて第１の金属配線３３の間の狭い部分を埋め
込むことでその表面の段差を緩和し、第２の層間絶縁膜
３３の表面を平坦化し、第２の金属配線３８における断
線を防止することが可能となる。
５上に、ＣＶＤ法を用いて第２の層間絶縁膜３６層を所
定の膜厚に形成する。しかる上で、図５（ｃ）のよう
に、第１及び第２の層間絶縁膜３４，３６の所要箇所に
スルーホール３７を開設し、かつ第２の層間絶縁膜上に
第２の金属配線３８を形成する。このように、ＳＯＧ層
３５を用いて第１の金属配線３３の間の狭い部分を埋め
込むことでその表面の段差を緩和し、第２の層間絶縁膜
３３の表面を平坦化し、第２の金属配線３８における断
線を防止することが可能となる。
【０００４】しかしながら、この技術はＳＯＧ層３５を
塗布した際に、ＳＯＧ層３５が第１の金属配線３３の間
の狭い部分では厚く、第１の金属配線３３の間が広い部
分では薄く塗布され易いため、その上に形成する第２の
層間絶縁膜３６の表面にはこれに倣って緩やかな凹凸が
生じ易い。このため、第１及び第２の金属配線３３，３
８が重ねられた領域と、金属配線が全く存在しない領域
との間の表面高さに大きな差が生じるようになり、この
結果後工程でのフォトリソグラフィ工程におけるフォー
カスマージン（許容される焦点深度）が小さくなるとい
う問題点があった。この問題を解決するためには、ＳＯ
Ｇ層３５を十分に厚く塗布すればよいが、ＳＯＧ層は機
械的に弱くてクラックが発生され易いため、自身の信頼
性が低下されるとともに、その上に形成する配線等の信
頼性も低下され、結果として完成される半導体装置の信
頼性を低下させる原因になる。
塗布した際に、ＳＯＧ層３５が第１の金属配線３３の間
の狭い部分では厚く、第１の金属配線３３の間が広い部
分では薄く塗布され易いため、その上に形成する第２の
層間絶縁膜３６の表面にはこれに倣って緩やかな凹凸が
生じ易い。このため、第１及び第２の金属配線３３，３
８が重ねられた領域と、金属配線が全く存在しない領域
との間の表面高さに大きな差が生じるようになり、この
結果後工程でのフォトリソグラフィ工程におけるフォー
カスマージン（許容される焦点深度）が小さくなるとい
う問題点があった。この問題を解決するためには、ＳＯ
Ｇ層３５を十分に厚く塗布すればよいが、ＳＯＧ層は機
械的に弱くてクラックが発生され易いため、自身の信頼
性が低下されるとともに、その上に形成する配線等の信
頼性も低下され、結果として完成される半導体装置の信
頼性を低下させる原因になる。
【０００５】そこで、従来の他の平坦化技術として、Ｓ
ＯＧ層を用いることなく層間絶縁膜の表面を平坦に形成
する技術が開発されている。例えば、特開平２−１７７
４３３号公報に示される技術では、図６（ａ）のよう
に、半導体基板４１上に絶縁膜４２を介して第１の金属
配線４３を形成した後、この第１の金属配線４３上にこ
の金属配線が完全に埋設されるようにＣＶＤ法を用いて
層間絶縁膜４４を十分に厚く形成する。しかる後、図６
（ｂ）のように、この層間絶縁膜４４をＣＭＰ法（化学
的機械研磨法）により表面研磨して平坦化する。そし
て、図６（ｃ）のように、この層間絶縁膜４４の所要箇
所にスルーホール４５を開設し、第２の金属配線４６を
形成する。
ＯＧ層を用いることなく層間絶縁膜の表面を平坦に形成
する技術が開発されている。例えば、特開平２−１７７
４３３号公報に示される技術では、図６（ａ）のよう
に、半導体基板４１上に絶縁膜４２を介して第１の金属
配線４３を形成した後、この第１の金属配線４３上にこ
の金属配線が完全に埋設されるようにＣＶＤ法を用いて
層間絶縁膜４４を十分に厚く形成する。しかる後、図６
（ｂ）のように、この層間絶縁膜４４をＣＭＰ法（化学
的機械研磨法）により表面研磨して平坦化する。そし
て、図６（ｃ）のように、この層間絶縁膜４４の所要箇
所にスルーホール４５を開設し、第２の金属配線４６を
形成する。
【０００６】
【発明が解決しようとする課題】この後者のＣＭＰ法で
は、半導体装置の全面のグローバルな平坦化が可能であ
るが、層間絶縁膜４４を十分に厚く形成する必要がある
ために、同図に示されるように第１の金属配線４３の間
隔が狭い部分ではこの絶縁膜に“す”Ｘが発生し、ＣＭ
Ｐ法で層間絶縁膜４４の表面研磨を行った後にこの
“す”による凹溝Ｘ′が生じることがある。このような
凹溝Ｘ′が生じると、この凹溝Ｘ′の部分にＣＭＰ時に
発生する絶縁膜の研磨くずや研磨剤が溜まり、これが半
導体装置の特性劣化や信頼性を低下させる原因になると
いう問題がある。本発明の目的は、クラックの発生や表
面凹溝の発生がなく、しかも平坦化を図って上層配線の
断線を防止した高信頼性の半導体装置と、その製造方法
を提供することにある。
は、半導体装置の全面のグローバルな平坦化が可能であ
るが、層間絶縁膜４４を十分に厚く形成する必要がある
ために、同図に示されるように第１の金属配線４３の間
隔が狭い部分ではこの絶縁膜に“す”Ｘが発生し、ＣＭ
Ｐ法で層間絶縁膜４４の表面研磨を行った後にこの
“す”による凹溝Ｘ′が生じることがある。このような
凹溝Ｘ′が生じると、この凹溝Ｘ′の部分にＣＭＰ時に
発生する絶縁膜の研磨くずや研磨剤が溜まり、これが半
導体装置の特性劣化や信頼性を低下させる原因になると
いう問題がある。本発明の目的は、クラックの発生や表
面凹溝の発生がなく、しかも平坦化を図って上層配線の
断線を防止した高信頼性の半導体装置と、その製造方法
を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
第１の配線層と、この第１の配線層上に形成される第１
の層間絶縁膜と、この第１の層間絶縁膜上に形成される
ＳＯＧ層と、このＳＯＧ層上に形成されて表面が平坦に
研磨された第２の層間絶縁膜と、この第２の層間絶縁膜
の表面に形成される第２の配線層とを備える。ここで、
ＳＯＧ層の膜厚は第１の配線層の膜厚の１／５〜１／３
の膜厚であることが好ましい。また、本発明の半導体装
置の製造方法は、半導体基板上に絶縁膜を介して第１の
配線層を形成する工程と、第１の配線層上に第１の層間
絶縁膜を形成する工程と、第１の層間絶縁膜上にＳＯＧ
層を塗布する工程と、ＳＯＧ層上に第２の絶縁膜を形成
する工程と、第２の層間絶縁膜の表面をＣＭＰ法を用い
て平坦化する工程と、第２の層間絶縁膜の表面上に第２
の配線層を形成する工程を含んでいる。ここで、ＳＯＧ
層は第１の金属配線の１／５〜１／３の膜厚に塗布形成
することが好ましい。また、第２の層間絶縁膜は第１の
金属配線よりも厚く形成する。更に、ＳＯＧ層を形成後
にエッチバックして第１の配線層上のＳＯＧ層を除去す
る工程を含むことが好ましい。
第１の配線層と、この第１の配線層上に形成される第１
の層間絶縁膜と、この第１の層間絶縁膜上に形成される
ＳＯＧ層と、このＳＯＧ層上に形成されて表面が平坦に
研磨された第２の層間絶縁膜と、この第２の層間絶縁膜
の表面に形成される第２の配線層とを備える。ここで、
ＳＯＧ層の膜厚は第１の配線層の膜厚の１／５〜１／３
の膜厚であることが好ましい。また、本発明の半導体装
置の製造方法は、半導体基板上に絶縁膜を介して第１の
配線層を形成する工程と、第１の配線層上に第１の層間
絶縁膜を形成する工程と、第１の層間絶縁膜上にＳＯＧ
層を塗布する工程と、ＳＯＧ層上に第２の絶縁膜を形成
する工程と、第２の層間絶縁膜の表面をＣＭＰ法を用い
て平坦化する工程と、第２の層間絶縁膜の表面上に第２
の配線層を形成する工程を含んでいる。ここで、ＳＯＧ
層は第１の金属配線の１／５〜１／３の膜厚に塗布形成
することが好ましい。また、第２の層間絶縁膜は第１の
金属配線よりも厚く形成する。更に、ＳＯＧ層を形成後
にエッチバックして第１の配線層上のＳＯＧ層を除去す
る工程を含むことが好ましい。
【０００８】
【実施例】次に、本発明について、図面を参照して説明
する。図１及び図２は本発明の製造方法の実施例１を製
造工程順に示す断面図である。先ず、図１（ａ）のよう
に、単結晶シリコンからなる半導体基板１１の表面を熱
酸化処理してシリコン酸化膜からなる下地絶縁膜１２を
形成する。この下地絶縁膜１２上にアルミニウム合金、
例えばＡｌ−Ｓｉ−Ｃｕの合金膜をスパッタ法により５
００ｎｍの膜厚で形成し、かつこの合金膜をフォトリソ
グラフィ技術を利用して選択エッチングし、第１の金属
配線１３を形成する。続いて、第１の金属配線１３上に
第１の層間絶縁膜１４、例えばシリコン酸化膜をＣＶＤ
法を用いて３００ｎｍの膜厚に形成し、第１金属配線１
３及び下地絶縁膜１２の表面を被覆する。
する。図１及び図２は本発明の製造方法の実施例１を製
造工程順に示す断面図である。先ず、図１（ａ）のよう
に、単結晶シリコンからなる半導体基板１１の表面を熱
酸化処理してシリコン酸化膜からなる下地絶縁膜１２を
形成する。この下地絶縁膜１２上にアルミニウム合金、
例えばＡｌ−Ｓｉ−Ｃｕの合金膜をスパッタ法により５
００ｎｍの膜厚で形成し、かつこの合金膜をフォトリソ
グラフィ技術を利用して選択エッチングし、第１の金属
配線１３を形成する。続いて、第１の金属配線１３上に
第１の層間絶縁膜１４、例えばシリコン酸化膜をＣＶＤ
法を用いて３００ｎｍの膜厚に形成し、第１金属配線１
３及び下地絶縁膜１２の表面を被覆する。
【０００９】次いで、図１（ｂ）のように、第１の層間
絶縁膜１４上にシリコンを含む有機溶液を回転塗布し、
かつ熱処理を行ってＳＯＧ層１５を形成する。このＳＯ
Ｇ層１５の膜厚は前記第１の金属配線１３の１／５〜１
／３の厚さに形成し、ここでは１００ｎｍの膜厚に形成
する。これにより、第１の金属配線１３の間隔が広い領
域ではＳＯＧ層１５は前記した膜厚に等しく塗布される
が、第１の金属配線１３の間隔が狭い領域ではＳＯＧ層
１５は前記した膜厚よりも多少厚く塗布され、これによ
り第１の金属配線１３の間に生じている狭幅の凹部の段
差がＳＯＧ層１５によって緩和される。
絶縁膜１４上にシリコンを含む有機溶液を回転塗布し、
かつ熱処理を行ってＳＯＧ層１５を形成する。このＳＯ
Ｇ層１５の膜厚は前記第１の金属配線１３の１／５〜１
／３の厚さに形成し、ここでは１００ｎｍの膜厚に形成
する。これにより、第１の金属配線１３の間隔が広い領
域ではＳＯＧ層１５は前記した膜厚に等しく塗布される
が、第１の金属配線１３の間隔が狭い領域ではＳＯＧ層
１５は前記した膜厚よりも多少厚く塗布され、これによ
り第１の金属配線１３の間に生じている狭幅の凹部の段
差がＳＯＧ層１５によって緩和される。
【００１０】続いて、図１（ｃ）のように、前記ＳＯＧ
層１５上にＣＶＤ法を用いて第２の層間絶縁膜１６を、
例えばシリコン酸化膜で十分に厚く形成する。この第２
の層間絶縁膜１６の膜厚は少なくとも第１の金属配線１
３の膜厚よりも厚く、２倍以上の膜厚に形成することが
好ましい。この実施例では１３００ｎｍの膜厚に形成す
る。しかる上で、図２（ａ）のように、第２の層間絶縁
膜１６をＣＭＰ法を用いて研磨し、表面を平坦化する。
ここでは、７００ｎｍ程度研磨する。これにより、第２
の層間絶縁膜１６の表面は第１の金属配線１３が存在す
る領域及び存在しない領域共に平坦化されることにな
る。
層１５上にＣＶＤ法を用いて第２の層間絶縁膜１６を、
例えばシリコン酸化膜で十分に厚く形成する。この第２
の層間絶縁膜１６の膜厚は少なくとも第１の金属配線１
３の膜厚よりも厚く、２倍以上の膜厚に形成することが
好ましい。この実施例では１３００ｎｍの膜厚に形成す
る。しかる上で、図２（ａ）のように、第２の層間絶縁
膜１６をＣＭＰ法を用いて研磨し、表面を平坦化する。
ここでは、７００ｎｍ程度研磨する。これにより、第２
の層間絶縁膜１６の表面は第１の金属配線１３が存在す
る領域及び存在しない領域共に平坦化されることにな
る。
【００１１】その後、図２（ｂ）のように、フォトリソ
グラフィ技術を用いて第２の層間絶縁膜１６、ＳＯＧ層
１５、第１の層間絶縁膜１４を通して所要箇所に第１の
金属配線１３にまで達するスルーホール１７を形成す
る。その上で、図２（ｃ）のように、第２の層間絶縁膜
１６上にスパッタ技術により５００ｎｍの膜厚のＡｌ合
金の金属膜を形成し、これをフォトリソグラフィ技術に
より選択エッチングすることで第２の金属配線１８を形
成する。この第２の金属配線１８は前記スルーホール１
７を通して第１の金属配線１３に電気接続れることは言
うまでもない。
グラフィ技術を用いて第２の層間絶縁膜１６、ＳＯＧ層
１５、第１の層間絶縁膜１４を通して所要箇所に第１の
金属配線１３にまで達するスルーホール１７を形成す
る。その上で、図２（ｃ）のように、第２の層間絶縁膜
１６上にスパッタ技術により５００ｎｍの膜厚のＡｌ合
金の金属膜を形成し、これをフォトリソグラフィ技術に
より選択エッチングすることで第２の金属配線１８を形
成する。この第２の金属配線１８は前記スルーホール１
７を通して第１の金属配線１３に電気接続れることは言
うまでもない。
【００１２】したがって、このように製造される半導体
装置の多層配線構造では、第１の層間絶縁膜１４の上に
ＳＯＧ層１５を形成することにより、第１の金属配線１
３の間隔が狭い部分の段差をＳＯＧ層１５で緩和するこ
とができる。このため、その上に第２の層間絶縁膜１６
を形成したときに、この部分に第２の層間絶縁膜１６が
成長されるときの“す”が生じることがなく、したがっ
てその後に第２の層間絶縁膜１６をＣＭＰ法により研磨
したときにも凹溝が発生することがない。
装置の多層配線構造では、第１の層間絶縁膜１４の上に
ＳＯＧ層１５を形成することにより、第１の金属配線１
３の間隔が狭い部分の段差をＳＯＧ層１５で緩和するこ
とができる。このため、その上に第２の層間絶縁膜１６
を形成したときに、この部分に第２の層間絶縁膜１６が
成長されるときの“す”が生じることがなく、したがっ
てその後に第２の層間絶縁膜１６をＣＭＰ法により研磨
したときにも凹溝が発生することがない。
【００１３】また、ＳＯＧ層１５を形成しているが、こ
の膜厚は第１の金属配線１３の膜厚の１／５〜１／３程
度と薄いため、クラックが発生することは殆どなく、製
造される半導体装置の層間絶縁膜の信頼性が低下される
こともない。また、第２層間絶縁膜１６は第１の金属配
線１３に比較して十分に厚く形成しているため、ＣＭＰ
法による平坦化のための研磨マージンを大きくとること
ができ、第１の金属配線１３が存在しない領域での層間
絶縁膜の膜厚が小さくなることが防止でき、後工程での
フォトリソグラフィ技術におけるフォーカスマージンを
大きくとることができる。
の膜厚は第１の金属配線１３の膜厚の１／５〜１／３程
度と薄いため、クラックが発生することは殆どなく、製
造される半導体装置の層間絶縁膜の信頼性が低下される
こともない。また、第２層間絶縁膜１６は第１の金属配
線１３に比較して十分に厚く形成しているため、ＣＭＰ
法による平坦化のための研磨マージンを大きくとること
ができ、第１の金属配線１３が存在しない領域での層間
絶縁膜の膜厚が小さくなることが防止でき、後工程での
フォトリソグラフィ技術におけるフォーカスマージンを
大きくとることができる。
【００１４】図３及び図４は本発明の製造方法の実施例
２を製造工程順に示す断面図である。図３（ａ）に示す
ように、先ず、実施例１と同様に単結晶シリコンからな
る半導体基板２１上に下地絶縁膜２２を形成し、この上
に５００ｎｍの膜厚のＡｌ合金で第１の金属配線２３を
形成する。更に、この第１の金属配線上にＣＶＤ法を用
いて第１の層間絶縁膜２４を３００ｎｍの膜厚に形成す
る。そして、図３（ｂ）のように、シリコンを含む有機
溶液を回転塗布し、熱処理を行ってＳＯＧ層２５を平坦
部の膜厚で１００ｎｍになるように形成する。
２を製造工程順に示す断面図である。図３（ａ）に示す
ように、先ず、実施例１と同様に単結晶シリコンからな
る半導体基板２１上に下地絶縁膜２２を形成し、この上
に５００ｎｍの膜厚のＡｌ合金で第１の金属配線２３を
形成する。更に、この第１の金属配線上にＣＶＤ法を用
いて第１の層間絶縁膜２４を３００ｎｍの膜厚に形成す
る。そして、図３（ｂ）のように、シリコンを含む有機
溶液を回転塗布し、熱処理を行ってＳＯＧ層２５を平坦
部の膜厚で１００ｎｍになるように形成する。
【００１５】その上で、ここでは図３（ｃ）のように、
ドライエッチング技術を用いてＳＯＧ層２５をエッチン
グし、第１の金属配線２３上のＳＯＧ層２５を除去す
る。この時、第１の金属配線２３の間隔の狭い部分に埋
め込まれたＳＯＧ層２５の膜厚に比べて第１の金属配線
２３上に形成されたＳＯＧ層２５の膜厚は極めて薄いた
め、この部分のＳＯＧ層２５を除去した場合でも、埋め
込まれた部分のＳＯＧ層２５が全て除去されることはな
く、この残されたＳＯＧ層２５によって第１の金属配線
２３の間の凹部の段差は緩和される。
ドライエッチング技術を用いてＳＯＧ層２５をエッチン
グし、第１の金属配線２３上のＳＯＧ層２５を除去す
る。この時、第１の金属配線２３の間隔の狭い部分に埋
め込まれたＳＯＧ層２５の膜厚に比べて第１の金属配線
２３上に形成されたＳＯＧ層２５の膜厚は極めて薄いた
め、この部分のＳＯＧ層２５を除去した場合でも、埋め
込まれた部分のＳＯＧ層２５が全て除去されることはな
く、この残されたＳＯＧ層２５によって第１の金属配線
２３の間の凹部の段差は緩和される。
【００１６】しかる上で、図４（ａ）のように、ＣＶＤ
法を用いて第２の層間絶縁膜２６を十分に厚く、ここで
は１３００ｎｍの膜厚に形成する。そして、図４（ｂ）
のように、第２の層間絶縁膜２６をＣＭＰ法を用いて７
００ｎｍ程度研磨し、その表面の平坦化を行う。更に、
図４（ｃ）のように、平坦化された第２の層間絶縁膜２
６にスルーホール２７を形成し、更にスパッタ技術やフ
ォトリソグラフィ技術等により第２の金属配線２８を５
００ｎｍの膜厚に形成する。
法を用いて第２の層間絶縁膜２６を十分に厚く、ここで
は１３００ｎｍの膜厚に形成する。そして、図４（ｂ）
のように、第２の層間絶縁膜２６をＣＭＰ法を用いて７
００ｎｍ程度研磨し、その表面の平坦化を行う。更に、
図４（ｃ）のように、平坦化された第２の層間絶縁膜２
６にスルーホール２７を形成し、更にスパッタ技術やフ
ォトリソグラフィ技術等により第２の金属配線２８を５
００ｎｍの膜厚に形成する。
【００１７】この実施例２で形成される半導体装置にお
いても、実施例１の場合と同様に、第２の層間絶縁膜２
６の表面における凹溝の発生やＳＯＧ層２５におけるク
ラックの発生が防止できるとともに、半導体装置の全体
にわたって多層配線の平坦化が実現できる。また、実施
例２では第１の金属配線２３上のＳＯＧ層２５をエッチ
ング除去しているため、第１の金属配線２３上にスルー
ホール２７を開設した場合でも、このスルーホール２７
内にＳＯＧ層２５が露呈されることがないため、ＳＯＧ
層２５からのデガス発生が抑えられるため、第２の金属
配線２６の形成時にスルーホール部分で良好な形状が得
られる。
いても、実施例１の場合と同様に、第２の層間絶縁膜２
６の表面における凹溝の発生やＳＯＧ層２５におけるク
ラックの発生が防止できるとともに、半導体装置の全体
にわたって多層配線の平坦化が実現できる。また、実施
例２では第１の金属配線２３上のＳＯＧ層２５をエッチ
ング除去しているため、第１の金属配線２３上にスルー
ホール２７を開設した場合でも、このスルーホール２７
内にＳＯＧ層２５が露呈されることがないため、ＳＯＧ
層２５からのデガス発生が抑えられるため、第２の金属
配線２６の形成時にスルーホール部分で良好な形状が得
られる。
【００１８】
【発明の効果】以上説明したように本発明の製造方法
は、第１の配線層上に第１の層間絶縁膜を形成し、かつ
この上にＳＯＧ層を形成し、更にこの上に第２の層間絶
縁膜を形成した上で第２の層間絶縁膜の表面を平坦に研
磨して層間絶縁膜を形成しているので、ＳＯＧ層によっ
て第１の配線層における凹凸が緩和され、第２の層間絶
縁膜における“す”の発生が防止でき、かつＣＭＰ研磨
された表面に凹溝が生じることが防止できる。これによ
り、凹溝に異物が侵入される等の不具合が防止でき、半
導体装置の信頼性を高めることが可能となる。また、Ｓ
ＯＧ層は第１の配線層の間の段差を緩和するために用い
るため、その膜厚は第１の配線層の膜厚の１／５〜１／
３と薄くでき、クラックが生じることが防止でき、ＳＯ
Ｇ層自身の信頼性やその上に形成する第２の層間絶縁膜
や第２の配線層の信頼性をも高めることが可能となる。
更に、第２の層間絶縁膜は第１の金属配線よりも十分に
厚く形成されるため、表面が研磨された第２の層間絶縁
膜は、第１の配線層が存在している領域と存在しない領
域においてその厚さに差が生じることもなく、半導体装
置の全体の平坦化を図ることができる。これにより、第
１の配線層における断線を防ぐことができるのは勿論の
こと、フォトリソグラフィ技術に際してのフォーカスマ
ージンを大きくすることができる。
は、第１の配線層上に第１の層間絶縁膜を形成し、かつ
この上にＳＯＧ層を形成し、更にこの上に第２の層間絶
縁膜を形成した上で第２の層間絶縁膜の表面を平坦に研
磨して層間絶縁膜を形成しているので、ＳＯＧ層によっ
て第１の配線層における凹凸が緩和され、第２の層間絶
縁膜における“す”の発生が防止でき、かつＣＭＰ研磨
された表面に凹溝が生じることが防止できる。これによ
り、凹溝に異物が侵入される等の不具合が防止でき、半
導体装置の信頼性を高めることが可能となる。また、Ｓ
ＯＧ層は第１の配線層の間の段差を緩和するために用い
るため、その膜厚は第１の配線層の膜厚の１／５〜１／
３と薄くでき、クラックが生じることが防止でき、ＳＯ
Ｇ層自身の信頼性やその上に形成する第２の層間絶縁膜
や第２の配線層の信頼性をも高めることが可能となる。
更に、第２の層間絶縁膜は第１の金属配線よりも十分に
厚く形成されるため、表面が研磨された第２の層間絶縁
膜は、第１の配線層が存在している領域と存在しない領
域においてその厚さに差が生じることもなく、半導体装
置の全体の平坦化を図ることができる。これにより、第
１の配線層における断線を防ぐことができるのは勿論の
こと、フォトリソグラフィ技術に際してのフォーカスマ
ージンを大きくすることができる。
【図１】本発明の実施例１の製造工程の前半を工程順に
示す断面図である。
示す断面図である。
【図２】本発明の実施例１の製造工程の後半を工程順に
示す断面図である。
示す断面図である。
【図３】本発明の実施例２の製造工程の前半を工程順に
示す断面図である。
示す断面図である。
【図４】本発明の実施例２の製造工程の後半を工程順に
示す断面図である。
示す断面図である。
【図５】従来の製造方法の一例を工程順に示す断面図で
ある。
ある。
【図６】従来の製造方法の他の例を工程順に示す断面図
である。
である。
１１，２１ 半導体基板 １３，２３ 第１の金属配線 １４，２４ 第１の層間絶縁膜 １５，２５ ＳＯＧ層 １６，２６ 第２の層間絶縁膜 １７，２７ スルーホール １８，２８ 第２の金属配線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年９月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】その後、図２（ｂ）のように、フォトリソ
グラフィ技術を用いて第２の層間絶縁膜１６、ＳＯＧ層
１５、第１の層間絶縁膜１４を通して所要箇所に第１の
金属配線１３にまで達するスルーホール１７を形成す
る。その上で、図２（ｃ）のように、第２の層間絶縁膜
１６上にスパッタ技術により５００ｎｍの膜厚のＡｌ合
金の金属膜を形成し、これをフォトリソグラフィ技術に
より選択エッチングすることで第２の金属配線１８を形
成する。この第２の金属配線１８は前記スルーホール１
７を通して第１の金属配線１３に電気接続されることは
言うまでもない。
グラフィ技術を用いて第２の層間絶縁膜１６、ＳＯＧ層
１５、第１の層間絶縁膜１４を通して所要箇所に第１の
金属配線１３にまで達するスルーホール１７を形成す
る。その上で、図２（ｃ）のように、第２の層間絶縁膜
１６上にスパッタ技術により５００ｎｍの膜厚のＡｌ合
金の金属膜を形成し、これをフォトリソグラフィ技術に
より選択エッチングすることで第２の金属配線１８を形
成する。この第２の金属配線１８は前記スルーホール１
７を通して第１の金属配線１３に電気接続されることは
言うまでもない。
Claims (6)
- 【請求項１】 第１の配線層と、この第１の配線層上に
形成される第１の層間絶縁膜と、この第１の層間絶縁膜
上に形成されるＳＯＧ層と、このＳＯＧ層上に形成され
て表面が平坦に研磨された第２の層間絶縁膜と、この第
２の層間絶縁膜の表面に形成される第２の配線層とを備
える半導体装置。 - 【請求項２】 ＳＯＧ層の膜厚は第１の配線層の膜厚の
１／５〜１／３の膜厚である請求項１の半導体装置。 - 【請求項３】 半導体基板上に絶縁膜を介して第１の配
線層を形成する工程と、前記第１の配線層上に第１の層
間絶縁膜を形成する工程と、この第１の層間絶縁膜上に
ＳＯＧ層を塗布する工程と、前記ＳＯＧ層上に第２の絶
縁膜を形成する工程と、第２の層間絶縁膜の表面を科学
的機械研磨法を用いて平坦化する工程と、第２の層間絶
縁膜の表面上に第２の配線層を形成する工程を含むこと
を特徴とする半導体装置の製造方法。 - 【請求項４】 ＳＯＧ層は第１の金属配線の１／５〜１
／３の膜厚に塗布形成する請求項３の半導体装置の製造
方法。 - 【請求項５】 第２の層間絶縁膜は第１の金属配線より
も厚く形成する請求項３または４の半導体装置の製造方
法。 - 【請求項６】 ＳＯＧ層を形成後にエッチバックして第
１の配線層上のＳＯＧ層を除去する工程を含む請求項３
ないし５のいずれかの半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5252327A JP2643793B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5252327A JP2643793B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786284A true JPH0786284A (ja) | 1995-03-31 |
| JP2643793B2 JP2643793B2 (ja) | 1997-08-20 |
Family
ID=17235727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5252327A Expired - Lifetime JP2643793B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643793B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6091131A (en) * | 1998-04-28 | 2000-07-18 | International Business Machines Corporation | Integrated circuit having crack stop for interlevel dielectric layers |
| US6271119B1 (en) | 1998-03-11 | 2001-08-07 | Nec Corporation | Method for making semiconductor device |
| KR100327297B1 (ko) * | 1998-03-24 | 2002-03-04 | 아끼구사 나오유끼 | 반도체 장치 및 그 제조 방법 |
| US8975731B2 (en) | 2013-02-25 | 2015-03-10 | Samsung Electronics Co., Ltd. | Semiconductor device having an insulating layer structure and method of manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59136934A (ja) * | 1983-01-27 | 1984-08-06 | Nec Corp | 半導体装置の製造方法 |
| JPH0383342A (ja) * | 1989-08-28 | 1991-04-09 | Matsushita Electric Ind Co Ltd | 平坦化方法 |
-
1993
- 1993-09-14 JP JP5252327A patent/JP2643793B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59136934A (ja) * | 1983-01-27 | 1984-08-06 | Nec Corp | 半導体装置の製造方法 |
| JPH0383342A (ja) * | 1989-08-28 | 1991-04-09 | Matsushita Electric Ind Co Ltd | 平坦化方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271119B1 (en) | 1998-03-11 | 2001-08-07 | Nec Corporation | Method for making semiconductor device |
| KR100327297B1 (ko) * | 1998-03-24 | 2002-03-04 | 아끼구사 나오유끼 | 반도체 장치 및 그 제조 방법 |
| US6091131A (en) * | 1998-04-28 | 2000-07-18 | International Business Machines Corporation | Integrated circuit having crack stop for interlevel dielectric layers |
| US6174814B1 (en) | 1998-04-28 | 2001-01-16 | International Business Machines Corporation | Method for producing a crack stop for interlevel dielectric layers |
| US8975731B2 (en) | 2013-02-25 | 2015-03-10 | Samsung Electronics Co., Ltd. | Semiconductor device having an insulating layer structure and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2643793B2 (ja) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1084042A (ja) | 半導体装置およびその製造方法並びに半導体中にピッチが密接したポリシリコン・ヒューズを形成する方法 | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| KR20070092122A (ko) | 박막 트랜지스터 장치 및 그 제조방법 | |
| US5332868A (en) | Method and structure for suppressing stress-induced defects in integrated circuit conductive lines | |
| JPH0786284A (ja) | 半導体装置及びその製造方法 | |
| US6448172B1 (en) | Manufacturing method of forming interconnection in semiconductor device | |
| JPH0766200A (ja) | 半導体装置の製造方法 | |
| JPH10335460A (ja) | 半導体装置及びその製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JP3221411B2 (ja) | 半導体装置の製造方法 | |
| JPH0330992B2 (ja) | ||
| JP2590711B2 (ja) | 半導体装置の製造方法 | |
| KR100443148B1 (ko) | 반도체소자의 제조방법 | |
| KR100217909B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| KR100307985B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH05109715A (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH06112265A (ja) | 半導体装置のボンディングパッド構造およびその形成方法 | |
| JPH118244A (ja) | 半導体装置の製造方法 | |
| JPH0448634A (ja) | 半導体装置の製造方法 | |
| JPH06163711A (ja) | 半導体装置及びその製造方法 | |
| JPH08330306A (ja) | 半導体装置の製造方法 | |
| JPH0555225A (ja) | 半導体装置の製造方法 | |
| JPH07183375A (ja) | 層間絶縁膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 17 |