JPS59132136A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59132136A
JPS59132136A JP58006868A JP686883A JPS59132136A JP S59132136 A JPS59132136 A JP S59132136A JP 58006868 A JP58006868 A JP 58006868A JP 686883 A JP686883 A JP 686883A JP S59132136 A JPS59132136 A JP S59132136A
Authority
JP
Japan
Prior art keywords
film
tungsten
molybdenum
oxide film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58006868A
Other languages
English (en)
Other versions
JPH0458688B2 (ja
Inventor
Nobuyoshi Kobayashi
伸好 小林
Seiichi Iwata
誠一 岩田
Naoki Yamamoto
直樹 山本
Hitoshi Matsuo
仁司 松尾
Teiichi Honma
本間　禎一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58006868A priority Critical patent/JPS59132136A/ja
Priority to KR1019840000207A priority patent/KR910007097B1/ko
Priority to DE8484100507T priority patent/DE3485622D1/de
Priority to EP84100507A priority patent/EP0116317B1/en
Priority to US06/571,946 priority patent/US4505028A/en
Publication of JPS59132136A publication Critical patent/JPS59132136A/ja
Publication of JPH0458688B2 publication Critical patent/JPH0458688B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はタングステン、モリブデンを電極、配線材料と
して用いた半導体装置の製造方法に係り特にシリコンを
用いた半導体装置製造の際の高温熱処理中におけるタン
グステン（Ｗ）、モリブデン（ＭＯ）の酸化防止効果を
有するとともに／リコン（Ｓｌ）の酸化効果も有する方
法を提供するものである。
〔従来技術〕
従来、半導体装置の電極、配線には多結晶−／リコンを
用いていたために、酸化雰囲気中でも熱処理することが
できだ。たとえば、シリコンゲートプロセスでは、Ｓｉ
基板に形成されだＳ　ｉ　０２膜が汚染された場合など
には、この５１０２膜を取り去って、新たに酸化雰囲気
中で熱処理してＳ　＋　０２膜を形成する、いわゆるラ
イト酸化工程が可能であった。この工程を通すことで、
半導体装置の信頼性が著しく向上することが知られてい
る。しかしながら、タングステン、モリブデンは非常に
酸化しやすいために、酸化雰囲気中で高温熱処理（ろ０
０℃以上）すると、ただちに酸化して、変色したり、基
板から剥離してしまう。
このために、Ｗ、ＭＯを半導体装置に用いろ場合には、
その製造方法が強い制約を受けると同時−に、生産性、
信頼性に欠けるという欠点があった。
〔発明の目的〕
本発明の目的は、Ｗ、Ｍｏは酸化させずに８１を選択的
に酸化さぜることのできる半導体装置の製造方法を提供
するととである。
〔発明の概要〕
一般に、金属あるいはＳｉは水蒸気と反応すると酸化物
になる。しかし、本発明者の検討によれば、水蒸気と水
素の混合雰囲気中で加熱すれば、ＷやＭｏを酸化するこ
となしに、Ｓｉのみを選択的に酸化できることが見出さ
れた。この反応のメカニズムは必ずしも明らかではない
が、ＷやＭｏは水蒸気によって酸化されても、共存する
水素によって直ちに還元されるが、Ｓｌは水蒸気によっ
て酸化された寸まで残るものと推定される。ＷやＭ。
の選択的還元は、水蒸気と水素の分圧比”ＨＯ／ＰＨ（
これをＲと記す）に大きく影響される。すなわち、酸化
物が還元されはじめる上記分圧比の値Ｒｃを各加熱温度
に対して求めると、第１図に示す結果が得られた。第１
図から明らかなように、曲線ａと曲線Ｃにはさ１れだ領
域内の条件で熱処理を行なえばＷを酸化することなしに
８＋　のみを酸化することができ、また、曲線すと曲線
Ｃの間の領域内の条件で熱処理すれば、Ｗ、Ｍｏを酸化
することなしに泪を酸化することが可能である。
たとえば、１０００℃の熱処理を例にとれば、１０−６
＜　Ｊ（、≦１の範囲て、Ｗ、Ｍｏは酸化されず（酸化
物は還元され）、Ｓｉのみが酸化される。
〔発明の実施例〕
以下に本発明を比較例もまじえ、実施例によってさらに
詳細に説明する。
実施例　１ 熱酸化して表面にＳ　＋　０２膜を形成したシリコンウ
ェーハ上に厚さ０．３μｍのＷ、Ｍｏをスパッタにより
蒸着して、それを１　ｐｐｍの酸素を不純物として含む
窒素あるいはアルゴン中で、１０００℃、６０ｍ　ｉ　
ｎ加熱した。両者ともあ壕り酸化しない場合が多かった
が、ふちだけ酸化してしまったり、全面酸化してし１う
場合等があり、再現性があま９よくなかった。寸だ、同
一条件の加熱でンリコ′ンも酸化された。
つぎに、前記水蒸気／水素　分圧比Ｒを１．２Ｘ　１０
　’、３Ｘ１０’、・−・・・・、Ｉ　Ｘ　１０　’ま
て変えた水素／水蒸気雰囲気中で、上記試料を１０００
℃で３膜ｍｉｎ加熱してＷ、Ｍｏ、Ｓｉ　の酸化状態を
調べた。その結果、Ｗ、　ＭｏはＲが１のときは酸化が
認められたが、Ｒが６×１０　　以下では認められなか
ったが、Ｓ１はすべて酸化された。ここで、酸化状態は
Ｘ線光電子分光法によシ調べた。本実施例の結果は、１
１ｃの計算による考察と一致する。
以上で得られた結果を表にして第２図に示した。
実施例　２ ここでは、Ｈ２／′ト１２０雰囲気中の熱処理によるＳ
ｌの酸化剤を調べた。純水のバブラーを通した水素を加
熱雰囲気とした。水素中の水蒸気量は、ダラーの温度を
変えることで、第６図のように変化させることかできる
。９５０℃、１０分の加熱条件で１．Ｒ（＝ＰＩ（ｏ／
Ｐ）（）を変化させて、シリコンウェー・・上に形成さ
れだＳ　ｉ　Ｏ２膜の膜厚をエリプソメーターで測定し
た。測定に用いたンリコンウエーハには加熱前にフッ酸
洗浄を行ない、ウェーハ表面の酸化膜を除去したものを
用いた。得られた結果を第４図に示す。Ｑ（、Ｒ（０，
４の範囲では、５１０２膜の膜厚は、はぼ１（に比例し
て増加している。加熱温度を１０００℃にして、Ｒ＝０
．０５の電性で、形成されるＳ　ｉ　Ｏ２膜の膜厚の時
間依存性を調べた結果が第５図である。同様に、Ｒ＝０
．０５の条件での、Ｓ　ｉ、０２膜厚の加熱温度依存性
を調べだのが第６図である。
実施例　３ 第７図に本発明を用いたＭＯ８電界効果半導体装置の製
造方法を示す。シリコン基板６表面に形成された厚さ２
０１１１１１の酸化シリコン膜２上にタングステン膜１
、酸化シリコン膜２′を順次、厚さ５５０　ｎｍ、６０
ｎｍに積層させて被着し、ドライ加工によって酸化７リ
コン膜２′、タングステン膜１を順次ゲート電極パター
ンにパターニングした（図（＝１’）　）。つぎに、前
記酸化シリコン膜２′およびタングステン膜１からなる
電極をマスクとして、不純物イオンを酸化ンリコン膜２
を通してン゛す・コン基板６に打込み、ソース、ドレイ
ン４を形成する（図（ｂ））。ついで、水で１／１ｏに
希釈したフッ酸液によって、Ｗで覆われた場所以外の酸
化７リコノ膜を選択的に除去した（図（Ｃ））。つぎに
水蒸気を５係を含む水素中で、９００℃、１５分間加熱
して、露出しているノリコン基板６上に酸化シリコン膜
２“を厚さ１Ｑｎｍ程度成長させた（図（ｄ））。その
後、全面にりんガラス層５を厚さ５ＱＱ　ｎｍ程度被着
し、写真食刻法によって、コンタクト穴をあけ、アルミ
ニウム配線６を形成してトランジスタを作製した（図（
ｅ））。本実施例はシリコンゲートプロセスにおけるラ
イト酸化工程に相当するもので、本工程によって作製し
たタングステンゲートトランジスタは良好なＭＯ８特性
（Ｓ　ｉ　０２膜の耐圧、しきい値電圧のバラツキ）を
示し　ブこ　。
実施例　４ 第８図に示すように、Ｓ＋結晶基板６上に形成した厚さ
２０ｎｍの熱酸層膜２の上にタングステン膜１を厚さ３
５Ｑ　ｎｒｎ蒸着し、パターニングして（図（ｄ））、
これをマスクとして、純水のバブラーを通して水素（水
を６係程度含む）中で、１０００℃、１時間加熱すると
、タングステン膜１の下の熱酸化膜２の厚さｄｌは３Ｑ
　ｎｍ、タングステン膜１が覆っていない熱酸化膜２　
の厚さｄ２は７Ｑｎｍに増加した（図（ｂ））。この場
合、タングステン膜１は酸化されなかった。実施例２に
従い、水素中の水分量、加熱温度、加熱時間を増加（減
少）させると、酸化膜の厚さｄｌ、ｄ２は増加（減少）
しだ。この試料でタングステンを電極として、酸化膜の
耐圧を測定すると、熱処理前に比べて増大していた。
実施例　５ 第９図に示すように、Ｓｉ結晶基板６上に形成した厚さ
２０　ｎｍの熱酸化膜２の上にタングステン膜１を厚さ
３００　ｎｍに蒸着し、その上にＣＶ　］）法によりシ
リコン酸化膜２′を厚さ８０１１１１１に被着する。
７リコン酸化膜２′とタングステン膜１は順次加工して
マスクにする（図（ａ））。この試料を水を６〜２０チ
含んだ水素中で９００〜１０００℃、１５分−間加熱す
ると、タングステン膜１が覆っていない部分の熱酸化膜
２は実施例４と同様に厚くなったが、タングステン膜１
の下の熱酸化膜２の厚さは変らなかった。この実施例で
みるようにタングステン膜の上に、一般に拡散マスクと
して用いられる材料（Ｓｉ、５１０２、ＳＩ３Ｎ４等）
を重ねた構造にすると、タングステン膜だけの場合に比
べて、Ｓｉの酸化防止のマスクとしての働きが大きくな
る。
実施例　６ 第１０図に示すように、多結晶シリコン基板７上にモリ
ブデン膜８を厚さ３５０　ｎｍに蒸着し、これを加工し
てマスクを形成した後（図（ａ））、水を５％含んだ水
素中で、９００℃、６０分間加熱すると、モリブテン膜
８と多結晶シリコン基板７とが反応して、その境界にモ
リブデンシリサイド層９が形成され、モリブデン膜８の
なかった部分の多結晶シリコン基板７０表面には／リコ
ン酸化膜２が形成された（図（ｂ））。この方法によれ
ば、モリブデン膜と多結晶シリコン基板の間にコンタク
トが取れると同時に、モリブデン電極と自己整合して多
結晶シリコン上に絶縁膜を形成することかできる。
実施例　７ 第１１図に、本発明を用いたＭＯ８電界効果半導体装置
の他の製造方法を示す。Ｓｉ結晶基板６の　　□表面に
形成した厚さ２［］ｎｍのゲート酸化シリコン膜２　（
２”は予め形成したフィールド酸化膜）の上にタングス
テン膜１を厚さ３５０　ｎｍ程度に形成し、これをゲー
ト電極のパターンにノくター二ン′グしく′・図（ａ）
）、ついで、４００℃程度の酸素雰囲気中で加熱して、
タングステン膜１０表面に厚さ５［］　ｎｍ程度の酸化
タングステン膜１０を形成した後（図（ｂ））、酸化タ
ングステン膜１０およびタングステン膜１をマスクとし
て不純物導入を行ない、さらに、水を５係含む水素中で
、９５０℃、３０分間加熱するととて、ソース領域およ
びドレイン領域４を形成した。この際、タングステン膜
１０表面の酸化タングステン膜１０ば、不純物導入の際
のマスクになり、上記の熱処理によって還元されてタン
グステンに戻った。また、上記の熱処理によって、ノー
ス、ドレイン領域４上のシリコン酸化膜は、グーｌ−雷
極１下の酸化膜に比べて、厚くなった。
実施例　８ 第１２図に示すように、厚さ３ＱＱｎ＋ｎの多結晶／リ
コン板７０表面にモリブテンンリサイト膜９を厚す２５
０　ｎｍ程度に形成し、その上にモリブデン膜８を厚さ
３００　ｎ＋η程度に蒸着し、これをマスクに加工した
（図（ａ））。この試料を水を５％含む水素中で、９０
０℃、１０分間加熱すると、モリブデン電極８の一部は
ソリサイド化し、モリブデン膜８に覆われていないモリ
ブデンシリサイド膜９０表面には７リコン酸化膜２が形
成された。これは下地の多結晶シリコン膜７がらの８１
　の供給によってモリブデン電極のソリサイド化あるい
はモリブデン／リプイド膜上のシリコン酸化物膜の形成
が可能になったためと思われる。本実施例で見れば、５
Ｉ０２膜の成長は、Ｓ＋模膜上みならず、ンリサイド膜
上においても可能であった。
実施例　９ つぎに、ＭＯ８電界効果半導体装置の他の製造工程に本
発明を用いた例について、実施例ろの第６図を参照して
説明する。Ｓｉ結晶基板上に形成した厚さ２［１ｎ＋ｎ
のゲート酸化膜の上にタングステン膜を厚さ３５０　ｎ
ｌηに蒸着して、これをケート電極パターンに加工する
場合、この加工時にゲート電極周辺部の酸化膜にも損傷
を与える結果（第６図（Ｃ）参照）、酸化膜が１９膜ｍ
程度に薄くなったり、ゲート酸化膜の耐圧等の特性が劣
化するという問題があった。しかし、本発明にしだがっ
て、タングステンのゲート電極を加工後、ゲート周辺部
の酸化膜を除去しないで、水を６％含む水素中で、９０
０℃、１０分間加熱すると、酸化膜の損傷を回復すると
同時に新たに酸化膜が成長するために、ゲート酸化膜の
耐圧が向上した。
実施例　１０ さらに他の実施例を説明する。表面にタングステン膜を
もったＳｉ　ウェハを酸素銀■１気中で加熱して表面に
タンク各テン酸化物膜を厚さ３ＱＱｎｍに形成したＳｉ
　　ウェハと、フッ酸洗浄して表′面に酸化膜のほとん
どない（厚さ２膜ｍ以下）ｓＩウェハを、水を６係含む
水素中で、１０００　℃、１時間加熱した後、表面をＸ
線光電子分光法によって分析した。その結果、タングス
テン酸化物は、前記の熱処理によって還元されてタング
ステンになったが、Ｓ１ウエハは酸化されて表面に８　
＋　０２膜が形成された。形成されたＳ　＋　０２膜の
厚さは、エリプンメトリーによれば、５８膜ｍであった
。
以上水したように、熱処理雰囲気に■１２ｏ／馬を用い
、それらの分圧比を調節することにょシ、半導体装置製
造中に、タングステンやモリブデンは酸化しないが、シ
リコンは酸化する（熱処理により、５Ｉ０２膜の厚さは
変らないが、増加する）ようにできる。その結果、従来
の多結晶シリコンゲートプロセスで行なってきだ°゛ラ
イト酸化″′工程がタングステン、モリブテンに対して
も可能になる。すなわち、本発明により、製造中のタン
グステンやタングステンの酸化の心配がなくなるばがり
でなく、従来の多結晶シリコンプロセスで用いているプ
ロセスに近いものが可能になり、得られる素子特性も、
従来（Ｉ■２０／馬熱処理含熱処理い場合のタングステ
ン、モリブデンゲートプロセス）に比し、安定化される
。
実施例　１１ さらに他の実施例を説明する。Ｓｉゲートプロセスにお
いては、Ｓ１ゲートを層間絶縁膜ｐｓａ（りんガラス）
で覆った後、酸素あるいは窒素中で加熱してｌ）　Ｓ　
Ｇをなだらかにする、いわゆるグラスフロ一工程を行な
う。しがしながら、ゲートにＭＯｌＷを用いた場合では
、Ｐ　Ｓ　Ｇで覆われていてもＰ　Ｓ　Ｇ膜のピンホー
ルがあるために酸素あるいは窒素中で加熱する際にも、
微量の酸素によるＭｏ、Ｗの酸化の心配があった。本発
明による馬＋■−１２０雰囲気（水分５襲）テ１ｏｏｏ
℃、３膜分カ帽すると、Ｗを覆った厚さ５００１ｍのＰ
ＳＧ（りん濃度１２ｎ］Ｏｌ係）は十分々だらかになっ
た。したかって、本発明によってＷ、Ｍｏの酸化の心配
が々く、ＰＳＧのグラスフローを行なうことが可能に々
つた。
〔発明の効果〕
本発明により、タングステン、モリブデンなマスクとし
て、Ｓ１上にＳ　＋　０２膜を形成した構造を用いれば
、これらの材料を用いた半導体装置の信頼性、生産性は
著しく向上する。特にＭＯ８電界効果半導体装置の低抵
抗ゲート電極としてタングステン、モリブデンを用いる
場合には、Ｓｉ　ゲートプロセスとの互換性か増大する
。たとえば、ライト酸化工程が可能に力る。壕だ、本発
明は、加熱雰囲気として水を添加した水素を用いるので
、石英チー−ブと電気炉とからなる通常の加熱装置で容
易に実現でき、量産性、経済性に優れている。
【図面の簡単な説明】
第１図はＷ、Ｐｖ（ｏ、Ｓｌの酸化物の水蒸気を含む水
素雰囲気中での還元反応における水蒸気／水素分圧比Ｐ
Ｈｏ／へ　（＝Ｒｃ）の温度依存性を示す図、第２図は
Ｗ、Ｍｏ、Ｓｉの水蒸気を含む水素雰囲気および１　ｐ
ｐｍの０２を含むＮ２、Ａｒ雰囲気中における酸化、還
元状態を示す図、第６図は分圧比ＰＨｏ／ＰＨ２のバブ
ラ一温度依存性を示す図、第４図は９５０℃、１０分の
加熱条件で、Ｒ＝　ＰＨ３ｏ／　ＰＨを変化させた場合
にＳ＋基板上に形成される５Ｉ０２膜の膜厚の変化を示
す図、第５図はＳ】基板をＲ＝０．０５の雰囲気中で１
０００℃に加熱した時に形成される５１０２膜の膜厚の
加熱時間依存性を示す同第６図は８１基板を几−〇、０
５の雰囲気中で１０分間加熱した時に形成されるＳ　＋
　０２膜の膜厚の加熱温度依存性を示す図、第７図〜第
１２図は本発明を半導体装置の製造に使用した場合を説
明するための図である。 図において、 １・・タングステン膜 ２．２′、２“・・酸化シリコン膜 ６・・／リコン基板 ４・・・ソース、ドレイン領域 ５・・・りんガラス ６・・アルミニウム配線 ７・多結晶ンリコン板 ８・モリブデン膜 ９・・・モリブデン７リサイド膜 １０・・酸化タングステン膜 代理人弁理士　中伺純之助 矛１　図 力Ｏ無月４度（°Ｃ） ｔ２図 ゛　　　　　辻・　Ｘ曲酸化ご東う ○−−−−白突イご腰りパ還え３止う 矛３図 、バブラー湯度（°Ｃ） 号５図 十８図 矛１０図 矛１１図

Claims (1)

    【特許請求の範囲】
  1. （１）電極および配線月利の少なくとも一方にタングス
    テア″ｉたはモリブデンを、少なくとも基板にシリコン
    を用いた半導体装置を製造する際に、水蒸気と水素の混
    合雰囲気上で熱処理を行なうことにより、上記タングス
    テンまだはモリブデンを酸化することなしにシリコンを
    選択的に酸化する工程を含むことを特徴とする半導体装
    置の製造方法。 （２、特許請求の範凹第１項記載の半導体装置の製造方
    法において、前記電極および配線月利がタングステン、
    捷だはモリブデンである場合に、前記水蒸気と水素の混
    合雰囲気中における水蒸気分圧（ＰＨＯ）と水素分圧（
    ＰＨ）の比Ｒ（ＰＨｏ／ＰＨ）がそれぞれ第１図に示す
    曲線ａとＣ１まだは曲線１）とＣに挾まれた範囲内にあ
    ることを特徴とする半導体装置の製造方法。
JP58006868A 1983-01-19 1983-01-19 半導体装置の製造方法 Granted JPS59132136A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58006868A JPS59132136A (ja) 1983-01-19 1983-01-19 半導体装置の製造方法
KR1019840000207A KR910007097B1 (ko) 1983-01-19 1984-01-18 반도체 장치의 제조 방법
DE8484100507T DE3485622D1 (de) 1983-01-19 1984-01-18 Verfahren zur herstellung einer halbleiteranordnung unter anwendung eines oxidationsschritts.
EP84100507A EP0116317B1 (en) 1983-01-19 1984-01-18 Method for producing a semiconductor device comprising an oxidation step
US06/571,946 US4505028A (en) 1983-01-19 1984-01-19 Method of producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58006868A JPS59132136A (ja) 1983-01-19 1983-01-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59132136A true JPS59132136A (ja) 1984-07-30
JPH0458688B2 JPH0458688B2 (ja) 1992-09-18

Family

ID=11650210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58006868A Granted JPS59132136A (ja) 1983-01-19 1983-01-19 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4505028A (ja)
EP (1) EP0116317B1 (ja)
JP (1) JPS59132136A (ja)
KR (1) KR910007097B1 (ja)
DE (1) DE3485622D1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907188A (en) * 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same
US6066508A (en) * 1997-06-06 2000-05-23 Hitachi, Ltd. Process for manufacturing semiconductor integrated circuit device including treatment of gas used in the process
US6197702B1 (en) 1997-05-30 2001-03-06 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6239041B1 (en) 1997-03-05 2001-05-29 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6323115B1 (en) 1998-05-20 2001-11-27 Hitachi, Ltd. Method of forming semiconductor integrated circuit device with dual gate CMOS structure
US6593229B1 (en) 1999-06-04 2003-07-15 Hitachi, Ltd. Semiconductor integrated circuit device and method for manufacturing the same
WO2007069438A1 (ja) * 2005-12-16 2007-06-21 Tokyo Electron Limited 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法
JPWO2005083795A1 (ja) * 2004-03-01 2008-01-17 東京エレクトロン株式会社 半導体装置の製造方法及びプラズマ酸化処理方法
JP2011077534A (ja) * 2005-03-08 2011-04-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587710A (en) * 1984-06-15 1986-05-13 Gould Inc. Method of fabricating a Schottky barrier field effect transistor
US5789312A (en) * 1996-10-30 1998-08-04 International Business Machines Corporation Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics
US6893980B1 (en) * 1996-12-03 2005-05-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
JP4283904B2 (ja) * 1997-07-11 2009-06-24 株式会社東芝 半導体装置の製造方法
US6159866A (en) * 1998-03-02 2000-12-12 Applied Materials, Inc. Method for insitu vapor generation for forming an oxide on a substrate
EP2063464B1 (en) * 1997-10-14 2017-11-29 Texas Instruments Incorporated Method for oxidizing a structure during the fabrication of a semiconductor device
US6452276B1 (en) 1998-04-30 2002-09-17 International Business Machines Corporation Ultra thin, single phase, diffusion barrier for metal conductors
US6835672B1 (en) * 1998-10-15 2004-12-28 Texas Instruments Incorporated Selective oxidation for semiconductor device fabrication
US6162694A (en) * 1998-11-25 2000-12-19 Advanced Micro Devices, Inc. Method of forming a metal gate electrode using replaced polysilicon structure
DE19901210A1 (de) * 1999-01-14 2000-07-27 Siemens Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
TW434704B (en) * 1999-06-11 2001-05-16 Univ Nat Yunlin Sci & Tech Device of amorphous WO3 ion sensitive field effect transistor (ISFET) and method for making the same
US6555407B1 (en) 1999-10-26 2003-04-29 Zarlink Semiconductor Ab Method for the controlled oxidiation of materials
GB2355850A (en) * 1999-10-26 2001-05-02 Mitel Semiconductor Ab Forming oxide layers in semiconductor layers
JP2001274154A (ja) 2000-01-18 2001-10-05 Applied Materials Inc 成膜方法、成膜装置、半導体装置及びその製造方法
US6603181B2 (en) * 2001-01-16 2003-08-05 International Business Machines Corporation MOS device having a passivated semiconductor-dielectric interface
US7053459B2 (en) * 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
US7049187B2 (en) * 2001-03-12 2006-05-23 Renesas Technology Corp. Manufacturing method of polymetal gate electrode
KR100402389B1 (ko) * 2001-03-23 2003-10-17 삼성전자주식회사 금속 게이트 형성 방법
DE10120523A1 (de) * 2001-04-26 2002-10-31 Infineon Technologies Ag Verfahren zur Minimierung der Wolframoxidausdampfung bei der selektiven Seitenwandoxidation von Wolfram-Silizium-Gates
TW200416772A (en) * 2002-06-06 2004-09-01 Asml Us Inc System and method for hydrogen-rich selective oxidation
DE10236896B4 (de) * 2002-08-12 2010-08-12 Mattson Thermal Products Gmbh Vorrichtung und Verfahren zum thermischen Behandeln von Halbleiterwafern
KR100459725B1 (ko) * 2002-09-19 2004-12-03 삼성전자주식회사 금속 게이트 패턴을 갖는 반도체소자의 제조방법
JP2005101141A (ja) * 2003-09-24 2005-04-14 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7951728B2 (en) 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
US8889565B2 (en) * 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials
US9127340B2 (en) * 2009-02-13 2015-09-08 Asm International N.V. Selective oxidation process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3679492A (en) * 1970-03-23 1972-07-25 Ibm Process for making mosfet's
NL164424C (nl) * 1970-06-04 1980-12-15 Philips Nv Werkwijze voor het vervaardigen van een veldeffect- transistor met een geisoleerde stuurelektrode, waarbij een door een tegen oxydatie maskerende laag vrijgelaten deel van het oppervlak van een siliciumlichaam aan een oxydatiebehandeling wordt onderworpen ter verkrijging van een althans gedeeltelijk in het siliciumlichaam verzonken siliciumoxydelaag.
US3959025A (en) * 1974-05-01 1976-05-25 Rca Corporation Method of making an insulated gate field effect transistor
US4093503A (en) * 1977-03-07 1978-06-06 International Business Machines Corporation Method for fabricating ultra-narrow metallic lines
JPS5693314A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Ion injector

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133150A (en) * 1995-08-25 2000-10-17 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US5907188A (en) * 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same
US6962881B2 (en) 1997-03-05 2005-11-08 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US7053007B2 (en) 1997-03-05 2006-05-30 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6239041B1 (en) 1997-03-05 2001-05-29 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6596650B2 (en) 1997-03-05 2003-07-22 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US7799690B2 (en) 1997-03-05 2010-09-21 Renesas Electronics Corporation Method for fabricating semiconductor integrated circuit device
US6417114B2 (en) 1997-03-05 2002-07-09 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US7250376B2 (en) 1997-03-05 2007-07-31 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6518202B2 (en) 1997-03-05 2003-02-11 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6518201B1 (en) 1997-03-05 2003-02-11 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6855642B2 (en) 1997-03-05 2005-02-15 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6528431B2 (en) 1997-03-05 2003-03-04 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit drive using an oxygen and hydrogen catalyst
US7008880B2 (en) 1997-03-05 2006-03-07 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6569780B2 (en) 1997-03-05 2003-05-27 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6962880B2 (en) 1997-03-05 2005-11-08 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6528403B2 (en) 1997-05-30 2003-03-04 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6987069B2 (en) 1997-05-30 2006-01-17 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6503819B2 (en) 1997-05-30 2003-01-07 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6197702B1 (en) 1997-05-30 2001-03-06 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6784116B2 (en) 1997-05-30 2004-08-31 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US7122469B2 (en) 1997-05-30 2006-10-17 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6066508A (en) * 1997-06-06 2000-05-23 Hitachi, Ltd. Process for manufacturing semiconductor integrated circuit device including treatment of gas used in the process
US6521550B2 (en) 1997-06-06 2003-02-18 Hitachi, Ltd. Process for manufacturing semiconductor integrated circuit device including treatment of gas used in the process
US6723665B2 (en) 1997-06-06 2004-04-20 Renesas Technology Corp. Process for manufacturing semiconductor integrated circuit device including treatment of gas used in the process
US6602808B2 (en) 1997-06-06 2003-08-05 Hitachi, Ltd. Process for manufacturing semiconductor integrated circuit device including treatment of gas used in the process
US6319860B1 (en) 1997-06-06 2001-11-20 Hitachi, Ltd. Process for manufacturing semiconductor integrated circuit device including treatment of gas used in the process
US6323115B1 (en) 1998-05-20 2001-11-27 Hitachi, Ltd. Method of forming semiconductor integrated circuit device with dual gate CMOS structure
US6936550B2 (en) 1999-06-04 2005-08-30 Hitachi, Ltd. Semiconductor integrated circuit device and method for manufacturing the same
US6737341B1 (en) * 1999-06-04 2004-05-18 Renesas Technology Corporation Semiconductor integrated circuit device and method for manufacturing the same
US6593229B1 (en) 1999-06-04 2003-07-15 Hitachi, Ltd. Semiconductor integrated circuit device and method for manufacturing the same
JPWO2005083795A1 (ja) * 2004-03-01 2008-01-17 東京エレクトロン株式会社 半導体装置の製造方法及びプラズマ酸化処理方法
JP2011077534A (ja) * 2005-03-08 2011-04-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置
WO2007069438A1 (ja) * 2005-12-16 2007-06-21 Tokyo Electron Limited 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法

Also Published As

Publication number Publication date
KR910007097B1 (ko) 1991-09-18
EP0116317A3 (en) 1987-07-22
KR840007307A (ko) 1984-12-06
DE3485622D1 (de) 1992-05-07
US4505028A (en) 1985-03-19
EP0116317B1 (en) 1992-04-01
EP0116317A2 (en) 1984-08-22
JPH0458688B2 (ja) 1992-09-18

Similar Documents

Publication Publication Date Title
JPS59132136A (ja) 半導体装置の製造方法
JPH01129460A (ja) 薄膜トランジスタの製造方法
US6069388A (en) Semiconductor device and production method thereof
JPS6037146A (ja) 半導体装置の製造方法
JPS62266831A (ja) 半導体装置の製造方法
JPS6163027A (ja) 半導体装置の製造方法
JPH0456222A (ja) 半導体装置の製造方法
JPS60734A (ja) 半導体装置とその製造方法
JPH022311B2 (ja)
JPS641935B2 (ja)
JPS5867046A (ja) 半導体装置の製造方法
JPH01241137A (ja) 半導体装置の製造方法
JPS6037147A (ja) 電極配線
JPS5935475A (ja) 半導体装置の製造方法
JPH03154332A (ja) 半導体装置の製造方法
JPS58162062A (ja) 半導体装置の製造方法
JPH0274031A (ja) 半導体装置の製造方法
JPS61212040A (ja) 半導体装置の製造方法
JPS6343886B2 (ja)
JPS6037123A (ja) 半導体装置の製造方法
JPS59171138A (ja) 半導体装置の製造方法
JPH03165553A (ja) 抵抗体の形成方法
JPS61248532A (ja) 半導体装置の製造方法
JPS5972770A (ja) 半導体装置の製造方法
JPH0349264A (ja) 半導体装置の製造方法