JPS641935B2 - - Google Patents
Info
- Publication number
- JPS641935B2 JPS641935B2 JP22094782A JP22094782A JPS641935B2 JP S641935 B2 JPS641935 B2 JP S641935B2 JP 22094782 A JP22094782 A JP 22094782A JP 22094782 A JP22094782 A JP 22094782A JP S641935 B2 JPS641935 B2 JP S641935B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- glass layer
- deposited
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 239000011521 glass Substances 0.000 claims description 26
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 23
- 229910052698 phosphorus Inorganic materials 0.000 claims description 23
- 239000011574 phosphorus Substances 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 35
- 230000003647 oxidation Effects 0.000 description 16
- 238000007254 oxidation reaction Methods 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000003017 phosphorus Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は、たとえば、MOS半導体集積回路
装置の製造において、多層配線を容易にし、集積
度の向上を図るために有効な表面の平坦化を実現
する半導体装置の製造方法に関するものである。
装置の製造において、多層配線を容易にし、集積
度の向上を図るために有効な表面の平坦化を実現
する半導体装置の製造方法に関するものである。
従来例の構成とその問題点
MOS集積回路装置において、近年素子の微細
化が進み、パターン方法はミクロンないしサブミ
クロン領域に向つている。素子パターン寸法の縮
小に伴い、シヤロージヤンクシヨン化と、その実
現のために熱処理の低温化が必要となつている。
また、アルミニウムの配線密度の向上のためのパ
ターン寸法の縮小にはアルミニウムのエツチング
技術の向上とともに、アルミニウム膜の下地の平
坦化が重要である。この平坦化には2〜3ミクロ
ンのパターンでは、凹凸面に気相成長法により被
覆したリンガラス層を、高温熱処理してフローさ
せ、なだらか面とする方法が用いられている。こ
のリンガラス層のフローには、リンガラス層(リ
ン濃度7〜9重量%)を常圧雰囲気中では1000℃
以上に加熱する高温熱処理が必要である。しかし
微細化に伴うシヤロージヤンクシヨン化プロセス
にあつては、低温化が重要なため、高圧雰囲気中
での熱処理がリンガラス層の軟化点低下に有効で
あることを利用し、高圧の水蒸気雰囲気で熱処理
の温度あるいは時間を減じてフローする方法が提
案されている。この方法によるプロセスの概略を
第1図に示す。
化が進み、パターン方法はミクロンないしサブミ
クロン領域に向つている。素子パターン寸法の縮
小に伴い、シヤロージヤンクシヨン化と、その実
現のために熱処理の低温化が必要となつている。
また、アルミニウムの配線密度の向上のためのパ
ターン寸法の縮小にはアルミニウムのエツチング
技術の向上とともに、アルミニウム膜の下地の平
坦化が重要である。この平坦化には2〜3ミクロ
ンのパターンでは、凹凸面に気相成長法により被
覆したリンガラス層を、高温熱処理してフローさ
せ、なだらか面とする方法が用いられている。こ
のリンガラス層のフローには、リンガラス層(リ
ン濃度7〜9重量%)を常圧雰囲気中では1000℃
以上に加熱する高温熱処理が必要である。しかし
微細化に伴うシヤロージヤンクシヨン化プロセス
にあつては、低温化が重要なため、高圧雰囲気中
での熱処理がリンガラス層の軟化点低下に有効で
あることを利用し、高圧の水蒸気雰囲気で熱処理
の温度あるいは時間を減じてフローする方法が提
案されている。この方法によるプロセスの概略を
第1図に示す。
第1図のa〜gは従来方法の製造工程途中にお
ける素子断面図を示す。
ける素子断面図を示す。
aはP型シリコン基板1の主面に二酸化珪素膜
2、チツ化珪素膜3を成長したものである。次に
bの如く、ソース・ドレーン拡散領域、ゲート領
域を形成するためのパターンを写真食刻法により
ホトレジスト膜4によつて形成し、ついで同ホト
レジスト膜4をマスクとして、基板1の露出面に
ボロンイオンを注入し、チヤンネルストツパーを
形成するためのドーピングを行なう(図示せず)。
次に高温水蒸気酸化雰囲気中での熱処理により選
択酸化をし、cに示す二酸化珪素膜5の領域を形
成する。つぎに、チツ化珪素膜3、二酸化珪素膜
2を除く。そして、さらに、dの如く、ゲート酸
化膜6、多結晶シリコン層7を形成した後、ソー
ス・ドレーンとなる拡散領域8の不純物拡散をす
る。しかるのち、これにeの如く、リンガラス層
9を気相成長法により堆積する。リンガラス層9
は下地の凹凸に沿つて忠実に成長する。これを高
圧水蒸気中で熱処理すると、1000℃以下でリンガ
ラス層表面はフローし、fのように最表面部がな
めらかになつて平坦化する。次にgに示すように
電極取り出し用の開孔部を設け、アルミニウムの
電極12をパターン形成させ、さらに、図示しな
いが、最終的には、この上に保護膜を堆積する。
2、チツ化珪素膜3を成長したものである。次に
bの如く、ソース・ドレーン拡散領域、ゲート領
域を形成するためのパターンを写真食刻法により
ホトレジスト膜4によつて形成し、ついで同ホト
レジスト膜4をマスクとして、基板1の露出面に
ボロンイオンを注入し、チヤンネルストツパーを
形成するためのドーピングを行なう(図示せず)。
次に高温水蒸気酸化雰囲気中での熱処理により選
択酸化をし、cに示す二酸化珪素膜5の領域を形
成する。つぎに、チツ化珪素膜3、二酸化珪素膜
2を除く。そして、さらに、dの如く、ゲート酸
化膜6、多結晶シリコン層7を形成した後、ソー
ス・ドレーンとなる拡散領域8の不純物拡散をす
る。しかるのち、これにeの如く、リンガラス層
9を気相成長法により堆積する。リンガラス層9
は下地の凹凸に沿つて忠実に成長する。これを高
圧水蒸気中で熱処理すると、1000℃以下でリンガ
ラス層表面はフローし、fのように最表面部がな
めらかになつて平坦化する。次にgに示すように
電極取り出し用の開孔部を設け、アルミニウムの
電極12をパターン形成させ、さらに、図示しな
いが、最終的には、この上に保護膜を堆積する。
以上述べた従来の高圧雰囲気中でのリンガラス
層のフロー処理方法は、表面を平坦化させ、アル
ミニウムの配線密度の向上に著しい効果がある
が、微細パターンへの適用には次のような欠点が
ある。すなわち、高圧雰囲気とし、1000℃以下の
低温でリンガラス層をフローさせ、表面を滑らか
にすることは可能であるが、水蒸気雰囲気で処理
するため、水分子のリンガラス層9の中の拡散が
速く、リンガラス層9の下にあるソース・ドレー
ン拡散領域8、ゲート電極や配線に用いる多結晶
シリコン層7の酸化が進行する。例えばリンドー
プ多結晶シリコン膜にリンガラス層(リン濃度8
重量%)を1ミクロン堆積し、8Kg/cm2、900℃
高圧水蒸気雰囲気で20分間処理すると、リンドー
プされた多結晶シリコン層7表面は酸化され、二
酸化珪素膜が3000〜3500Å成長する。これによる
多結晶シリコン層7の膜厚減少は約1800Åであ
る。ソース・ドレーン拡散領域8についても同様
に酸化が進行する。酸化速度は拡散層の不純物濃
度に依存し、濃度が高くなるにつれて大きくな
る。この状態は第1図f,gにも示しており、f
では多結晶シリコン層7および拡散領域8の表面
がそれぞれ酸化されて二酸化珪素膜10,11が
形成される。
層のフロー処理方法は、表面を平坦化させ、アル
ミニウムの配線密度の向上に著しい効果がある
が、微細パターンへの適用には次のような欠点が
ある。すなわち、高圧雰囲気とし、1000℃以下の
低温でリンガラス層をフローさせ、表面を滑らか
にすることは可能であるが、水蒸気雰囲気で処理
するため、水分子のリンガラス層9の中の拡散が
速く、リンガラス層9の下にあるソース・ドレー
ン拡散領域8、ゲート電極や配線に用いる多結晶
シリコン層7の酸化が進行する。例えばリンドー
プ多結晶シリコン膜にリンガラス層(リン濃度8
重量%)を1ミクロン堆積し、8Kg/cm2、900℃
高圧水蒸気雰囲気で20分間処理すると、リンドー
プされた多結晶シリコン層7表面は酸化され、二
酸化珪素膜が3000〜3500Å成長する。これによる
多結晶シリコン層7の膜厚減少は約1800Åであ
る。ソース・ドレーン拡散領域8についても同様
に酸化が進行する。酸化速度は拡散層の不純物濃
度に依存し、濃度が高くなるにつれて大きくな
る。この状態は第1図f,gにも示しており、f
では多結晶シリコン層7および拡散領域8の表面
がそれぞれ酸化されて二酸化珪素膜10,11が
形成される。
このような多結晶シリコン層7やソース・ドレ
ーン拡散領域8の酸化は、多結晶シリコン電極層
の配線抵抗や、不純物拡散層の抵抗の増加とな
り、微細素子により構成された半導体集積回路装
置の特性低下への影響が大きい。
ーン拡散領域8の酸化は、多結晶シリコン電極層
の配線抵抗や、不純物拡散層の抵抗の増加とな
り、微細素子により構成された半導体集積回路装
置の特性低下への影響が大きい。
発明の目的
本発明はかかる従来方式でのリンガラス層の高
圧酸化フローによる平坦化において、下地の多結
晶シリコン膜およびソース・ドレーン拡散領域、
シリコン基板などの活性領域の酸化による配線抵
抗や不純物拡散層の抵抗の増大を防ぐことを可能
にする半導体装置の製造方法を提案するものであ
る。
圧酸化フローによる平坦化において、下地の多結
晶シリコン膜およびソース・ドレーン拡散領域、
シリコン基板などの活性領域の酸化による配線抵
抗や不純物拡散層の抵抗の増大を防ぐことを可能
にする半導体装置の製造方法を提案するものであ
る。
発明の構成
本発明は素子を形成した半導体基板の主面に直
接あるいは二酸化珪素膜を介して多結晶シリコン
膜と、リンガラス膜を順次堆積する工程と、高圧
の水蒸気中で熱処理して、前記多結晶シリコン膜
を全て二酸化珪素に変換すると同時に、リンガラ
ス膜をフローする工程とからなることを特徴とす
る半導体装置の製造方法であり、これにより、水
分子の拡散による酸化をリンガラス層直下の多結
晶シリコン膜に留め、活性領域の酸化を防止する
ことができる。
接あるいは二酸化珪素膜を介して多結晶シリコン
膜と、リンガラス膜を順次堆積する工程と、高圧
の水蒸気中で熱処理して、前記多結晶シリコン膜
を全て二酸化珪素に変換すると同時に、リンガラ
ス膜をフローする工程とからなることを特徴とす
る半導体装置の製造方法であり、これにより、水
分子の拡散による酸化をリンガラス層直下の多結
晶シリコン膜に留め、活性領域の酸化を防止する
ことができる。
実施例の説明
第2図a〜hは本発明にかかる半導体装置の製
造方法の一実施例の工程途中における素子断面図
である。第2図a〜dまでは第1図a〜dと同一
であり、dにおいて、1はP型シリコン基板、5
は選択酸化により形成された二酸化珪素膜、6は
ゲート酸化膜、7はリンドープした多結晶シリコ
ン電極、8はヒ素イオン注入により形成された
N+拡散層を示す。次にeの如く一面に多結晶シ
リコン膜13を厚さ1000Å堆積する。次にfの如
く、気相成長法によりリンガラス層(リン濃度
8.5重量%)9を1ミクロン堆積し、これを高圧
水蒸気雰囲気中で処理する。8Kg/cm2、900℃30
分間処理すると、gの如く、リンガラス層9の表
面はフローしなめらかになる。同時にリンガラス
層9を通つて侵入する水分子が多結晶シリコン膜
13を全て酸化して二酸化珪素膜14に変化させ
るのにほとんど消費される。したがつて、多結晶
シリコン膜13下の多結晶シリコン電極7とソー
ス・ドレーン拡散領域8の表面はほとんど酸化さ
れない、この後、hのように電極取り出し用の開
口を行い、アルミニウムの電極12を形成し、保
護膜(図示せず)を堆積する。
造方法の一実施例の工程途中における素子断面図
である。第2図a〜dまでは第1図a〜dと同一
であり、dにおいて、1はP型シリコン基板、5
は選択酸化により形成された二酸化珪素膜、6は
ゲート酸化膜、7はリンドープした多結晶シリコ
ン電極、8はヒ素イオン注入により形成された
N+拡散層を示す。次にeの如く一面に多結晶シ
リコン膜13を厚さ1000Å堆積する。次にfの如
く、気相成長法によりリンガラス層(リン濃度
8.5重量%)9を1ミクロン堆積し、これを高圧
水蒸気雰囲気中で処理する。8Kg/cm2、900℃30
分間処理すると、gの如く、リンガラス層9の表
面はフローしなめらかになる。同時にリンガラス
層9を通つて侵入する水分子が多結晶シリコン膜
13を全て酸化して二酸化珪素膜14に変化させ
るのにほとんど消費される。したがつて、多結晶
シリコン膜13下の多結晶シリコン電極7とソー
ス・ドレーン拡散領域8の表面はほとんど酸化さ
れない、この後、hのように電極取り出し用の開
口を行い、アルミニウムの電極12を形成し、保
護膜(図示せず)を堆積する。
本発明の別の実施例として、多結晶シリコン膜
を堆積する前に、第3図に示すように、二酸化珪
素膜15を堆積すると、高圧水蒸気中の熱処理に
おいて、多結晶シリコン膜16の酸化に消費され
る分を上廻る水分子(H2O)はこの二酸化珪素
膜15でほとんど遮断されて下地の活性領域の酸
化が確実に防止できる。
を堆積する前に、第3図に示すように、二酸化珪
素膜15を堆積すると、高圧水蒸気中の熱処理に
おいて、多結晶シリコン膜16の酸化に消費され
る分を上廻る水分子(H2O)はこの二酸化珪素
膜15でほとんど遮断されて下地の活性領域の酸
化が確実に防止できる。
このようにリンガラス層の下に多結晶シリコン
膜16を堆積すると、高圧水蒸気酸化で侵入する
H2Oが、この膜の酸化に消費され、下地の多結
晶シリコン層や、ソース・ドレーン拡散領域の酸
化がほとんど、あるいは完全に防止され、その結
果、これら領域のシート抵抗の増大を防ぐことが
できる。リンガラス層の下に堆積する多結晶シリ
コン膜の厚みはフロー条件、すなわち酸化圧力、
温度、時間、多結晶シリコン膜質によつて異な
り、最適条件の設定の必要はあるが、実用上500
Åから1500Åの範囲である。
膜16を堆積すると、高圧水蒸気酸化で侵入する
H2Oが、この膜の酸化に消費され、下地の多結
晶シリコン層や、ソース・ドレーン拡散領域の酸
化がほとんど、あるいは完全に防止され、その結
果、これら領域のシート抵抗の増大を防ぐことが
できる。リンガラス層の下に堆積する多結晶シリ
コン膜の厚みはフロー条件、すなわち酸化圧力、
温度、時間、多結晶シリコン膜質によつて異な
り、最適条件の設定の必要はあるが、実用上500
Åから1500Åの範囲である。
発明の効果
以上説明してきたところから明らかなように、
本発明の半導体装置の製造方法によれば、高圧水
蒸気中でリンガラス層をフローし、表面を平坦化
する時に問題となつた下地の多結晶シリコン膜や
拡散領域等の活性領域を酸化することなく、すな
わち、配線抵抗や拡散抵抗を大きくすることな
く、表面の平坦化を可能にするものである。さら
に、アルミニウム配線と下部の多結晶シリコン電
極層との層間絶縁膜はリンガラス層と多結晶シリ
コン膜の酸化によつて形成された二酸化珪素との
二層構造となり、ピンホールの減少にも効果があ
る。
本発明の半導体装置の製造方法によれば、高圧水
蒸気中でリンガラス層をフローし、表面を平坦化
する時に問題となつた下地の多結晶シリコン膜や
拡散領域等の活性領域を酸化することなく、すな
わち、配線抵抗や拡散抵抗を大きくすることな
く、表面の平坦化を可能にするものである。さら
に、アルミニウム配線と下部の多結晶シリコン電
極層との層間絶縁膜はリンガラス層と多結晶シリ
コン膜の酸化によつて形成された二酸化珪素との
二層構造となり、ピンホールの減少にも効果があ
る。
第1図a〜gは従来方法に係る半導体装置の製
造工程途中における素子各断面図、第2図a〜
h,第3図は本発明の実施例にかかる半導体装置
の製造工程途中における素子各断面図である。 1……シリコン基板、2……二酸化珪素膜、3
……チツ化珪素膜、4……レジスト膜、6……ゲ
ート酸化膜、7……多結晶シリコン膜、8……ソ
ース・ドレーン拡散領域、13,16……多結晶
シリコン膜、15……二酸化珪素膜、9……リン
ガラス層。
造工程途中における素子各断面図、第2図a〜
h,第3図は本発明の実施例にかかる半導体装置
の製造工程途中における素子各断面図である。 1……シリコン基板、2……二酸化珪素膜、3
……チツ化珪素膜、4……レジスト膜、6……ゲ
ート酸化膜、7……多結晶シリコン膜、8……ソ
ース・ドレーン拡散領域、13,16……多結晶
シリコン膜、15……二酸化珪素膜、9……リン
ガラス層。
Claims (1)
- 【特許請求の範囲】 1 所定の拡散領域が形成された半導体基板の主
面に均一な厚みの多結晶シリコン膜と、リンガラ
ス膜を順次堆積する工程と、高圧の水蒸気中で熱
処理して、前記多結晶シリコン膜を全て二酸化珪
素に変換するとともに、前記リンガラス膜を高圧
水蒸気雰囲気中の加熱処理でフローする工程とを
有することを特徴とする半導体装置の製造方法。 2 半導体基板の主面に二酸化珪素膜を被着して
後、多結晶シリコン膜とリンガラス膜を順次堆積
することを特徴とする特許請求の範囲第1項記載
の半導体装置の製造方法。 3 半導体基板の主面に被着する多結晶シリコン
膜の厚みが500Åから1500Åであることを特徴と
する特許請求の範囲第1項または第2項記載の半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22094782A JPS59110136A (ja) | 1982-12-15 | 1982-12-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22094782A JPS59110136A (ja) | 1982-12-15 | 1982-12-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59110136A JPS59110136A (ja) | 1984-06-26 |
JPS641935B2 true JPS641935B2 (ja) | 1989-01-13 |
Family
ID=16759040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22094782A Granted JPS59110136A (ja) | 1982-12-15 | 1982-12-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59110136A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61251054A (ja) * | 1985-04-27 | 1986-11-08 | Pioneer Electronic Corp | 半導体装置の製造方法 |
JPS63217645A (ja) * | 1987-03-06 | 1988-09-09 | Nec Corp | 多層金属配線を有する半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54111772A (en) * | 1978-02-22 | 1979-09-01 | Fujitsu Ltd | Manufacture for semiconductor device |
JPS54156469A (en) * | 1978-05-30 | 1979-12-10 | Nec Corp | Manufacture for integrated circuit device |
US4319260A (en) * | 1979-09-05 | 1982-03-09 | Texas Instruments Incorporated | Multilevel interconnect system for high density silicon gate field effect transistors |
-
1982
- 1982-12-15 JP JP22094782A patent/JPS59110136A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS59110136A (ja) | 1984-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6140035A (ja) | 半導体装置の製造方法 | |
US4525733A (en) | Patterning method for reducing hillock density in thin metal films and a structure produced thereby | |
JPS61152040A (ja) | 半導体装置の製造方法 | |
JPS58201362A (ja) | 半導体装置の製造方法 | |
JPH02288359A (ja) | シリコン基板中に1つの導電タイプのウェルを形成する方法 | |
JPS641935B2 (ja) | ||
JPH0324727A (ja) | 半導体装置の製造方法 | |
JPH0473296B2 (ja) | ||
JPS5922342A (ja) | 半導体装置の製造方法 | |
JPH02298074A (ja) | Mos型トランジスタの製造方法 | |
JPS61239671A (ja) | 半導体記憶装置の製造方法 | |
JPS6123363A (ja) | 半導体装置およびその製造方法 | |
JPH0316150A (ja) | 半導体素子の製造方法 | |
JPS6154661A (ja) | 半導体装置の製造方法 | |
JPS605074B2 (ja) | 半導体装置の製造方法 | |
JPS60176272A (ja) | 半導体記憶装置の製造方法 | |
JPS59111367A (ja) | 半導体装置の製造方法 | |
JPH0582734A (ja) | Mos半導体装置の製造方法 | |
JPH0225075A (ja) | 半導体装置の製造方法 | |
JPH0274031A (ja) | 半導体装置の製造方法 | |
JPS607181A (ja) | 半導体装置の製造方法 | |
JPH04348519A (ja) | 半導体装置の製造方法 | |
JPS62131538A (ja) | 半導体装置の製造方法 | |
JPS6089940A (ja) | 半導体装置の製造方法 | |
JPH0254659B2 (ja) |