JPS59132048A - デ−タ処理システム用ス−パ−バイザを提供する方法及びその装置 - Google Patents
デ−タ処理システム用ス−パ−バイザを提供する方法及びその装置Info
- Publication number
- JPS59132048A JPS59132048A JP58191104A JP19110483A JPS59132048A JP S59132048 A JPS59132048 A JP S59132048A JP 58191104 A JP58191104 A JP 58191104A JP 19110483 A JP19110483 A JP 19110483A JP S59132048 A JPS59132048 A JP S59132048A
- Authority
- JP
- Japan
- Prior art keywords
- operating system
- supervisor
- memory
- data processing
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Hardware Redundancy (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Exchange Systems With Centralized Control (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は、一般にデータ処理シ・ステムによシ行なわれ
る命令の実行を制御することに関し、更に詳細には複数
個のオペレーティング・システムを分割出来るデータ処
理システムに関するものである。
る命令の実行を制御することに関し、更に詳細には複数
個のオペレーティング・システムを分割出来るデータ処
理システムに関するものである。
関連技術の説明
単一のオペレーティング・システムの制御の下でセット
される命令の実行を可能ならしめるデータ処理システム
を提供することは当技術において公知である。各オペレ
ーティング・システムにはオペレーティング・システム
の容易な可搬性を禁止スる特異のアドレス・フォーメー
ションと命令処理特性を含む内部ディコアが備えである
。複数個のオペレーティング・システムを利用する目的
でオペレーティング・システムの変更若しくは付加的な
装置を作動させる付加的な装置を追加するステムを再イ
ニシヤライズすることがしばしば必要である。オペレー
ティング・システムにおける改良はしばしば装置上の変
更を必要とし、データ処理システムに諸問題を牛じさせ
得る。その他、メモリ・ユニット内に存在する欠陥の処
理は特殊化されたオペレーティング・システムの特性ヲ
有している。
される命令の実行を可能ならしめるデータ処理システム
を提供することは当技術において公知である。各オペレ
ーティング・システムにはオペレーティング・システム
の容易な可搬性を禁止スる特異のアドレス・フォーメー
ションと命令処理特性を含む内部ディコアが備えである
。複数個のオペレーティング・システムを利用する目的
でオペレーティング・システムの変更若しくは付加的な
装置を作動させる付加的な装置を追加するステムを再イ
ニシヤライズすることがしばしば必要である。オペレー
ティング・システムにおける改良はしばしば装置上の変
更を必要とし、データ処理システムに諸問題を牛じさせ
得る。その他、メモリ・ユニット内に存在する欠陥の処
理は特殊化されたオペレーティング・システムの特性ヲ
有している。
従って、複数個の・オペレーティング・システムを分割
出来るデータ処理システムに対しての必要性が存在して
いた。
出来るデータ処理システムに対しての必要性が存在して
いた。
発明の目的
従って、本発明の目的は、改良されたデータ処理システ
ムを提供することにある。
ムを提供することにある。
本発明の他の目的は、データ処理システムで複数個のオ
ペレーティング・システムの制御下での作動を可能なら
しめることにある。
ペレーティング・システムの制御下での作動を可能なら
しめることにある。
本発明の特別の目的は、複数個のオ被レーティング・シ
ステムの個別化を可能にすることにある。
ステムの個別化を可能にすることにある。
本発明の他の特別の目的は、許可されていない命令は現
在非活動状態のオ(レーティング・システムによっては
実行されないことを確実にすることにある。
在非活動状態のオ(レーティング・システムによっては
実行されないことを確実にすることにある。
本発明の更に他の目的は、現在、活動状態のオペレーテ
ィング・7ステムの作動を終了させる方法を提供し、異
なるオペレーティング・システムの作動を開始させるこ
とにある。
ィング・7ステムの作動を終了させる方法を提供し、異
なるオペレーティング・システムの作動を開始させるこ
とにある。
本発明の前掲の目的と他の目的は、複数個のオペレーテ
ィング・システムから命令の実行を支持する装置を提供
することにより達成される。オペレーティング・システ
ムを個別化させ、現在活動中トオペレーティング・シス
テムの命令のみが実行されることを確実にする装置も提
供される。オペレーティング・システムの順序圧しい交
換全可能にするため各オペレーティング・システムに対
シ複数個のオペレーティング・システムに対し利用不可
能なメモリ・ス啄−スが利用可能である。
ィング・システムから命令の実行を支持する装置を提供
することにより達成される。オペレーティング・システ
ムを個別化させ、現在活動中トオペレーティング・シス
テムの命令のみが実行されることを確実にする装置も提
供される。オペレーティング・システムの順序圧しい交
換全可能にするため各オペレーティング・システムに対
シ複数個のオペレーティング・システムに対し利用不可
能なメモリ・ス啄−スが利用可能である。
本発明のこれらの特徴と他の特徴については図面を参照
して明細書を読むことにより明らかとなろう。
して明細書を読むことにより明らかとなろう。
実施例の説明
第1図を参照すると、中央処理ユニット1は情報信号グ
ループの操作に使用するデータ処理システムの主要部分
である。中央処理ユニットにはユニット全体をシーケン
スさせる中央ユニットが含まれ、更に、キャッジ−・ユ
ニットと命令ユニットも含まれている。キャッシュ・ユ
ニットは命令信号のグループとデータ信号のグループを
制御インターフェイス・ユニット2を介して主メモリ・
−ニット3から得る。命令信舟グループは命令キャッジ
一部内に保持され、オペランド信号グル−プはオペラン
ド・キャッシュ部内に保持され、ベージング情報はベー
ジング・・々ッファ内に保持すれる。命令ユニットは先
取り(prefetch )された命令と信号のグルー
プを命令スタック内に格納する。命令は現在の命令の流
れを表わし、・クツチ・テーブルによシ予報(予測)さ
れる別の流れ又は間接ワードを先取シする。命令はデコ
ードされ、オ被ランド又はブランチ・ターケ8ット命令
アドレスは命令スタックに対する命令を受は取るパイプ
・ライン内で発生される。パイプ・ラインの最終段階は
命令とオ被ランドを特殊化された実行ユニットのグルー
プの1つに送る。パイプ0・ライン、アドレス加算器及
び命令スタックは命令アドレス又は状態関連状況と同様
移送りラス命令を取シ扱う他の論理実行ユニットとして
考えることが出来る。
ループの操作に使用するデータ処理システムの主要部分
である。中央処理ユニットにはユニット全体をシーケン
スさせる中央ユニットが含まれ、更に、キャッジ−・ユ
ニットと命令ユニットも含まれている。キャッシュ・ユ
ニットは命令信号のグループとデータ信号のグループを
制御インターフェイス・ユニット2を介して主メモリ・
−ニット3から得る。命令信舟グループは命令キャッジ
一部内に保持され、オペランド信号グル−プはオペラン
ド・キャッシュ部内に保持され、ベージング情報はベー
ジング・・々ッファ内に保持すれる。命令ユニットは先
取り(prefetch )された命令と信号のグルー
プを命令スタック内に格納する。命令は現在の命令の流
れを表わし、・クツチ・テーブルによシ予報(予測)さ
れる別の流れ又は間接ワードを先取シする。命令はデコ
ードされ、オ被ランド又はブランチ・ターケ8ット命令
アドレスは命令スタックに対する命令を受は取るパイプ
・ライン内で発生される。パイプ・ラインの最終段階は
命令とオ被ランドを特殊化された実行ユニットのグルー
プの1つに送る。パイプ0・ライン、アドレス加算器及
び命令スタックは命令アドレス又は状態関連状況と同様
移送りラス命令を取シ扱う他の論理実行ユニットとして
考えることが出来る。
主メモリ・ユニット3は中央処理ユニット1に中央処理
ユニットにょシ使用される情報信号のグループの主要格
納部を提供する。情報信号は制御インターフェイス・ユ
ニ)ト2の制御下で主メモリ内に書込まれたり又は主メ
モリから読出される。
ユニットにょシ使用される情報信号のグループの主要格
納部を提供する。情報信号は制御インターフェイス・ユ
ニ)ト2の制御下で主メモリ内に書込まれたり又は主メ
モリから読出される。
制御インターフェイス・ユニット2は主メモIJ・ユニ
ット3、入出力マルチプレクサ4及び中央処理ユニット
1の間での情報信号の移送を制御する。
ット3、入出力マルチプレクサ4及び中央処理ユニット
1の間での情報信号の移送を制御する。
こうして、制御インター2ェイス・ユニット2は制御イ
ンターフェイス・ユニット2に対スるリクエストを優先
さぜ、入出力マルチプレクサに対する出力を優先化する
。制御インターフェイス・ユニット2は当該制御インタ
ーフェイス・ユニットを介して移送される情報信号に対
する・くツファ−・ユニットを提供する。その他に、制
御インターフェイス・ユニ4.ト2はシステム割込みに
対する列を制御し、そのシステム割込みの下でワードは
他の割込み作動と同様主メモリ・ユニット内に格納され
る。主メモリ・ユニット3内に格納され且つ主メモリ・
ユニット3から出されるデータに対してのエラ。−検出
及び訂正処理は制御インターフェイス・ユニット2内に
含まれている。出力インターフェイス・ユニットは又、
階級コマンドの間((ブロッ久・アクセスの争いが存在
しないことを確実にする装置も設けられている。
ンターフェイス・ユニット2に対スるリクエストを優先
さぜ、入出力マルチプレクサに対する出力を優先化する
。制御インターフェイス・ユニット2は当該制御インタ
ーフェイス・ユニットを介して移送される情報信号に対
する・くツファ−・ユニットを提供する。その他に、制
御インターフェイス・ユニ4.ト2はシステム割込みに
対する列を制御し、そのシステム割込みの下でワードは
他の割込み作動と同様主メモリ・ユニット内に格納され
る。主メモリ・ユニット3内に格納され且つ主メモリ・
ユニット3から出されるデータに対してのエラ。−検出
及び訂正処理は制御インターフェイス・ユニット2内に
含まれている。出力インターフェイス・ユニットは又、
階級コマンドの間((ブロッ久・アクセスの争いが存在
しないことを確実にする装置も設けられている。
入出力マルチプレクサ4はデータ処理システムの全体の
要求を満たすだめ利用される。オペレーティング・シス
テムは要求される制御ワードを準備し、移送されるデー
タに対する/Z 、7フア・再リアを割当てる。制御ワ
ードが準備された後、オペレーティング・シ冬テムは接
続命令を発行することによシ入出力作動を開始させる。
要求を満たすだめ利用される。オペレーティング・シス
テムは要求される制御ワードを準備し、移送されるデー
タに対する/Z 、7フア・再リアを割当てる。制御ワ
ードが準備された後、オペレーティング・シ冬テムは接
続命令を発行することによシ入出力作動を開始させる。
制御イングーフェイス・ユニット2は接続命令を認識し
、接続情報を入出力マルチプレクサ・コントローラに送
る。入出力マルチプレクサはアドレスされたチャンネル
のスクラッチ・パッド・メモリ内にある接続制御ワード
からメール・ボックス・アドレスと他の関連ある情報を
保持し、接続コマンドをチャンネル・アダプタ・ユニッ
ト5内のアドレスされたチャンネルに送る。
、接続情報を入出力マルチプレクサ・コントローラに送
る。入出力マルチプレクサはアドレスされたチャンネル
のスクラッチ・パッド・メモリ内にある接続制御ワード
からメール・ボックス・アドレスと他の関連ある情報を
保持し、接続コマンドをチャンネル・アダプタ・ユニッ
ト5内のアドレスされたチャンネルに送る。
アドレスされたチャンネルはチャンネル・プログラムが
待っていることを指定の周辺装置に通告する。指定の周
辺装置への通告後にチャンネル・アダプタ・ユニット5
は入出力マルチプレクサにチャンネル・メール・ボック
スを引くよう要求する。このリクエストに応答して入出
力マルチプレクサはチャンネル・メール・ボックスの最
初の8ワードをスクラッチ・パッド・メモリ内にロード
スル。チャンネル・プログラムは引続き入出力マルチプ
レクサが「ポインタを前進させる」よう要求する。この
リクエストに応答して入出力マルチプレクサはリスト・
サービスを行ない、命令データ制御ワード(IDCW
)をチャンネル・アダプタ・ユニット5に送る。チャヘ
ンネル・プログラムの最紅のDCWはIDCWでなけれ
ばならない。チャンネル・アダプタ・ユニットはIDC
Wを周辺装置に送り、周辺サブ・システムからの要求が
あればデータ・リスト・サービスを要求する。チャンネ
ル・メール・ボックスからリスト・ポインタ・ワード(
LPW )を使用して入出力マルチフ0レクサは次のD
CWを検索する。入出力マルチプレクサはDCWをスク
ラッチ・パッド・メモリ内に保持し、関連ある情報をD
CWからチャンネル・アダプタ・ユニット5へ送る。D
CW 情報でチャンネル・アダプタ・ユニット5はチャ
ンネル・プログラムを満たすため必要なデータ・サービ
スを要求する。入出力マルチフ0レクサ4は現在のDC
WとP’IWをスクラッチ・ノoソド・メモリ内に維持
することによりデータ・サービスを実行し、付加的なり
CWに対する要求されるリスト・サービスを行なう。チ
ャンネル・プログラムが満たされた後にチャンネルは状
態格納サービスを要求する。入出力マルチプレクサ4は
終了状態をチャンネル・メール・ボックス内に設定し、
メール・ボックスをメモリに再格納する。状態サービス
の完了後にチャンネルは割込みサービスの終了を要求す
る。サービスの実施にあたり、入出力マルチプレクサ4
はメール・ボックス・リンク・ワードに質問する。割込
み禁止ビットが「オン」でちる場合には割込みは報告さ
れない。割込み禁止ビ、1・が「オフ」である場合には
割込みはメール・ボックス・リンク・ワードに指定され
た割込みレベルを使って報告される。リンク・ワードが
連続状態を指定する場合には入出力マルチフ0レクサは
チャンネルに対する接続を発行する。
待っていることを指定の周辺装置に通告する。指定の周
辺装置への通告後にチャンネル・アダプタ・ユニット5
は入出力マルチプレクサにチャンネル・メール・ボック
スを引くよう要求する。このリクエストに応答して入出
力マルチプレクサはチャンネル・メール・ボックスの最
初の8ワードをスクラッチ・パッド・メモリ内にロード
スル。チャンネル・プログラムは引続き入出力マルチプ
レクサが「ポインタを前進させる」よう要求する。この
リクエストに応答して入出力マルチプレクサはリスト・
サービスを行ない、命令データ制御ワード(IDCW
)をチャンネル・アダプタ・ユニット5に送る。チャヘ
ンネル・プログラムの最紅のDCWはIDCWでなけれ
ばならない。チャンネル・アダプタ・ユニットはIDC
Wを周辺装置に送り、周辺サブ・システムからの要求が
あればデータ・リスト・サービスを要求する。チャンネ
ル・メール・ボックスからリスト・ポインタ・ワード(
LPW )を使用して入出力マルチフ0レクサは次のD
CWを検索する。入出力マルチプレクサはDCWをスク
ラッチ・パッド・メモリ内に保持し、関連ある情報をD
CWからチャンネル・アダプタ・ユニット5へ送る。D
CW 情報でチャンネル・アダプタ・ユニット5はチャ
ンネル・プログラムを満たすため必要なデータ・サービ
スを要求する。入出力マルチフ0レクサ4は現在のDC
WとP’IWをスクラッチ・ノoソド・メモリ内に維持
することによりデータ・サービスを実行し、付加的なり
CWに対する要求されるリスト・サービスを行なう。チ
ャンネル・プログラムが満たされた後にチャンネルは状
態格納サービスを要求する。入出力マルチプレクサ4は
終了状態をチャンネル・メール・ボックス内に設定し、
メール・ボックスをメモリに再格納する。状態サービス
の完了後にチャンネルは割込みサービスの終了を要求す
る。サービスの実施にあたり、入出力マルチプレクサ4
はメール・ボックス・リンク・ワードに質問する。割込
み禁止ビットが「オン」でちる場合には割込みは報告さ
れない。割込み禁止ビ、1・が「オフ」である場合には
割込みはメール・ボックス・リンク・ワードに指定され
た割込みレベルを使って報告される。リンク・ワードが
連続状態を指定する場合には入出力マルチフ0レクサは
チャンネルに対する接続を発行する。
チャンネル・アダプタ・ユニット5は入出力マルチプレ
クサ4と周辺サブ・システム6の間のインターフェイス
を提供する。入出力マルチプレクサ4に関連して説明し
た作動に加えて、チャンネル・アダプタ・インク−フェ
イス・ユニットは論理実行の変換即ち入出力マルチプレ
クサ4ではCML’、チャンネル・アダフ0り・ユニ、
ト5ではTTLを提供する。チャンネル・アダプタ・ユ
ニット5は周辺サブ・システム6と入出力処理装置の間
のバッファ装置として作用し入出力マルチプレクサは情
報を効率的に且つ多数の周辺サブ・システム6と非同期
的に移送出来る。
クサ4と周辺サブ・システム6の間のインターフェイス
を提供する。入出力マルチプレクサ4に関連して説明し
た作動に加えて、チャンネル・アダプタ・インク−フェ
イス・ユニットは論理実行の変換即ち入出力マルチプレ
クサ4ではCML’、チャンネル・アダフ0り・ユニ、
ト5ではTTLを提供する。チャンネル・アダプタ・ユ
ニット5は周辺サブ・システム6と入出力処理装置の間
のバッファ装置として作用し入出力マルチプレクサは情
報を効率的に且つ多数の周辺サブ・システム6と非同期
的に移送出来る。
周辺サブ・システム6は磁気テープ・ユニット、ディス
ク記憶ユニット、端末インターフェイス等といった典型
的なサブ・システムの任意のもOKすることが出来る。
ク記憶ユニット、端末インターフェイス等といった典型
的なサブ・システムの任意のもOKすることが出来る。
周辺サブ・システムは大量格納装置及びデータ処理シス
テムとの外部連絡を行なう装置として作用する。
テムとの外部連絡を行なう装置として作用する。
第2図及び第3図を参照すると、現在作動中のオペレー
ティング・システム≠1を非活−動状態にシ、池のオペ
レーティング・システムを活動状態にする段階が図示さ
れている。段階201においてデータ処理システムは現
在オペレーティング・システム≠1の制御の下で命令を
実行している。
ティング・システム≠1を非活−動状態にシ、池のオペ
レーティング・システムを活動状態にする段階が図示さ
れている。段階201においてデータ処理システムは現
在オペレーティング・システム≠1の制御の下で命令を
実行している。
スー・ぞ−バイザ処理に対する欠陥又は割込み状態は段
階202で確認される。確認された状態はその結果がデ
ータ処理システムを制御するオペレーティング・システ
ムの変更となる予め選択された状態でなければならない
。予め選択された欠陥又ハ割込み状態はオーレーテイン
グ・システム≠1のリザーブされたメモリ・、スに一ス
内の所定のロケーションを第2図の段階203で示され
た如くアドレスさせる。この過程はオペレーティング・
システム+1のメモリ31?−からオペレーティング・
システム・リザーブ・メモリ310への経路301とし
て示されている。リザーブ・メモリ内のロケーションは
一連の段階を有し、最も重要々段階は中央処理ユニ71
・内のレジスフの内容を格納する段階即ち段階205で
あり、レジスフのパラメータは現在作動中のオペレーテ
ィング・システムの如きオペレーティング・システム+
1の回復時にデータ処理ユニットがこの状態に戻るよう
リザーブ・メモリ内に格納される。欠陥エンド1ルフ0
ログラムの実行後にオー9レーテイング・システム・リ
ザーブ・メモリ310のスイッチング・エントリ部分内
のロケーションが実行される。このロケーション内ノ命
令ハオ綬レーティング・システム≠2リザーブ・メモリ
ーでオペレーティング・システムJ42スイッチング・
エントリ・ロケーション内のロケーション即ち段階20
6にアドレス可能とする。オペレーティング・システム
+2に対するこの移送は第3図の経路302として示さ
−れている。オペレーティング・システム≠2のスイ
ッチング・エントリ部分内の命令は段階207内におい
てオペレーティング・システノ・≠2の格納されたパラ
メータをデータ処理の適当なレソスタ内に入力させ、こ
うして/ステムをイニシャライズするか又はシステムを
オペレーティング・システム+2の最後の即ち前の状態
に回復させる。
階202で確認される。確認された状態はその結果がデ
ータ処理システムを制御するオペレーティング・システ
ムの変更となる予め選択された状態でなければならない
。予め選択された欠陥又ハ割込み状態はオーレーテイン
グ・システム≠1のリザーブされたメモリ・、スに一ス
内の所定のロケーションを第2図の段階203で示され
た如くアドレスさせる。この過程はオペレーティング・
システム+1のメモリ31?−からオペレーティング・
システム・リザーブ・メモリ310への経路301とし
て示されている。リザーブ・メモリ内のロケーションは
一連の段階を有し、最も重要々段階は中央処理ユニ71
・内のレジスフの内容を格納する段階即ち段階205で
あり、レジスフのパラメータは現在作動中のオペレーテ
ィング・システムの如きオペレーティング・システム+
1の回復時にデータ処理ユニットがこの状態に戻るよう
リザーブ・メモリ内に格納される。欠陥エンド1ルフ0
ログラムの実行後にオー9レーテイング・システム・リ
ザーブ・メモリ310のスイッチング・エントリ部分内
のロケーションが実行される。このロケーション内ノ命
令ハオ綬レーティング・システム≠2リザーブ・メモリ
ーでオペレーティング・システムJ42スイッチング・
エントリ・ロケーション内のロケーション即ち段階20
6にアドレス可能とする。オペレーティング・システム
+2に対するこの移送は第3図の経路302として示さ
−れている。オペレーティング・システム≠2のスイ
ッチング・エントリ部分内の命令は段階207内におい
てオペレーティング・システノ・≠2の格納されたパラ
メータをデータ処理の適当なレソスタ内に入力させ、こ
うして/ステムをイニシャライズするか又はシステムを
オペレーティング・システム+2の最後の即ち前の状態
に回復させる。
最終段階2’08と経路303は中央処理ユニ、トの制
御ヲオにレーティング・システム≠2に移送する。この
様式で中央処理ユニ、ト]の制御がオペレーティング・
システム+1からオにレーティング・システム≠2へ移
送された。第3図において、経路304. 、305及
び306は中央処理ユニット1の制御をオペレーティン
グ・システム≠1に移送して戻すプロセスを示す。第3
図には複数個の中央処理ユニットを各オペレーティング
・システムが制御出来る可能性も示しである。当該状態
に対するメモリ・スに一スが他のオペレーティング・シ
ステムにアクでス不能であることが必要である。第4図
は、これを達成可能な様式を示す。オペレーティング・
システムに対する一e−ノ・テーブルが2つの各第4レ
ーテイング・システムと組合っているロケーションと合
せて示しであるっオペレーティング・システム≠1と組
合っているアドレス(はフィシカル・メモリ403内の
ロケーションのグループを示す。同様にして、オペレー
ティング・システム≠2と組合っているロケーションの
グループ内に格納されたアドレスはメモリ・ロクーー/
ヨン、 (7)Wオてるダルリーフ0を示す。こうして
フィゾカル・メモ!J 、40 :3はR−ノ・テーブ
ル402内の−ξ−ノング作動の結果であるメモリ・ア
ドレスのグルー20で分割される。従って、オペレーテ
ィング・システム≠1又はオペレーテイング・システム
≠2は連続したロケ−/−37(即ち各号ベレーティン
グ・シスチムニ対シ)アドレス可能であるが、各ページ
・テーブル・アドレスと組合っているフィシカル・メモ
リ・アドレスのグループはフィシカル・メモリ・アドレ
ス・スペース全体を通じて位置付けることが出来る。イ
ーソングの1つの利点はフィシカル・メモリ・アドレス
内の「ホール」(即ち、メモリ・ユニット内ノエラーに
起因する如きもの)はベース・テーブルがイニシャライ
ゼーション プロセス中に形成される際回避可能である
。第4図は、又、オペレーティング・システム≠1とオ
ペレーティング・システム+2に対するりザーブされた
メモリ・スに一ス410 ト411 カオペレーティン
グ・システムに対し利用不可能であることも示している
。その上、リザーブ・メモリ・ス啄−スはフィジカル・
メモリ内の任意の場所に位置付けることが出来る。
御ヲオにレーティング・システム≠2に移送する。この
様式で中央処理ユニ、ト]の制御がオペレーティング・
システム+1からオにレーティング・システム≠2へ移
送された。第3図において、経路304. 、305及
び306は中央処理ユニット1の制御をオペレーティン
グ・システム≠1に移送して戻すプロセスを示す。第3
図には複数個の中央処理ユニットを各オペレーティング
・システムが制御出来る可能性も示しである。当該状態
に対するメモリ・スに一スが他のオペレーティング・シ
ステムにアクでス不能であることが必要である。第4図
は、これを達成可能な様式を示す。オペレーティング・
システムに対する一e−ノ・テーブルが2つの各第4レ
ーテイング・システムと組合っているロケーションと合
せて示しであるっオペレーティング・システム≠1と組
合っているアドレス(はフィシカル・メモリ403内の
ロケーションのグループを示す。同様にして、オペレー
ティング・システム≠2と組合っているロケーションの
グループ内に格納されたアドレスはメモリ・ロクーー/
ヨン、 (7)Wオてるダルリーフ0を示す。こうして
フィゾカル・メモ!J 、40 :3はR−ノ・テーブ
ル402内の−ξ−ノング作動の結果であるメモリ・ア
ドレスのグルー20で分割される。従って、オペレーテ
ィング・システム≠1又はオペレーテイング・システム
≠2は連続したロケ−/−37(即ち各号ベレーティン
グ・シスチムニ対シ)アドレス可能であるが、各ページ
・テーブル・アドレスと組合っているフィシカル・メモ
リ・アドレスのグループはフィシカル・メモリ・アドレ
ス・スペース全体を通じて位置付けることが出来る。イ
ーソングの1つの利点はフィシカル・メモリ・アドレス
内の「ホール」(即ち、メモリ・ユニット内ノエラーに
起因する如きもの)はベース・テーブルがイニシャライ
ゼーション プロセス中に形成される際回避可能である
。第4図は、又、オペレーティング・システム≠1とオ
ペレーティング・システム+2に対するりザーブされた
メモリ・スに一ス410 ト411 カオペレーティン
グ・システムに対し利用不可能であることも示している
。その上、リザーブ・メモリ・ス啄−スはフィジカル・
メモリ内の任意の場所に位置付けることが出来る。
次に第5図を参照すると、ノー・ぐ−バイザ・ベース・
アドレスとオペレーティング・システムの個別化に利用
されるスーパーバ・イザの使用が示さiしている。スー
パーバイザ・ベース・テーブル・ディレクトリ764は
イニシャライゼーション中に提供され、オペレーティン
グ・システム・アドレスとフィジカル・メモリ内のアド
レスの間を連通させる。各オペレーティング・システム
のイニシャライゼーション又ハ再吊φj】中にスーツ4
−バイザ・ベース・レジスタ761とクーパ/N”l
イf・バウンド・レジスタ762は内部にデータを入力
させて、いる。この好適実施態様においては、命令の通
常の実行中形成されたアドレスの最初の12個のピット
がベース・アドレスからのオフセットを提供する。ベー
ス・アドレスは現在釉φノ】中のオペレーティング・シ
ステムにより決定され、即ち、各オペレーティング・シ
ステムはスーパーパ’+f・ページ・テーブル・ディレ
クトリ−内の所定のベース・アドレスを有することにな
る。スーツクーバイザ・バウンド量はオペレーティング
・システムに割当てられたページ・テーブル・ディレク
トリ・ロケーションの番号を決定することになる。従っ
て、26ビツトのリアル・アドレス763がスーツ4−
バイザ・ベーノング装置に適用される場合、最初の12
ビツトはロケーション770即ち尽−ジ・アトL/ス・
レジスタ内のアドレスに実際のアドレスの最高位ビット
により定められるオフセットを加えたものを示す。パウ
ンド・レジスタ内の数値はロケーション770がオペレ
ーティング・システムに割当てられた連続したディレク
トリ ・ロケーションになることを確実にする。ロケー
ション770の内容はフィジカル・メモリ内にアト ”
レスを提供するためアドレス内の12ビツトのオフセッ
ト値を置換する12ビツト値である。
アドレスとオペレーティング・システムの個別化に利用
されるスーパーバ・イザの使用が示さiしている。スー
パーバイザ・ベース・テーブル・ディレクトリ764は
イニシャライゼーション中に提供され、オペレーティン
グ・システム・アドレスとフィジカル・メモリ内のアド
レスの間を連通させる。各オペレーティング・システム
のイニシャライゼーション又ハ再吊φj】中にスーツ4
−バイザ・ベース・レジスタ761とクーパ/N”l
イf・バウンド・レジスタ762は内部にデータを入力
させて、いる。この好適実施態様においては、命令の通
常の実行中形成されたアドレスの最初の12個のピット
がベース・アドレスからのオフセットを提供する。ベー
ス・アドレスは現在釉φノ】中のオペレーティング・シ
ステムにより決定され、即ち、各オペレーティング・シ
ステムはスーパーパ’+f・ページ・テーブル・ディレ
クトリ−内の所定のベース・アドレスを有することにな
る。スーツクーバイザ・バウンド量はオペレーティング
・システムに割当てられたページ・テーブル・ディレク
トリ・ロケーションの番号を決定することになる。従っ
て、26ビツトのリアル・アドレス763がスーツ4−
バイザ・ベーノング装置に適用される場合、最初の12
ビツトはロケーション770即ち尽−ジ・アトL/ス・
レジスタ内のアドレスに実際のアドレスの最高位ビット
により定められるオフセットを加えたものを示す。パウ
ンド・レジスタ内の数値はロケーション770がオペレ
ーティング・システムに割当てられた連続したディレク
トリ ・ロケーションになることを確実にする。ロケー
ション770の内容はフィジカル・メモリ内にアト ”
レスを提供するためアドレス内の12ビツトのオフセッ
ト値を置換する12ビツト値である。
第6図を参照すると、各オペレーティング・システムに
対するリザーブ・メモリ、656の一般的なフォーマッ
トが示されている。リザーブ・メモリ゛のスーパーバイ
ザ・スイッチャ−6゛51部分はオペレーティング・シ
ステムの割込み若しくはイニシャライゼーションのため
必要とされるプログラムを含んでいる。このメモリの更
に詳細な説明を行なう。割込み列652とラベルの付け
られたリザーブ・メモリ部分は現在非活動状態にあるオ
ペレーティング・システムにより受は取られるノ・−ド
ウエア・口、−ド優先割込みである。オペレーティング
・シス゛テムが活動状態になると、これらの列は質問を
受け、適当な応答が可能化される。
対するリザーブ・メモリ、656の一般的なフォーマッ
トが示されている。リザーブ・メモリ゛のスーパーバイ
ザ・スイッチャ−6゛51部分はオペレーティング・シ
ステムの割込み若しくはイニシャライゼーションのため
必要とされるプログラムを含んでいる。このメモリの更
に詳細な説明を行なう。割込み列652とラベルの付け
られたリザーブ・メモリ部分は現在非活動状態にあるオ
ペレーティング・システムにより受は取られるノ・−ド
ウエア・口、−ド優先割込みである。オペレーティング
・シス゛テムが活動状態になると、これらの列は質問を
受け、適当な応答が可能化される。
リザーブ・メモリのノ・−ドウエア構成653部分はイ
ニシャライゼーション時にロードされ、オペレーティン
グ・システ台に利用可能なリソースの記録(即ちデータ
処理システムの構成要素)を提供する。リザーブ・メモ
リの接続テーブル654部分はオペレーティング・シス
テムに対し現在利用可能なリソースのリストを提供する
。要約すると、リザーブ・メモリはオペレーティング・
システムの個別化を維持するのに必要な情報の格納に向
けられる。
ニシャライゼーション時にロードされ、オペレーティン
グ・システ台に利用可能なリソースの記録(即ちデータ
処理システムの構成要素)を提供する。リザーブ・メモ
リの接続テーブル654部分はオペレーティング・シス
テムに対し現在利用可能なリソースのリストを提供する
。要約すると、リザーブ・メモリはオペレーティング・
システムの個別化を維持するのに必要な情報の格納に向
けられる。
リサーブ・メモリ650のスーツ4−バイザ・スイッチ
651を参照すると、その内部に格納されたデ〜りは1
つのオペレーティング・システムから、別のオペレーテ
ィング・システムへの変更ヲ処理するコード化された信
号を提供する。(リザーブ・メモリ・スイッチ内への)
エントリ・ロケーションとリザーブ・メモリからの出口
ロケーションがその内部に含まれている。この両方のロ
ケーションは中央処理ユニット・レジスタの内容をセー
フ格納するため含まれている。従って、セーフ格納ロケ
ーションはイニシャライゼーション処理によシロードさ
れ、オペレーティングムが励起される際これらのロケー
ションはイニシ、ヤライゼーションを提供する。1ノザ
ープ・メモ1ノに組合っているオペレーティング゛・シ
ステムカニ夛ト活動状態にされると、これらのロケーシ
ョンは中央処理ユニットの内容で満たされるので、オペ
レーティング・システムが再活動状態にされる際、中央
処理ユニットはその非活動状態にされた時点で存在する
状態に戻ることになる。又、1ノザープ・メモリのスー
パーノクイザ・スイッチ内ニハスー/ぐ一バイザ・ベー
スとスーツや−ノぐイザ・・ぐランドに対する量も含ま
れている。中央処理ユニットのイニシャライゼーション
中にヌーノクーノぐイザ・K−ジ・テーブル・ディレク
ション力S 57M立される。各スーパーバイザ・啄−
ノは一般に多数の正常なベースで構成されている。その
上、クーi4−/<イザ・ページ・ディレクトリハスー
ノソーノぐイザ・波−ノ・テーブルを介して行なわれる
オペレーティング・システム使用とアドレスからフィジ
カル・メモリ内のロケーションへの最終的な変換で使用
される。
651を参照すると、その内部に格納されたデ〜りは1
つのオペレーティング・システムから、別のオペレーテ
ィング・システムへの変更ヲ処理するコード化された信
号を提供する。(リザーブ・メモリ・スイッチ内への)
エントリ・ロケーションとリザーブ・メモリからの出口
ロケーションがその内部に含まれている。この両方のロ
ケーションは中央処理ユニット・レジスタの内容をセー
フ格納するため含まれている。従って、セーフ格納ロケ
ーションはイニシャライゼーション処理によシロードさ
れ、オペレーティングムが励起される際これらのロケー
ションはイニシ、ヤライゼーションを提供する。1ノザ
ープ・メモ1ノに組合っているオペレーティング゛・シ
ステムカニ夛ト活動状態にされると、これらのロケーシ
ョンは中央処理ユニットの内容で満たされるので、オペ
レーティング・システムが再活動状態にされる際、中央
処理ユニットはその非活動状態にされた時点で存在する
状態に戻ることになる。又、1ノザープ・メモリのスー
パーノクイザ・スイッチ内ニハスー/ぐ一バイザ・ベー
スとスーツや−ノぐイザ・・ぐランドに対する量も含ま
れている。中央処理ユニットのイニシャライゼーション
中にヌーノクーノぐイザ・K−ジ・テーブル・ディレク
ション力S 57M立される。各スーパーバイザ・啄−
ノは一般に多数の正常なベースで構成されている。その
上、クーi4−/<イザ・ページ・ディレクトリハスー
ノソーノぐイザ・波−ノ・テーブルを介して行なわれる
オペレーティング・システム使用とアドレスからフィジ
カル・メモリ内のロケーションへの最終的な変換で使用
される。
クー バー ハイサ・ベース・アドレスはスーパーバイ
ザ・被−ノ・テーブル・ロケーション内の一連の連続し
たロケーション内の最初のロケーションを指す。オペレ
ーティング・システムのアドレスはそのアドレスが参照
する連続的なスーパーバイザ・テーブル・ディレクトリ
内のロケーションを示スオフセットを含む。スーパーバ
イザ・バウンドはオペレーティング・システムに割当て
られたスーパーバイザ・被−ノ・ディレクトリ内のロケ
ーションをオフセットが越え々いことを確実にする。こ
の状態が生じた場合にはアドレスされたフィジカル・メ
モリ・ロケーションはオペレーティング・システムに対
しリザーブされたエリアの外側になる。スーパーバイザ
・ベースとバウンド・アドレスはオペレーティング・シ
ステムが活動化される際中央ユニット・・ぐイブ・ライ
ン構造内のレジスタに格納される。リザーブ・メモリ・
スーパーバイザ・スイッチはリザーブ・メモリ・ベース
・アドレスとバウンドを含む。再びこれらの量は(好適
実施態様におけるディスクリブタ−・スタック内の)中
央ユニット・・Qイブ・ライン構造内に格納され、予め
決められた欠陥が検出される際リザーブ・メモリのアド
レスを提供する。実際、好適実施態様において、結果を
処理するリザーブ・メモリ内のベース・アドレスからの
オフセットでは通常の欠陥処理方法で使用されるのと同
じアドレスされたオペレーティング・ベースからのオフ
セットでスーパーバイザ・プロセスの注意を必要とする
。リザーブ・メモリ内には接続テーブル内へのエントリ
を可能にするコードも含まれている。
ザ・被−ノ・テーブル・ロケーション内の一連の連続し
たロケーション内の最初のロケーションを指す。オペレ
ーティング・システムのアドレスはそのアドレスが参照
する連続的なスーパーバイザ・テーブル・ディレクトリ
内のロケーションを示スオフセットを含む。スーパーバ
イザ・バウンドはオペレーティング・システムに割当て
られたスーパーバイザ・被−ノ・ディレクトリ内のロケ
ーションをオフセットが越え々いことを確実にする。こ
の状態が生じた場合にはアドレスされたフィジカル・メ
モリ・ロケーションはオペレーティング・システムに対
しリザーブされたエリアの外側になる。スーパーバイザ
・ベースとバウンド・アドレスはオペレーティング・シ
ステムが活動化される際中央ユニット・・ぐイブ・ライ
ン構造内のレジスタに格納される。リザーブ・メモリ・
スーパーバイザ・スイッチはリザーブ・メモリ・ベース
・アドレスとバウンドを含む。再びこれらの量は(好適
実施態様におけるディスクリブタ−・スタック内の)中
央ユニット・・Qイブ・ライン構造内に格納され、予め
決められた欠陥が検出される際リザーブ・メモリのアド
レスを提供する。実際、好適実施態様において、結果を
処理するリザーブ・メモリ内のベース・アドレスからの
オフセットでは通常の欠陥処理方法で使用されるのと同
じアドレスされたオペレーティング・ベースからのオフ
セットでスーパーバイザ・プロセスの注意を必要とする
。リザーブ・メモリ内には接続テーブル内へのエントリ
を可能にするコードも含まれている。
メモリ・ロケーションはクー・ぐ−バイザ欠陥可能化レ
ジスタ内にロードされる量を保持する。その量はスーパ
ーバイザ処理からの応答を要求する全ての欠陥状態を定
めるノ<”ターンを備えている。欠陥状態が信号パター
ンによシ定められる場合にはこのパターンはスーパーバ
イザ処理方法又は通常のオペレーティング処理方法がそ
の状態に応答する目的に使用すべきか否かを決定するス
ーパーパイプ欠陥可能化レジスタの内容と比較される。
ジスタ内にロードされる量を保持する。その量はスーパ
ーバイザ処理からの応答を要求する全ての欠陥状態を定
めるノ<”ターンを備えている。欠陥状態が信号パター
ンによシ定められる場合にはこのパターンはスーパーバ
イザ処理方法又は通常のオペレーティング処理方法がそ
の状態に応答する目的に使用すべきか否かを決定するス
ーパーパイプ欠陥可能化レジスタの内容と比較される。
リザーブ・メモリ・ロケーションは欠陥ベンディング・
レジスタを格納する目的に使用される。これらの内容は
オペレーティング・システムに対シ元しジスタ内に再び
入れられる。他のリザーブ・メモリ・ロケーションはス
ーパーバイザ・タイマの使用を行なうところから、所定
のクロック・サイクル数の終了時に現在=h h中のオ
ペレーティング・システムは新しいオペレーティング・
システムを励起させ・る欠陥状態を受は取る。従って、
口) −ジョンの1つ1dオペレーテイング・システム
が励起状態になる時点を決定する(クロック)カウント
を有することになる。更に別のロケーションは任意のレ
ジスタに入れるデータを含む。このレジスタは一部のデ
ィコア所属変数を制御する信号を含む。例えば、ディコ
ア・コードが含まれる。このコードは命令がオペレーテ
ィング・システムのディコア内で許可されていることを
確実にするたメオペレーション・コード内で比較される
。格納可能な他の量は(スーパーバイザ・ベージングで
ない)中間ベージングが採用されているか否かである。
レジスタを格納する目的に使用される。これらの内容は
オペレーティング・システムに対シ元しジスタ内に再び
入れられる。他のリザーブ・メモリ・ロケーションはス
ーパーバイザ・タイマの使用を行なうところから、所定
のクロック・サイクル数の終了時に現在=h h中のオ
ペレーティング・システムは新しいオペレーティング・
システムを励起させ・る欠陥状態を受は取る。従って、
口) −ジョンの1つ1dオペレーテイング・システム
が励起状態になる時点を決定する(クロック)カウント
を有することになる。更に別のロケーションは任意のレ
ジスタに入れるデータを含む。このレジスタは一部のデ
ィコア所属変数を制御する信号を含む。例えば、ディコ
ア・コードが含まれる。このコードは命令がオペレーテ
ィング・システムのディコア内で許可されていることを
確実にするたメオペレーション・コード内で比較される
。格納可能な他の量は(スーパーバイザ・ベージングで
ない)中間ベージングが採用されているか否かである。
他のレノスター・ロケーションは中央処理ユニット・デ
ィコアを活動状態オペレーティング・システムに一致さ
せるためハードウェア装置内にロードされる他のディコ
ア所属データを含む。例エバ、バーチャル・アドレス・
フォーメーションにおいては、ワーキング・スペース番
号が要求され、一方、他のオペレーティング・システム
はI4レーティング・システムに利用可能なこの量即ち
予め選択されたレジスター・ロケーション内にロートゝ
される量を要求しない。最後に、ハードウェア構成テー
ブル姉対するオフセットが存在する。
ィコアを活動状態オペレーティング・システムに一致さ
せるためハードウェア装置内にロードされる他のディコ
ア所属データを含む。例エバ、バーチャル・アドレス・
フォーメーションにおいては、ワーキング・スペース番
号が要求され、一方、他のオペレーティング・システム
はI4レーティング・システムに利用可能なこの量即ち
予め選択されたレジスター・ロケーション内にロートゝ
される量を要求しない。最後に、ハードウェア構成テー
ブル姉対するオフセットが存在する。
前前の要約はリザーブ・メモリ内に入れられるデータの
部分リストである。他のデータ及び処理方法カオA!レ
ーティング・システム・スーパーバイザ処理方法に利用
可能であることは明らかである。
部分リストである。他のデータ及び処理方法カオA!レ
ーティング・システム・スーパーバイザ処理方法に利用
可能であることは明らかである。
スーパーバイザ処理方法の更に詳細な処理方法について
、ここで−例として挙げる。スーパーバイブのクロック
が所定のカウント数に到達し、オ被レーティング・シス
テムが随意中央処理ユニットの制御を禁止するような点
に到達する等といった適当な状態が中央処理ユニ、トに
発生すると欠陥状態を示す1組の信号が欠陥レソスタ内
に入れられる。欠陥レノスタ内の信号は以前スーパーバ
イザ欠陥可能化レノスタ内に入力された信号と比較され
る。一致が検出されると異なるオペレーティング・シス
テムがスーパ−バイブ処理方法を介して活動化さ′れ、
スーパーバイザの欠陥処理が可能化される。スーパーバ
イザ欠陥処理方法では現在活動中のオ被レーティング・
システムのリザーブ・メモリ・ユニットに入るため一定
のオフセット数で組合された中央ユニット・パイ70・
ライン構造内(即ちディスクリブタ・スタック内)ニ格
納されたリザーブ・メモリ・ベース・アトレスヲ使用し
た。エントリ・アドレスから始まる処理方法はリザーブ
・メモリ内の適当なロケーションにある中央処理ユニ、
ト内のレジスタに格納量を生せしめる。その他に欠陥波
ンデイング・レジスタの内容が格納される。これらの量
は非活動中のオペレーティング・システムをオペレーテ
ィング・システムが非活動化される状態で開始させる。
、ここで−例として挙げる。スーパーバイブのクロック
が所定のカウント数に到達し、オ被レーティング・シス
テムが随意中央処理ユニットの制御を禁止するような点
に到達する等といった適当な状態が中央処理ユニ、トに
発生すると欠陥状態を示す1組の信号が欠陥レソスタ内
に入れられる。欠陥レノスタ内の信号は以前スーパーバ
イザ欠陥可能化レノスタ内に入力された信号と比較され
る。一致が検出されると異なるオペレーティング・シス
テムがスーパ−バイブ処理方法を介して活動化さ′れ、
スーパーバイザの欠陥処理が可能化される。スーパーバ
イザ欠陥処理方法では現在活動中のオ被レーティング・
システムのリザーブ・メモリ・ユニットに入るため一定
のオフセット数で組合された中央ユニット・パイ70・
ライン構造内(即ちディスクリブタ・スタック内)ニ格
納されたリザーブ・メモリ・ベース・アトレスヲ使用し
た。エントリ・アドレスから始まる処理方法はリザーブ
・メモリ内の適当なロケーションにある中央処理ユニ、
ト内のレジスタに格納量を生せしめる。その他に欠陥波
ンデイング・レジスタの内容が格納される。これらの量
は非活動中のオペレーティング・システムをオペレーテ
ィング・システムが非活動化される状態で開始させる。
この格納が完了した時点でリザーブ・メモリは第2オペ
レーテイング・システムのリザーブ・メモリ内のエント
リをアドレスするロケーションから出る。第2オ波レー
テイング・システムは第2オペレーテイング・システム
と組合っているリザーブ・メモリのベース・アドレスト
ノクランド・アドレスを、スーパーバイザ処理方法を使
って実行された命令が適当なアドレス・フォーメーショ
ンを有することが出来るよう中央ユニット・ノやイブ・
ライン構造(即ちディスクリブタ−・スクノク)内にロ
ードスル。スーパーバイザ・ベース及ヒ/クウンドは最
終ベージング・レソスク内にロードされ、こうして第2
オペレーテイング・システムと組合ったフィジカル・メ
モリーのみをアドレシングする・辰構を提供し、組合っ
ていなハフイソカル・メモリを舘2オペレーティング・
システムから効果的に分離させる。リザーブ・メモリの
処理方法は他のディコア所属情報に加えて許可されてい
ない命令(例えば、不正確なディコア要求のため)が実
行を開始した時点を決定するコードを提供する。
レーテイング・システムのリザーブ・メモリ内のエント
リをアドレスするロケーションから出る。第2オ波レー
テイング・システムは第2オペレーテイング・システム
と組合っているリザーブ・メモリのベース・アドレスト
ノクランド・アドレスを、スーパーバイザ処理方法を使
って実行された命令が適当なアドレス・フォーメーショ
ンを有することが出来るよう中央ユニット・ノやイブ・
ライン構造(即ちディスクリブタ−・スクノク)内にロ
ードスル。スーパーバイザ・ベース及ヒ/クウンドは最
終ベージング・レソスク内にロードされ、こうして第2
オペレーテイング・システムと組合ったフィジカル・メ
モリーのみをアドレシングする・辰構を提供し、組合っ
ていなハフイソカル・メモリを舘2オペレーティング・
システムから効果的に分離させる。リザーブ・メモリの
処理方法は他のディコア所属情報に加えて許可されてい
ない命令(例えば、不正確なディコア要求のため)が実
行を開始した時点を決定するコードを提供する。
リザーブ・メモリの処理方法は欠陥ベンディング・レジ
スタをロードさせ、ディコア所属量は中央処理ユニット
内の適当なレソスタ内に入れられる。
スタをロードさせ、ディコア所属量は中央処理ユニット
内の適当なレソスタ内に入れられる。
中央処理ユニットはここで第2オ被レーテイング・シス
テムに関して相対的にイニシャライズされるか又は第2
オペレーテイング・システムが出た前の状態が再び形成
されている。ここで第2オにレーティング・システムの
リザーブ・メモリは第2オペレーテイング・システムと
組合っているメモリが入れられる処理方法を実行し、こ
のデータ処理ユニットの制御がここで第2オ被レーテイ
ング・システムと共に行表われる。
テムに関して相対的にイニシャライズされるか又は第2
オペレーテイング・システムが出た前の状態が再び形成
されている。ここで第2オにレーティング・システムの
リザーブ・メモリは第2オペレーテイング・システムと
組合っているメモリが入れられる処理方法を実行し、こ
のデータ処理ユニットの制御がここで第2オ被レーテイ
ング・システムと共に行表われる。
前掲の説明は好適実施態様の作動を説胛する目的で含捷
れておシ、本発明の範囲を限定する意味はない。本発明
の範囲は前掲の特許請求の範囲によってのみ限定される
べきである。前掲の説明から本発明の技術思想と範囲に
より更に包含される多数の改変例が当技術の熟知者に明
らかとなろう。
れておシ、本発明の範囲を限定する意味はない。本発明
の範囲は前掲の特許請求の範囲によってのみ限定される
べきである。前掲の説明から本発明の技術思想と範囲に
より更に包含される多数の改変例が当技術の熟知者に明
らかとなろう。
第°1図は、全体の中央処理ユニツ)を示す模式ブロッ
ク図。 第2図及び第3図は、現在活動中のメーベレーチイング
・システムを非活動状態(でし他のオペレーティング・
システムを活動状態にする段階を示す。 第4図は、各オペレーティング・システムに割当てられ
たメモリ・スペースが他のオペレーティング・システム
に対しアクセス不可能になっている様式を示す。 第5図は、オペレーティング・システムの個号1]化に
使用されるスーツξ−・ぐイブ・ベース・アトゞレスと
クー、t’? −z<!イブの使用状態を示す。 第6図ハ、各オペレーティング・・システムに対するリ
ザーブ・メモリ650の全体的なフォーマットを示す。 1・・・中央処理ユニット、2・・・制御インターフェ
イス・ユニット、3・・・主メモリュニント、4・・・
入出力マルチプレクサ、5・・チャンネル・アダプタ・
ユニット、6・周辺サブ・ユニット、310 ・オに
レーティング・システム・リザーブ・メモリ、402
ペーゾ・テーブル、4o3・・フィジカル・メモリ。 特許出願人 ハネウェル・インフォメーション・シ
ステムズ・インコーホレーテッド −,−\ 代 理 人 星 野 恒 司゛ 岩 上 昇 、、”、’、’H−ト、□ \2、っ71、。 手続補正書(方式) 特許庁長官 若 杉 和 夫 殿 1 事件の表示 特V、昭5B ]91104 号
事件との関係 出願人 アメリカ会衆1jj02154 マナチュ七ノツ州、ウ
オル丈ム。 II′升 、、漉yr、トリート200名キJ
1、 ハ坏ウェル・インフォメーション・シス
テムズ・インコーホレーテッド代友者 ウィリアム
・タブリュー・ホロウェイ ジュニア5 手続袖正指令
沓の日付 昭和59年 1月11日(発送日昭和59年 1月 3
1日)以 上 433−
ク図。 第2図及び第3図は、現在活動中のメーベレーチイング
・システムを非活動状態(でし他のオペレーティング・
システムを活動状態にする段階を示す。 第4図は、各オペレーティング・システムに割当てられ
たメモリ・スペースが他のオペレーティング・システム
に対しアクセス不可能になっている様式を示す。 第5図は、オペレーティング・システムの個号1]化に
使用されるスーツξ−・ぐイブ・ベース・アトゞレスと
クー、t’? −z<!イブの使用状態を示す。 第6図ハ、各オペレーティング・・システムに対するリ
ザーブ・メモリ650の全体的なフォーマットを示す。 1・・・中央処理ユニット、2・・・制御インターフェ
イス・ユニット、3・・・主メモリュニント、4・・・
入出力マルチプレクサ、5・・チャンネル・アダプタ・
ユニット、6・周辺サブ・ユニット、310 ・オに
レーティング・システム・リザーブ・メモリ、402
ペーゾ・テーブル、4o3・・フィジカル・メモリ。 特許出願人 ハネウェル・インフォメーション・シ
ステムズ・インコーホレーテッド −,−\ 代 理 人 星 野 恒 司゛ 岩 上 昇 、、”、’、’H−ト、□ \2、っ71、。 手続補正書(方式) 特許庁長官 若 杉 和 夫 殿 1 事件の表示 特V、昭5B ]91104 号
事件との関係 出願人 アメリカ会衆1jj02154 マナチュ七ノツ州、ウ
オル丈ム。 II′升 、、漉yr、トリート200名キJ
1、 ハ坏ウェル・インフォメーション・シス
テムズ・インコーホレーテッド代友者 ウィリアム
・タブリュー・ホロウェイ ジュニア5 手続袖正指令
沓の日付 昭和59年 1月11日(発送日昭和59年 1月 3
1日)以 上 433−
Claims (5)
- (1) ’tAl数個のオペレーティング・ノステム
ヲ利用するデータ処理・/ステム用スーパーバイサヲ提
供する方法であって、 (a)異なるオペレーティング・/ステムの活動を要求
するデータ処理システム状態を識別する段階と、 (b) Ail記データ処理ユニットの中央処理ユニ
ットの状態を定める状、弗定義しソスタの自答を現在活
動中のオにレーティング・システムと組合っているリザ
ーブ・メモリ内にセーフ4’b nl内する段、キ皆と
、 (C) 前Me 異々るオペレーティング・システム
とA11f1合っているリザーブ・メモリをアドレシン
グする段1着と、 (d) 前記異なるオペレーティング システム・リ
ザーブ・メモリのアドレス、波−ノ・テーブル・ディレ
クトリ内のアドレス、前記データ処理システムの所定の
状j魚を確立する前記中央処理ユニットのレソスク内の
データ、前記異なるオペレーティング・システムによシ
決定さルる前記中央処理ユニットに対するディコアを確
立づ−るデータを前記中央処理ユニットの前記状I漂定
義しソスタ内に入力する段]若と、 (e)前記異なるオペレーティング・システムの作動を
開始さぜる段階から成るデータ処理システム用のスーパ
ーバイザを提供する方法。 - (2) 前記入力段1偕が更にディコアを定める1i
tを前記中央処理二二/l−内に入力することを含む特
許請求の範囲第(1)項に記載のオペレーティング・シ
ステム用のスー・ぐ−バイザを提供する方法。 - (3) データ処理システムの状態をイ、在認する前
記段階が欠陥状態と予め成立した欠陥可能化量を比較す
る段階を含み、前記組合ったオペレーティング・システ
ムの活動化前に前記現在の異なっているリザーブ・メモ
リから前記欠陥可能化量が移送されている特許請求の範
囲第(1)項に記載のオペレーティング・システム・ス
ーパーバイザを提供スる方法。 - (4) 中央処理ユニットと複数個のオペレーティン
グ・システムを利用するメモリ・ユニットを含むデータ
処理システム−をスーパーパイズする装置であって、 現在非活動状態のオペレーティング・システム−〇活動
を要求するデータ処理ユニット状態を確認する装置と、 現在活動状態にあるオペレーティング・システムと組合
っているリザーブ・メモリ内に前記データ処理ユニット
の中央処理ユニットの状態を定める状態定義レジスタの
内容をセーフ格納する装置と、 前記現在活動状態にあるオにレーティング・システムと
組合っているリザーブ・メモリをアドレシングする装置
と、 前記現在非活動状態のオペレーティング・システムの確
保されたメモリ内に格納された量を前記中央処理ユニ、
トの前記状態定義レジスタ内に入力する装置と、 前記現在非活動状態のオペレーティング・システムリザ
ーブ・メモリのアドレス及びスーパーバイザ・ページ・
ディレクトリ内のアト°レスに関連した量を前記中央処
理ユニットのレノスタ内に入力する装置と、 前記現在非活動状態のオペレーティング・システムの作
動を開始させる装置から成るデータ処理システムをスー
パーパイズする装置。 - (5)前記スー、、Q−ハイf・波−ジ・テーブル・デ
ィレクトリには前記メモリ・ユニ、ト内のメモリ・ロケ
ーションのグループに対するアドレシングが含まれ、前
記スーパーバイザ・被−ジ・アドレスはスーパ−バイザ
・ページ・f = 7’ル・ロケーションのグループに
対する入力ロケーションを提供L、スーパ−バイザ・硬
−ジ・テーブル・ロケーションの前記グループは前記現
在sti社状前状態ペレーティング・システムに割当て
られた前記メモリ・ユニット内のロケーションをアドレ
シングするようにした特許請求の範囲第(4)項に記載
のスーパーバイザ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/434,344 US4493034A (en) | 1982-10-14 | 1982-10-14 | Apparatus and method for an operating system supervisor in a data processing system |
US434344 | 1999-11-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59132048A true JPS59132048A (ja) | 1984-07-30 |
Family
ID=23723842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58191104A Pending JPS59132048A (ja) | 1982-10-14 | 1983-10-14 | デ−タ処理システム用ス−パ−バイザを提供する方法及びその装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US4493034A (ja) |
EP (1) | EP0106669B1 (ja) |
JP (1) | JPS59132048A (ja) |
KR (1) | KR910005997B1 (ja) |
AU (1) | AU556269B2 (ja) |
CA (1) | CA1193739A (ja) |
DE (1) | DE3381475D1 (ja) |
ES (1) | ES8406758A1 (ja) |
FI (1) | FI78993C (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5960652A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | デ−タ処理装置 |
US4530052A (en) * | 1982-10-14 | 1985-07-16 | Honeywell Information Systems Inc. | Apparatus and method for a data processing unit sharing a plurality of operating systems |
JPS60136833A (ja) * | 1983-12-26 | 1985-07-20 | Hitachi Ltd | オペレ−テイングシステムの切替え方式 |
US4649479A (en) * | 1985-02-28 | 1987-03-10 | International Business Machines Corp. | Device driver and adapter binding technique |
US4747040A (en) * | 1985-10-09 | 1988-05-24 | American Telephone & Telegraph Company | Dual operating system computer |
JPS62184544A (ja) * | 1986-02-10 | 1987-08-12 | Nec Corp | 仮想計算機システム |
US5038281A (en) * | 1986-09-19 | 1991-08-06 | International Business Machines Corporation | Acceleration of system interrupts between operating systems in guest-host relationship |
US5226122A (en) * | 1987-08-21 | 1993-07-06 | Compaq Computer Corp. | Programmable logic system for filtering commands to a microprocessor |
US5140684A (en) * | 1987-09-30 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Access privilege-checking apparatus and method |
US5032981A (en) * | 1989-04-10 | 1991-07-16 | Cirrus Logic, Inc. | Method for increasing effective addressable data processing system memory space |
US5113522A (en) * | 1989-05-17 | 1992-05-12 | International Business Machines Corporation | Data processing system with system resource management for itself and for an associated alien processor |
US5557799A (en) * | 1990-03-22 | 1996-09-17 | International Business Machines | Computer determination of operating system or data |
US5455949A (en) * | 1991-09-06 | 1995-10-03 | International Business Machines Corporation | Method for representing and signaling run-time program conditions |
US5673403A (en) * | 1992-11-13 | 1997-09-30 | International Business Machines Corporation | Method and system for displaying applications of different operating systems on a single system using the user interface of the different operating systems |
US5392415A (en) * | 1992-12-15 | 1995-02-21 | International Business Machines Corporation | System for grouping non-contiguous pages belonging to a storage object for page out |
US6430685B1 (en) * | 1993-02-19 | 2002-08-06 | Apple Computer, Inc. | Method and apparatus for enabling a computer system |
US5469573A (en) * | 1993-02-26 | 1995-11-21 | Sytron Corporation | Disk operating system backup and recovery system |
US5430858A (en) * | 1993-11-24 | 1995-07-04 | Northrop Grumman Corporation | Method for RAM conservation employing a RAM disk area non-sequential addresses on arranged order basis to access executable procedures |
US5604890A (en) * | 1994-08-16 | 1997-02-18 | Miller; Paul B. | Coupling device for the switching of data lines between a data storage device controller and a plurality of bootable data storage devices |
US6327653B1 (en) | 1995-11-07 | 2001-12-04 | Samsung Electronics Co., Ltd. | Technique for easily changing operating systems of a digital computer system using at least two pushbuttons |
US6678712B1 (en) * | 1996-01-19 | 2004-01-13 | International Business Machines Corporation | Method and system for executing a program under one of a plurality of mutually exclusive operating environments |
US5765198A (en) * | 1996-02-01 | 1998-06-09 | Cray Research, Inc. | Transparent relocation of real memory addresses in the main memory of a data processor |
JP4402797B2 (ja) * | 2000-03-02 | 2010-01-20 | 株式会社日立製作所 | 情報処理装置 |
US6715016B1 (en) * | 2000-06-01 | 2004-03-30 | Hitachi, Ltd. | Multiple operating system control method |
JP2002251326A (ja) * | 2001-02-22 | 2002-09-06 | Hitachi Ltd | 耐タンパ計算機システム |
US6782424B2 (en) * | 2002-08-23 | 2004-08-24 | Finite State Machine Labs, Inc. | System, method and computer program product for monitoring and controlling network connections from a supervisory operating system |
US7227994B2 (en) * | 2003-03-20 | 2007-06-05 | International Business Machines Corporation | Method and apparatus for imbedded pattern recognition using dual alternating pointers |
US7366352B2 (en) * | 2003-03-20 | 2008-04-29 | International Business Machines Corporation | Method and apparatus for performing fast closest match in pattern recognition |
US7503049B2 (en) * | 2003-05-29 | 2009-03-10 | Panasonic Corporation | Information processing apparatus operable to switch operating systems |
CN100383744C (zh) * | 2004-12-24 | 2008-04-23 | 联想(北京)有限公司 | 一种计算机多操作***的切换方法 |
JP6081300B2 (ja) * | 2013-06-18 | 2017-02-15 | 株式会社東芝 | 情報処理装置及びプログラム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3665487A (en) * | 1969-06-05 | 1972-05-23 | Honeywell Inf Systems | Storage structure for management control subsystem in multiprogrammed data processing system |
GB1371322A (en) * | 1972-06-29 | 1974-10-23 | Ibm | Data processing system |
US4253145A (en) * | 1978-12-26 | 1981-02-24 | Honeywell Information Systems Inc. | Hardware virtualizer for supporting recursive virtual computer systems on a host computer system |
JPS55112651A (en) * | 1979-02-21 | 1980-08-30 | Fujitsu Ltd | Virtual computer system |
US4366537A (en) * | 1980-05-23 | 1982-12-28 | International Business Machines Corp. | Authorization mechanism for transfer of program control or data between different address spaces having different storage protect keys |
US4494189A (en) * | 1982-04-26 | 1985-01-15 | International Business Machines Corporation | Method and means for switching system control of CPUs |
-
1982
- 1982-10-14 US US06/434,344 patent/US4493034A/en not_active Expired - Fee Related
-
1983
- 1983-09-07 CA CA000436211A patent/CA1193739A/en not_active Expired
- 1983-09-08 AU AU18931/83A patent/AU556269B2/en not_active Ceased
- 1983-10-07 FI FI833639A patent/FI78993C/fi not_active IP Right Cessation
- 1983-10-11 KR KR1019830004808A patent/KR910005997B1/ko active IP Right Grant
- 1983-10-13 ES ES526437A patent/ES8406758A1/es not_active Expired
- 1983-10-13 DE DE8383306193T patent/DE3381475D1/de not_active Expired - Fee Related
- 1983-10-13 EP EP83306193A patent/EP0106669B1/en not_active Expired - Lifetime
- 1983-10-14 JP JP58191104A patent/JPS59132048A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
FI833639A (fi) | 1984-04-15 |
ES526437A0 (es) | 1984-08-01 |
ES8406758A1 (es) | 1984-08-01 |
FI78993C (fi) | 1989-10-10 |
AU1893183A (en) | 1984-04-19 |
KR840006526A (ko) | 1984-11-30 |
EP0106669B1 (en) | 1990-04-18 |
EP0106669A2 (en) | 1984-04-25 |
DE3381475D1 (de) | 1990-05-23 |
KR910005997B1 (ko) | 1991-08-09 |
EP0106669A3 (en) | 1987-01-07 |
FI78993B (fi) | 1989-06-30 |
US4493034A (en) | 1985-01-08 |
AU556269B2 (en) | 1986-10-30 |
CA1193739A (en) | 1985-09-17 |
FI833639A0 (fi) | 1983-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59132048A (ja) | デ−タ処理システム用ス−パ−バイザを提供する方法及びその装置 | |
US5530897A (en) | System for dynamic association of a variable number of device addresses with input/output devices to allow increased concurrent requests for access to the input/output devices | |
US3573855A (en) | Computer memory protection | |
US3566358A (en) | Integrated multi-computer system | |
US4414627A (en) | Main memory control system | |
JPS62165250A (ja) | 仮想記憶方法 | |
JPS646488B2 (ja) | ||
JPS60501824A (ja) | 複数個のアドレス変換バッファ記憶装置を共有する記憶装置処理システムのデマンド・ペ−ジング法 | |
JP2005196793A (ja) | メモリを予約するための方法、システム、および製品 | |
JPH0232659B2 (ja) | ||
JPH01144152A (ja) | データ処理システムの制御方法 | |
JPS6364133A (ja) | 情報処理システム | |
US5404549A (en) | Method for efficient access of data stored in a nexus table using queue tag indexes in a table portion | |
EP0223463A2 (en) | Multiprocessor data processing system | |
JPH0519179B2 (ja) | ||
JPH0554009A (ja) | プログラムロード方式 | |
JP2001229042A (ja) | ディスク制御装置 | |
JPH0567973B2 (ja) | ||
JPH07152574A (ja) | プログラムローディング方式 | |
JPS61133453A (ja) | メモリ制御装置 | |
JPH07111711B2 (ja) | 処理終了割込制御システム | |
CN115599549A (zh) | 一种基于多进程的异常处理方法 | |
JPS63184149A (ja) | マルチコントロ−ラシステム | |
JPH05324698A (ja) | ベクトルデータ処理装置およびそれに使用されるデータ転送方式 | |
JPH05265846A (ja) | メモリ管理方式 |