JP2005196793A - メモリを予約するための方法、システム、および製品 - Google Patents
メモリを予約するための方法、システム、および製品 Download PDFInfo
- Publication number
- JP2005196793A JP2005196793A JP2005002051A JP2005002051A JP2005196793A JP 2005196793 A JP2005196793 A JP 2005196793A JP 2005002051 A JP2005002051 A JP 2005002051A JP 2005002051 A JP2005002051 A JP 2005002051A JP 2005196793 A JP2005196793 A JP 2005196793A
- Authority
- JP
- Japan
- Prior art keywords
- logical memory
- memory block
- logical
- reserved
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
【解決手段】 少なくとも1つの論理メモリ・ブロックには1つの属性が関連付けられ、その属性は少なくとも1つの論理メモリ・ブロックがメモリからスワップ可能であるかどうかを示し、少なくとも1つの論理メモリ・ブロックに対応する複数の物理ブロックは連続している。
【選択図】 図1
Description
上記の技法は、ソフトウェア、ファームウェア、ハードウェア、またはそれらの任意の組合せを作成するための標準的なプログラミングおよび/またはエンジニアリング技法を使用する方法、装置、または製品として実現することができる。本明細書で使用する「製品」という用語は、ハードウェア・ロジック(たとえば、集積回路チップ、プログラマブル・ゲート・アレイ(PGA)、特定用途向け集積回路(ASIC)など、またはコンピュータ可読媒体(たとえば、ハードディスク・ドライブ、フレキシブル・ディスク、テープなどの磁気記憶媒体)、光学記憶装置(たとえば、CD−ROM、光ディスクなど)、揮発性および不揮発性メモリ・デバイス(たとえば、EEPROM、ROM、PROM、RAM、DRAM、SRAM、ファームウェア、プログラマブル・ロジックなど)内に実現されたコードまたはロジックを指す。コンピュータ可読媒体内のコードはプロセッサによってアクセスされ、実行される。諸実施形態が作成されるコードはさらに、伝送媒体によりまたはネットワークを介してファイル・サーバからアクセス可能なものにすることができる。このようなケースでは、コードが実現される製品は、ネットワーク伝送回線、ワイヤレス伝送媒体、空間を伝搬する信号、電波、赤外線信号などの伝送媒体を含むことができる。当然のことながら、当業者は、諸実施形態の範囲を逸脱せずにこの構成に対して多くの変更が可能でることと、製品が当技術分野で既知の情報運搬媒体を含むことができることを認識するであろう。
102 2次記憶装置(たとえば、ディスク)
104 CPU
106 メモリ
108 ファームウェア
110 オペレーティング・システム
112 メモリ予約アプリケーション
114 仮想メモリ・マネージャ
Claims (30)
- 計算装置内の1つのメモリに対応する複数の論理メモリ・ブロックを割り振るステップと、
少なくとも1つの論理メモリ・ブロックに1つの属性を関連付けるステップであって、前記少なくとも1つの論理メモリ・ブロックが前記メモリからスワップ可能であるかどうかを前記属性が示し、前記少なくとも1つの論理メモリ・ブロックに対応する複数の物理ブロックが連続しているステップと、
を有する方法。 - 前記複数の論理メモリ・ブロックを割り振るステップと前記属性を関連付けるステップが、
前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記計算装置内のファームウェアが所有しているかどうかを判定するステップと、
前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記計算装置内の前記ファームウェアが所有していると判定したことに応答して、前記所有している情報に基づいて、前記少なくとも1つの論理メモリ・ブロックに関連する前記属性を設定するステップであって、前記属性が設定された場合、前記少なくとも1つの論理メモリ・ブロックが前記メモリからスワップ不能であることと、前記少なくとも1つの論理メモリ・ブロックが予約論理メモリ・ブロックであることを前記属性が示すステップと、
をさらに有する、請求項1に記載の方法。 - 前記複数の論理メモリ・ブロックを割り振るステップと前記属性を関連付けるステップが、
前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記計算装置内のファームウェアが所有しているかどうかを判定するステップと、
前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記計算装置内の前記ファームウェアが所有していないと判定したことに応答して、メモリ予約アプリケーションに関連して、前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかを前記ファームウェアにより決定するステップと、
前記計算装置の初期プログラム・ロードの間に、前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約メモリ・ブロックとして構成すべきかを前記ファームウェアにより保管するステップと、
をさらに有する、請求項1に記載の方法。 - 前記少なくとも1つの論理メモリ・ブロックに1つの追加属性を関連付けるステップであって、前記追加属性が前記少なくとも1つの論理メモリ・ブロックのプロパティをさらに特徴付けるステップ
をさらに有する、請求項1に記載の方法。 - 前記少なくとも1つの論理メモリ・ブロックに1つの追加属性を関連付けるステップであって、前記少なくとも1つの論理メモリ・ブロック内のデータが変更可能であるかどうかを前記追加属性が示すステップ
をさらに有する、請求項1に記載の方法。 - 前記計算装置に結合された2次記憶装置に前記少なくとも1つの論理メモリ・ブロックをスワップするための命令を仮想メモリ・マネージャにより実行するステップと、
前記少なくとも1つの論理メモリ・ブロックが前記メモリからスワップ不能であることを前記論理メモリ・ブロックの前記関連属性が示しているかどうかを前記仮想メモリ・マネージャにより判定するステップと、
前記少なくとも1つの論理メモリ・ブロックが前記メモリからスワップ不能であることを前記論理メモリ・ブロックの前記関連属性が示していないと判定したことに応答して、前記少なくとも1つの論理メモリ・ブロックを前記メモリから前記2次記憶装置にスワップするステップと、
をさらに有する、請求項1に記載の方法。 - 予約論理メモリ・ブロックのための第1のメモリ管理ポリシーを維持するステップと、
非予約論理メモリ・ブロックのための第2のメモリ管理ポリシーを維持するステップと、
前記少なくとも1つのメモリ・ブロックが予約論理メモリ・ブロックであるかどうかを判定するステップと、
前記少なくとも1つのメモリ・ブロックが予約論理メモリ・ブロックであると判定したことに応答して、前記第1のメモリ管理ポリシーに基づいて、前記少なくとも1つの論理メモリ・ブロックについてメモリ管理操作を実行するステップと、
をさらに有する、請求項1に記載の方法。 - 前記複数の論理メモリ・ブロックを割り振るステップと前記属性を関連付けるステップが前記計算装置内のファームウェアによって実行され、前記計算装置が前記メモリからのスワッピングのために予約できるメモリの量に限界があるオペレーティング・システムを含み、前記複数の論理メモリ・ブロックを割り振るステップと前記属性を関連付けるステップにより、アプリケーションは予約できるメモリの量の前記限界を超えることができる、請求項1に記載の方法。
- 前記複数の論理メモリ・ブロックを割り振るステップと前記属性を関連付けるステップが前記計算装置内のアプリケーションによって実行され、前記アプリケーションが前記計算装置内のオペレーティング・システムとは異なるものである、請求項1に記載の方法。
- 前記少なくとも1つの論理メモリ・ブロックが前記メモリからスワップ不能である場合に、前記少なくとも1つの論理メモリ・ブロックのために静的アドレス変換を実行するステップ
をさらに有する、請求項1に記載の方法。 - 計算装置と、
前記計算装置に結合された1つのメモリと、
前記計算装置内の前記メモリに対応する複数の論理メモリ・ブロックを割り振るための手段と、
少なくとも1つの論理メモリ・ブロックに1つの属性を関連付けるための手段であって、前記少なくとも1つの論理メモリ・ブロックが前記メモリからスワップ可能であるかどうかを前記属性が示し、前記少なくとも1つの論理メモリ・ブロックに対応する複数の物理ブロックが連続している該手段と、
を有するシステム。 - 前記計算装置内に実現されたファームウェアをさらに有し、前記複数の論理メモリ・ブロックを割り振るための手段と前記属性を関連付けるための手段が、
(i)前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記ファームウェアが所有しているかどうかを判定するステップと、
(ii)前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記ファームウェアが所有していると判定したことに応答して、前記所有している情報に基づいて、前記少なくとも1つの論理メモリ・ブロックに関連する前記属性を設定するステップであって、前記属性が設定された場合、前記少なくとも1つの論理メモリ・ブロックが前記メモリからスワップ不能であることと、前記少なくとも1つの論理メモリ・ブロックが予約論理メモリ・ブロックであることを前記属性が示すステップと、
をさらに実行する、請求項11に記載のシステム。 - 前記計算装置内に実現されたメモリ予約アプリケーションと、
前記計算装置内に実現されたファームウェアとをさらに有し、前記複数の論理メモリ・ブロックを割り振るための手段と前記属性を関連付けるための手段が、
(i)前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記ファームウェアが所有しているかどうかを判定するステップと、
(ii)前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記計算装置内の前記ファームウェアが所有していないと判定したことに応答して、前記メモリ予約アプリケーションに関連して、前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかを前記ファームウェアにより決定するステップと、
(iii)前記計算装置の初期プログラム・ロードの間に、前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約メモリ・ブロックとして構成すべきかを前記ファームウェアにより保管するステップと、
をさらに実行する、請求項11に記載のシステム。 - 前記少なくとも1つの論理メモリ・ブロックに1つの追加属性を関連付けるための手段であって、前記追加属性が前記少なくとも1つの論理メモリ・ブロックのプロパティをさらに特徴付ける手段
をさらに有する、請求項11に記載のシステム。 - 前記少なくとも1つの論理メモリ・ブロックに1つの追加属性を関連付けるための手段であって、前記少なくとも1つの論理メモリ・ブロック内のデータが変更可能であるかどうかを前記追加属性が示す手段
をさらに有する、請求項11に記載のシステム。 - 前記計算装置に結合された仮想メモリ・マネージャと、
前記計算装置に結合された2次記憶装置と、
前記計算装置に結合された前記2次記憶装置に前記少なくとも1つの論理メモリ・ブロックをスワップするための命令を前記仮想メモリ・マネージャにより実行するための手段と、
前記少なくとも1つの論理メモリ・ブロックが前記メモリからスワップ不能であることを前記論理メモリ・ブロックの前記関連属性が示しているかどうかを前記仮想メモリ・マネージャにより判定するための手段と、
前記少なくとも1つの論理メモリ・ブロックが前記メモリからスワップ不能であることを前記論理メモリ・ブロックの前記関連属性が示していないと判定したことに応答して、前記少なくとも1つの論理メモリ・ブロックを前記メモリから前記2次記憶装置にスワップするための手段と、
をさらに有する、請求項11に記載のシステム。 - 予約論理メモリ・ブロックのための第1のメモリ管理ポリシーと、
非予約論理メモリ・ブロックのための第2のメモリ管理ポリシーと、
予約論理メモリ・ブロックのための前記第1のメモリ管理ポリシーを維持するための手段と、
非予約論理メモリ・ブロックのための前記第2のメモリ管理ポリシーを維持するための手段と、
前記少なくとも1つのメモリ・ブロックが予約論理メモリ・ブロックであるかどうかを判定するための手段と、
前記少なくとも1つのメモリ・ブロックが予約論理メモリ・ブロックであると判定したことに応答して、前記第1のメモリ管理ポリシーに基づいて、前記少なくとも1つの論理メモリ・ブロックについてメモリ管理操作を実行するための手段と、
をさらに有する、請求項11に記載のシステム。 - 前記計算装置内に実現されたアプリケーションと、
前記計算装置に結合されたオペレーティング・システムであって、前記メモリからのスワッピングのために予約できるメモリの量に限界があるオペレーティング・システムと、
前記計算装置内のファームウェアとをさらに有し、前記複数の論理メモリ・ブロックを割り振るための手段と前記属性を関連付けるための手段が前記ファームウェア内に実行され、前記複数の論理メモリ・ブロックを割り振るための手段と前記属性を関連付けるための手段により、前記アプリケーションは予約できるメモリの量の前記限界を超えることができる、請求項11に記載のシステム。 - 前記計算装置に結合されたオペレーティング・システムと、
前記計算装置内に実現されたアプリケーションとをさらに有し、前記複数の論理メモリ・ブロックを割り振るための手段と前記属性を関連付けるための手段が前記アプリケーションによって実行され、前記アプリケーションが前記オペレーティング・システムとは異なるものである、請求項11に記載のシステム。 - 前記少なくとも1つの論理メモリ・ブロックが前記メモリからスワップ不能である場合に、前記少なくとも1つの論理メモリ・ブロックのために静的アドレス変換を実行するための手段
をさらに有する、請求項11に記載のシステム。 - 複数の操作を引き起こすことができる製品であって、前記操作が、
計算装置内の1つのメモリに対応する複数の論理メモリ・ブロックを割り振るステップと、
少なくとも1つの論理メモリ・ブロックに1つの属性を関連付けるステップであって、前記少なくとも1つの論理メモリ・ブロックが前記メモリからスワップ可能であるかどうかを前記属性が示し、前記少なくとも1つの論理メモリ・ブロックに対応する複数の物理ブロックが連続しているステップと、
を有する製品。 - 前記複数の論理メモリ・ブロックを割り振るステップと前記属性を関連付けるステップが、
前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記計算装置内のファームウェアが所有しているかどうかを判定するステップと、
前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記計算装置内の前記ファームウェアが所有していると判定したことに応答して、前記所有している情報に基づいて、前記少なくとも1つの論理メモリ・ブロックに関連する前記属性を設定するステップであって、前記属性が設定された場合、前記少なくとも1つの論理メモリ・ブロックが前記メモリからスワップ不能であることと、前記少なくとも1つの論理メモリ・ブロックが予約論理メモリ・ブロックであることを前記属性が示すステップと、
をさらに有する、請求項21に記載の製品。 - 前記複数の論理メモリ・ブロックを割り振るステップと前記属性を関連付けるステップが、
前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記計算装置内のファームウェアが所有しているかどうかを判定するステップと、
前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかに関する情報を前記計算装置内の前記ファームウェアが所有していないと判定したことに応答して、メモリ予約アプリケーションに関連して、前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約論理メモリ・ブロックとして構成すべきかを前記ファームウェアにより決定するステップと、
前記計算装置の初期プログラム・ロードの間に、前記複数の論理メモリ・ブロックのうち、どの論理メモリ・ブロックを予約メモリ・ブロックとして構成すべきかを前記ファームウェアにより保管するステップと、
をさらに有する、請求項21に記載の製品。 - 前記操作が、
前記少なくとも1つの論理メモリ・ブロックに1つの追加属性を関連付けるステップであって、前記追加属性が前記少なくとも1つの論理メモリ・ブロックのプロパティをさらに特徴付けるステップ
をさらに有する、請求項21に記載の製品。 - 前記操作が、
前記少なくとも1つの論理メモリ・ブロックに1つの追加属性を関連付けるステップであって、前記少なくとも1つの論理メモリ・ブロック内のデータが変更可能であるかどうかを前記追加属性が示すステップ
をさらに有する、請求項21に記載の製品。 - 前記操作が、
前記計算装置に結合された2次記憶装置に前記少なくとも1つの論理メモリ・ブロックをスワップするための命令を仮想メモリ・マネージャにより実行するステップと、
前記少なくとも1つの論理メモリ・ブロックが前記メモリからスワップ不能であることを前記論理メモリ・ブロックの前記関連属性が示しているかどうかを前記仮想メモリ・マネージャにより判定するステップと、
前記少なくとも1つの論理メモリ・ブロックが前記メモリからスワップ不能であることを前記論理メモリ・ブロックの前記関連属性が示していないと判定したことに応答して、前記少なくとも1つの論理メモリ・ブロックを前記メモリから前記2次記憶装置にスワップするステップと、
をさらに有する、請求項21に記載の製品。 - 前記操作が、
予約論理メモリ・ブロックのための第1のメモリ管理ポリシーを維持するステップと、
非予約論理メモリ・ブロックのための第2のメモリ管理ポリシーを維持するステップと、
前記少なくとも1つのメモリ・ブロックが予約論理メモリ・ブロックであるかどうかを判定するステップと、
前記少なくとも1つのメモリ・ブロックが予約論理メモリ・ブロックであると判定したことに応答して、前記第1のメモリ管理ポリシーに基づいて、前記少なくとも1つの論理メモリ・ブロックについてメモリ管理操作を実行するステップと、
をさらに有する、請求項21に記載の製品。 - 前記複数の論理メモリ・ブロックを割り振るステップと前記属性を関連付けるステップが前記計算装置内のファームウェアによって実行され、前記計算装置が前記メモリからのスワッピングのために予約できるメモリの量に限界があるオペレーティング・システムを含み、前記複数の論理メモリ・ブロックを割り振るステップと前記属性を関連付けるステップにより、アプリケーションは予約できるメモリの量の前記限界を超えることができる、請求項21に記載の製品。
- 前記複数の論理メモリ・ブロックを割り振るステップと前記属性を関連付けるステップが前記計算装置内のアプリケーションによって実行され、前記アプリケーションが前記計算装置内のオペレーティング・システムとは異なるものである、請求項21に記載の製品。
- 前記操作が、
前記少なくとも1つの論理メモリ・ブロックが前記メモリからスワップ不能である場合に、前記少なくとも1つの論理メモリ・ブロックのために静的アドレス変換を実行するステップ
をさらに有する、請求項21に記載の製品。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/754,139 US7302546B2 (en) | 2004-01-09 | 2004-01-09 | Method, system, and article of manufacture for reserving memory |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005196793A true JP2005196793A (ja) | 2005-07-21 |
JP2005196793A5 JP2005196793A5 (ja) | 2007-03-22 |
JP4308152B2 JP4308152B2 (ja) | 2009-08-05 |
Family
ID=34739314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005002051A Expired - Fee Related JP4308152B2 (ja) | 2004-01-09 | 2005-01-07 | メモリを予約するための方法、システム、および製品 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7302546B2 (ja) |
JP (1) | JP4308152B2 (ja) |
CN (1) | CN1332320C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170087900A (ko) * | 2014-11-25 | 2017-07-31 | 알리바바 그룹 홀딩 리미티드 | 메모리 관리 방법 및 장치 |
KR20180057374A (ko) * | 2016-11-22 | 2018-05-30 | 이화여자대학교 산학협력단 | 입출력 특성에 따른 스토리지 할당 방법 및 장치 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8799620B2 (en) * | 2007-06-01 | 2014-08-05 | Intel Corporation | Linear to physical address translation with support for page attributes |
US8352940B2 (en) * | 2008-06-09 | 2013-01-08 | International Business Machines Corporation | Virtual cluster proxy to virtual I/O server manager interface |
US8370689B2 (en) * | 2010-05-06 | 2013-02-05 | Utc Fire & Security Americas Corporation, Inc. | Methods and system for verifying memory device integrity |
WO2013067375A1 (en) * | 2011-11-02 | 2013-05-10 | Huawei Technologies, Co., Ltd. | Uncached static short address translation table in the cache coherent computer system |
KR102014083B1 (ko) | 2012-12-31 | 2019-08-27 | 삼성전자주식회사 | 단말기의 메모리 관리방법 및 장치 |
US11487581B2 (en) * | 2020-02-14 | 2022-11-01 | Dell Products L.P. | Initialization data memory space allocation system |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US78308A (en) * | 1868-05-26 | Martin meyers | ||
US133676A (en) * | 1872-12-03 | Improvement in weaving pile-fabrics | ||
US46505A (en) * | 1865-02-21 | Tobacco-pipe stem | ||
US169938A (en) * | 1875-11-16 | Improvement in burglar-proof vaults | ||
US172199A (en) * | 1876-01-11 | Improvement in bed-bottoms | ||
US101324A (en) * | 1870-03-29 | Improvement in grain-separators | ||
US91863A (en) * | 1869-06-29 | William owen | ||
JPS56134382A (en) | 1980-03-21 | 1981-10-21 | Fujitsu Ltd | Memory control system of computer on virtual memory control system |
JPS58102380A (ja) | 1981-12-11 | 1983-06-17 | Hitachi Ltd | 仮想記憶管理方法 |
JPS6191744A (ja) | 1984-10-11 | 1986-05-09 | Nec Corp | デ−タ制御方式 |
US5628023A (en) * | 1993-04-19 | 1997-05-06 | International Business Machines Corporation | Virtual storage computer system having methods and apparatus for providing token-controlled access to protected pages of memory via a token-accessible view |
JPH09171469A (ja) | 1995-12-20 | 1997-06-30 | Mitsubishi Electric Corp | プログラム動作制御方法およびプログラム動作制御システム |
US5659798A (en) * | 1996-02-02 | 1997-08-19 | Blumrich; Matthias Augustin | Method and system for initiating and loading DMA controller registers by using user-level programs |
US5860147A (en) * | 1996-09-16 | 1999-01-12 | Intel Corporation | Method and apparatus for replacement of entries in a translation look-aside buffer |
US6804766B1 (en) * | 1997-11-12 | 2004-10-12 | Hewlett-Packard Development Company, L.P. | Method for managing pages of a designated memory object according to selected memory management policies |
EP1038220A2 (en) | 1997-11-17 | 2000-09-27 | MCMZ Technology Innovations LLc | A high performance interoperable network communications architecture (inca) |
US6226725B1 (en) * | 1998-04-21 | 2001-05-01 | Ibm | Method and system in a data processing system for the dedication of memory storage locations |
US6421711B1 (en) * | 1998-06-29 | 2002-07-16 | Emc Corporation | Virtual ports for data transferring of a data storage system |
US6304951B1 (en) * | 1998-10-01 | 2001-10-16 | International Business Machines Corporation | Data processing system and method for generating virtual memory descriptors including pretranslated physical addresses |
US6564219B1 (en) * | 1998-11-19 | 2003-05-13 | Emc Corporation | Method and apparatus for obtaining an identifier for a logical unit of data in a database |
JP3444346B2 (ja) * | 1999-01-04 | 2003-09-08 | 日本電気株式会社 | 仮想メモリ管理方式 |
US6324635B1 (en) * | 1999-06-09 | 2001-11-27 | Ati International Srl | Method and apparatus for address paging emulation |
JP2001022640A (ja) | 1999-07-02 | 2001-01-26 | Victor Co Of Japan Ltd | メモリ管理方法 |
US6425058B1 (en) * | 1999-09-07 | 2002-07-23 | International Business Machines Corporation | Cache management mechanism to enable information-type dependent cache policies |
US6421761B1 (en) * | 1999-11-09 | 2002-07-16 | International Business Machines Corporation | Partitioned cache and management method for selectively caching data by type |
US6658522B1 (en) * | 2000-06-16 | 2003-12-02 | Emc Corporation | Method to reduce overhead associated with system I/O in a multiprocessor computer system |
US6925547B2 (en) | 2000-12-14 | 2005-08-02 | Silicon Graphics, Inc. | Remote address translation in a multiprocessor system |
US6779049B2 (en) | 2000-12-14 | 2004-08-17 | International Business Machines Corporation | Symmetric multi-processing system with attached processing units being able to access a shared memory without being structurally configured with an address translation mechanism |
US7356026B2 (en) | 2000-12-14 | 2008-04-08 | Silicon Graphics, Inc. | Node translation and protection in a clustered multiprocessor system |
US6745269B2 (en) * | 2001-01-11 | 2004-06-01 | International Business Machines Corporation | Method and apparatus for preservation of data structures for hardware components discovery and initialization |
US6772330B2 (en) * | 2001-01-26 | 2004-08-03 | Dell Products L.P. | System and method for storing component information and a program in a hidden partition, and loading the component information to a reserved portion of the memory using the program |
US6799254B2 (en) | 2001-03-14 | 2004-09-28 | Hewlett-Packard Development Company, L.P. | Memory manager for a common memory |
US6965989B1 (en) * | 2001-08-14 | 2005-11-15 | Network Appliance, Inc. | System and method for fast reboot of a file server |
US6834332B2 (en) | 2001-08-30 | 2004-12-21 | International Business Machines Corporation | Apparatus and method for swapping-out real memory by inhibiting i/o operations to a memory region and setting a quiescent indicator, responsive to determining the current number of outstanding operations |
US7093097B2 (en) | 2001-11-27 | 2006-08-15 | International Business Machines Corporation | Dynamic self-tuning memory management method and system |
JP4263919B2 (ja) | 2002-02-25 | 2009-05-13 | 株式会社リコー | 画像形成装置及びメモリ管理方法 |
US7127579B2 (en) * | 2002-03-26 | 2006-10-24 | Intel Corporation | Hardened extended firmware interface framework |
US7082509B2 (en) * | 2003-02-06 | 2006-07-25 | Intel Corporation | Method and system for allocating memory during system boot to reduce operating system memory resource consumption at run-time |
US7496690B2 (en) * | 2003-10-09 | 2009-02-24 | Intel Corporation | Method, system, and program for managing memory for data transmission through a network |
US20050144402A1 (en) * | 2003-12-29 | 2005-06-30 | Beverly Harlan T. | Method, system, and program for managing virtual memory |
-
2004
- 2004-01-09 US US10/754,139 patent/US7302546B2/en not_active Expired - Fee Related
-
2005
- 2005-01-07 CN CNB2005100041394A patent/CN1332320C/zh not_active Expired - Fee Related
- 2005-01-07 JP JP2005002051A patent/JP4308152B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-19 US US11/875,679 patent/US7676645B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170087900A (ko) * | 2014-11-25 | 2017-07-31 | 알리바바 그룹 홀딩 리미티드 | 메모리 관리 방법 및 장치 |
KR102589155B1 (ko) * | 2014-11-25 | 2023-10-16 | 알리바바 그룹 홀딩 리미티드 | 메모리 관리 방법 및 장치 |
KR20180057374A (ko) * | 2016-11-22 | 2018-05-30 | 이화여자대학교 산학협력단 | 입출력 특성에 따른 스토리지 할당 방법 및 장치 |
KR101900569B1 (ko) * | 2016-11-22 | 2018-09-19 | 이화여자대학교 산학협력단 | 입출력 특성에 따른 스토리지 할당 방법 및 장치 |
Also Published As
Publication number | Publication date |
---|---|
US7676645B2 (en) | 2010-03-09 |
US7302546B2 (en) | 2007-11-27 |
US20050154854A1 (en) | 2005-07-14 |
JP4308152B2 (ja) | 2009-08-05 |
CN1332320C (zh) | 2007-08-15 |
US20080040572A1 (en) | 2008-02-14 |
CN1637725A (zh) | 2005-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11620060B2 (en) | Unified hardware and software two-level memory | |
JP6050262B2 (ja) | 仮想ディスクストレージ技術 | |
JP4308152B2 (ja) | メモリを予約するための方法、システム、および製品 | |
CN102708065B (zh) | 一种预留页面文件的方法及计算机*** | |
US6003112A (en) | Memory controller and method for clearing or copying memory utilizing register files to store address information | |
JPS62165250A (ja) | 仮想記憶方法 | |
KR102434170B1 (ko) | 하이브리드 메모리 시스템 | |
JPH03223945A (ja) | 仮想記憶管理方法 | |
JPH05289854A (ja) | 外部記憶装置のアクセス装置 | |
JP2012527046A (ja) | リアルタイムでlunをファイルに、またはファイルをlunに変換すること | |
KR102443600B1 (ko) | 하이브리드 메모리 시스템 | |
US6718373B1 (en) | Method and system for installing files in a computing system | |
CN101101557A (zh) | 在多引导***中控制存储访问 | |
JP2000200219A (ja) | 仮想メモリ管理方式 | |
JP2002123424A (ja) | コンピュータ・システムにおいてメモリを動的に再割当てするシステムおよび方法 | |
JP2022034455A (ja) | 計算機システムおよび管理方法 | |
US7676644B2 (en) | Data processing system, storage apparatus and management console | |
KR102443593B1 (ko) | 하이브리드 메모리 시스템 | |
US12001329B2 (en) | System and method for storage class memory tiering | |
US6948009B2 (en) | Method, system, and article of manufacture for increasing processor utilization | |
JP2000163291A (ja) | コンピュ―タ読取り可能媒体を準備するためのコンピュ―タシステムおよび方法 | |
US6996687B1 (en) | Method of optimizing the space and improving the write performance of volumes with multiple virtual copies | |
US10846023B2 (en) | Storage device and storage area management method for reducing garbage collection processing | |
US11023139B2 (en) | System for speculative block IO aggregation to reduce uneven wearing of SCMs in virtualized compute node by offloading intensive block IOs | |
JP2000163255A (ja) | コンピュ―タ読取り可能媒体にアクセスするためのコンピュ―タシステムおよび方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090114 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |