JPS60501824A - 複数個のアドレス変換バッファ記憶装置を共有する記憶装置処理システムのデマンド・ペ−ジング法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 複数個のアドレス変換バッファ記憶装置を共有する記憶装置処理シ、：、テムの デマンド・ページング法技術分野 本発明は処理システムの記憶装置のマ不ジメンー〜に、細目的には共有記憶装置 の複数個のアドレス変換バッファ処理システムのベージング法に関する。

発明の背景 仮想記憶システムにあっては、プロゲラｌ、およびデータには仮想、即ち論理的 アドレスが割当てられており、システムのユーザは物理アドレスでなく仮想アド レスを参照する。仮想記憶処理システムの大きな利点はシステム・ユーザが使用 できる仮想、即ち論理的アドレス空間が処理システムの主記憶の実際の物理空間 と異っても良い点にある。このような処理システムでは、任意の一時点において 仮想記憶のほんの１部分のみが物理的な主記憶中に存在し、残りは大容量の二次 記憶中にあるのが普通である。全仮想記憶に対し主記憶中において選択的にアク セス可能とするためには、仮想記憶の各部分を二次記憶から物理的主記憶に、そ して主記憶から再び二次記憶にシステムの要求に応してスワツピング、即ち転送 出来るようになっていなげればならない。

スワツピングを含む記憶装置のマネジメントを行うため、仮想記憶は通常ページ と呼ばれる等しい大きさのブロックに分割されており、仮想記憶の各部分は１ペ ージまたは数ページ単位で主記憶との間でスワツピングされる。−力士記憶はペ ージ・フレームに分割されており、各ページ・フレームはその中に仮想ページが コピーされるハードウェアである。主記憶中に存在しない仮想ページ中に含まれ ている情報が必要とされる場合には、該ページは二次記憶から取り込まれ、ペー ジ・フレーム中に記憶される。しカシヘーシ・フレームの数は制限されている。

全ページ・フレームがコピーされ、それでも未だ他のページが必要とされる場合 には、１つのページ・フレームが選択され、現在該ページ・フレームを占有して いるページがクリアされ、要求されたページがクリアされたページ・フレーム中 に転送される。

仮想記憶計算システムは仮想アドレスをプロセッサが使用する相応する主記憶の 物理アドレスに変換する機構を含んでいる。変換機構は通常アドレス変換バッフ ァ　（ＡＴＢ）を含んでいる。このＡＴＢは比較的小さく速い記憶装置であって 、選択された仮想アドレスと以前にアドレス変換を行った結果として得られた相 応する主記憶アドレスを記憶するのに使用される。ＡＴＢから以前の変換結果を 引き出すことは変換機構を使用して変換を繰返すよりも速いので、ＡＴＢを使用 すると記憶装置中のアイテムにアクセスする過程がスピード・アップされる。

ＡＴＢのエントリは通常主記憶の現在の仮想記憶内容（すべてのＡＴＢの主記憶 アトルス・エントリはこれ不参照する）に対してのみ有効である。従って、ペー ジ・スワップによっ主記憶の仮想記憶の内容が変更されるときは常に、スワップ によって影響を受けたＡＴＢエントリはクリアされねばならない。ここで記憶素 子の“クリア”という用語は記憶素子の現在の内容を取り除く、無効とする、消 去する、あるいは破壊するという意味で用いる。

処理システムは１つまたはそれ以上のプロセッサ上で動作している複数個のプロ セスを有している。例えば多数のプロセスが時分割で華−のプロセッサ上で動作 することが考えられる。また多数のプロセスがマルチ・プロセッサ・システムの 各プロセッサ上で同時に動作することも考えられる。これらプロセスは処理シス テムの主記憶を共有使用している。このようなシステムは複数個のプロセスによ って使用される複数個のナトレス変換バッファを含んでいてよい。このようなシ ステムでプロセスの要求により共有主記憶へまたばからページがスワップされる ときには、スワップによって影響を受けるすべてのＡＴＢのエントリを無効とす るように注意しなければならない。そうでないと、スワップに気付かない他のプ ロセスはＡ、　Ｔ　Ｂのエントリを使用して仮想記憶の誤ったページにアクセス し、その結果誤った結果を得ることになる。

従来から前記のようなシステムで複数個のＡＴＢを最新状態に保持するため種々 の方法が考えられて来た。１つの方法ではスワップを開始させたプロセスがプロ セッサに指示を与えてシステム中のすべてのＡＴＢにアクセスしてスワップによ って影響を受けたエントリを無効とするようにする。しかし、すべてのＡＴＢ中 の影響を受けたエントりを探してそれを無効にするために要するオーバヘッドは 大きく、システムの性能を大幅に劣化させる。更に、マルチプロセソザ・システ ム中の複数個のプロセフ’Ｊが各ＡＴＢにアクセスし得るようにすること、なら びに互いに干渉しないようにアクセスの同期をとることは困難で、費用もかかり 、オーバヘッドも大きかった。

他の方法ではスワップを開始させたプロセスが例えばインクラブドによって他の プロセスにスワップを知らせ、それによって他のプロセスがそれ自身のＡＴＢの エントリを変更するようになってい−る。しかしスワップが起ったという事実だ けでなくそれによってどのページが影響を受けたかということを各プロセスに通 知し、複数個のＡＴＢを調べて影響を受けたエントリを見出して無効とするため に必要なオーバヘッドは極めて犬であり、このためこのようなシステムではペー ジングは魅力のないものとなってし４ まう。

従来技術の前述の二つの方法と関連する更に他の問題は２つまたはそれ以上のブ ロセソザによって共有使用されている物理的記憶装置中のページが現在プロセス によって使用されているか否かを決定しなければならないこと、ならびに他のプ ロセスが現在使用中のページをスワップ・アウトすることを妨げなければならな いことである。プロセスによってページが使用される毎に１つ進められ、プロセ スが該ページの使用を止める毎に１つ減らされるカウンタを各ページに設けると いった従来の方法は力うンタの更新、読み取りに要するオーバヘッドのために満 足すべき結果を与えない。更に、共有されているページは異なるプロセス中にお いて異なる仮想アドレスを有すことが出来、その結果各ＡＴＢ中に異なるエント リに対応することがある。またどのプロセスがページを共有しているかを決定す ることは困難でオーバヘッドも大である。

従来技術の更に他の方法ではプロセスがスワップし得るページを制限しているも のがある。例えばプロセスは既に所有しているページのみをスワップ・アウトす るよう制限されている。即ちプロセスは物理的記憶装置中に配置したページのみ を物理的記憶装置から取り除くことが可能であり、他のプロセスと共有している ページはスワップ・アウトできない。これらの制約は物理的記憶装置を最適に使 用することを妨げ、共有記憶装置の概念と、共有記憶装置の利点を破壊する傾向 にある。

光里ｑ！１ 本発明の目標は前述の従来技術の欠点を解決することである。

本発明は仮想記憶と主記憶アドレスの間の対応を指示する複数個のアドレス変換 記憶装置を使用する処理システム用の新らしいベージング法を含んでいる。本発 明に従い、１つまたはそれ以上の主記憶ページ・フレームが放棄され、ページ・ フレームが放棄されて以後複数個のアドレス変換記憶装置がクリアされたかどう か決定され、アドレス変換記憶装置がクリアされると、仮想記憶のページが放棄 されたページ・フレームから選択されたページ・フレーム中に記憶される。

本発明では、ページ・フレームは、アドレス変換ノ＼・ノファかこのページ・フ レームを指示する有効なエントリを含むかどうかを記憶している関連する装置が 初期化されるとき、即ち記憶を開始するときに放棄される。

本発明の第１の特徴に従い、ページ・フレームの放棄はアドレス変換記憶装置が １つまたはそれ以上のページ・フレームの主記憶アドレスを記憶することを妨げ ることを含んでいる。

本発明の第２の特徴に従い、ページ・フレームの放棄はアドレス変換記憶装置が １つまたはそれ以上のページ・フレームの主記憶アドレスを記憶したことを知ら せるため装置を初期化することを含んでいる。そのアドレスがアドレス変換記憶 装置によって記憶されている放棄されたページ・フレームはページを記憶するの には選択されない。

本発明のベージング法は従来技術に比べて多数の利点を有している。例えば、プ ロセスがスワップしするページのタイプに制限を加えない。即ちプロセスはそれ 自身の所有するページまたは他のページの所存するページ、ならびに共有ページ をスワップしてよい。本方法は共有ページと関連するカウンタまたは他の特殊な 構造物ならびにその更新を必要としない。また共有ページの状態を記憶する必要 もない。更に本方法ではオーツ−ヘットは殆んど生しない。本方法はページが主 記憶からスワップされる毎にＡＴＢにアドレスして変更する必要はない。該ベー シング法は極めてまれにしかＡＴＢのクリアを要求しない。何故ならば個々のＡ ＴＢは処理システムの通常の動作の一部としてシステム動作の種々の点でクリア されるからである。

本発明のこれらおよび他の利点および特徴は付図と共に本発明の図示の実施例の 以下の説明から明らかとなろう。

Ｈ運ｐ】単奏皇贋 第１図はページ式仮想記憶処理システムのブロック図、第２〜６図は第１図のデ マンド・ベージング法の第１の実施例のブロック図であり、詳細に述べると、第 ２図は本ページング法のデータ構造のブロック図、第３　ａ−ｂ図はデマンド・ ベージング・プロゲラｌ、のページ障害処理部の論理流れ図、 第４　ａ　−ｂ図はベージング・プログラムのリスト保守おまひローディング部 の論理流り、４、 第５図はページング・プログラムのリスト・ローティング部の論理流れ図、 第６図はデマント・ベーシング・プログラムのスワップ部の論理流れ図、 第７〜ＩＯ図は第１図のデマント・ベージング法の第２の実施例のブロック図で あり、詳細に述へると、第７図は本ベーシング法のデータ構造のブロック図、第 ３　ａ　−ｂ図は本ベージング法のデマント・ベーシング・プログラムのベージ 障害処理部の論理流れ図、第９図はページング・プログラムのリスト・ローディ ング部の論理流れ図、 第１０ｅはデマンド・ベーシング・プログラムのスワップ部の論理流れ図である 。

韮員左主里 本発明の実施例が目指しているページ式仮想記憶処理システＪ、の関連する部分 は第１図にブロック図として示されている。このようなシステムは仮想主記憶ア ドレスと共有主記憶アドレスの間の対応関係を示すために、仮想記憶ア］レス法 と共有上記憶と関連して複数のアドレス変換記憶装置を使用する任意の処理／ス テムであって良い。第１図のシステムは主記憶１００と呼ばれる１次記憶と、デ ィスク１０１の如き大容量２次記憶装置と、少くとも１つの中央処理ユニノｌ− （ＣＰＵ）１０２を含んでいる。

仮想記憶空間は第１図にあっては象徴的に表わされており、数字１３０で示され ている。仮想記憶空間１３０中に含まれている情ｆ［ｉ　（例えばデータおよび 命令）はディスク１０１上に記憶されており、ＣＰ　Ｕ　］、　０２の制御の下 で主記憶１００中に選択的に取り込まれろ、説明を容易にするため、仮想、記憶 空間−オデノスク１０１のアドレス空間と直接対応するように図示されているが 、本発明の方法はこのような制限を受けていない仮想メモリ・システムに対して も同様に適用できることに注意されたい。

ＣＰＵ１０２は主舵’ｌｔ＋００のメモリ・ロケーションにアクセスして、そこ から情報ワード−を取り出すと共にその中に情報ワードを記憶する。再び説明の 便宜上型−のＣＰＵ　Ｉ　Ｏ２を有する処理システムが示されている。本発明は 複数のＣＰＵ１０２を有する処理システムも同様に適用できる。複数のＣＰＵ１ ０２を含む処理システムでは、ＣＰＵ１０２は主記憶１００を共同使用すること になる。

複数個のプロセスが各々のＣＰＵ１０２上で時分割で実行される。プロセスは実 行すべ（処理システムにサブミントされたブロ８ ダラムされたジョブ、即ちタスクである。複数個のプロセスは主記憶１００を共 同使用する。プロセスは仮想アドレスをＣＰＵ１０２に提供する。Ｃ，ＰＵ１０ ２のアドレス変換記メカニズム（ＡＴＶ）１０３は周知の仕方である単位の情報 の仮想アドレスを主記憶１００中のロケーションの物理的アドレスに変換する。

すると該単位の情報が主記憶１００中に本当に記憶されている場合には主記憶の その物理アドレスのところで情報が見出されることになる。

仮想メモリ・アＩ・レス空間１３０はセグメント１３１と呼ばれる１つまたはそ れ以上のアドレスのブロックに分割されている。

セグメント１３１はページ１３２と呼ばれるアドレスのサブ・ブロックに細分割 されている。セグメント１３１は可変サイズであって良い。各セグメント１３１ は１つまたはそれ以上のページ１３２より成る。仮想メモリ・アドレス空間１３ ０はセグメント単位で使用するべくプロセスに割当てちれる。各プロセス（ま主 記憶１００中に位置する複数個のセグメント・テーブル（ＳＴｓ）＋２０−１２ １の１つと関連している。セグメント・テーブル１２０〜１２１の各々は１つま たはそれ以上のエントリー２２を含んでおり、各エントリは関連するプロセスに 割当てられている、あるいは“所有されている”セグメント１３１に対応する。

逆に各セグメント・テーブルのエントリー２２はやはり主記憶１００中に位置す る複数個のページ・テーブル（ＰＴｓ）１０９〜１１１の１つと関連している。

ページ・テーブル１０１−１１１の各々は複数個のエントリー１２を含んでおり 、各エントリは関連するセグメント１３１中に含まれている仮想記憶１３０のペ ージ１３２に対応している。セグメント・テーブルのエントリ２３３は関連する ページ・テーブル１０９−１１１の１つを指示している。従って第１図の例にお いては、セグメント・テーブル１２０と関連するプロセスはページ・テーブル１ ０９および１１０と関連するページ１３２を所有している。何故ならばセグメン ト・テーブル１２０はページ・テーブル１０９を指示する１つのエントリ１２２ とページ・テーブル１１０を指示する他のエン１へりを含んでいるからである。

第１図の図示の実施例において、２つまたはそれ以上のプロセスがセグメント１ ３１単位でページ１３２を共有している。セグメント１３１を共有するプロセス は各々同じベーン・テーブルを指示するセグメント・テーブル・エンドす１２２ を有している。

該ページ・テーブルに相応するページ１３２が共有されている。

例えば第１図においてセグメント・テーブル１２０および１２１は共にページ・ テーブル１１０を指示するエントリ１２２を有しており、従ってセグメント・テ ーブル１２０および１２１と関連するプロセス：′：、ページ　テーブル１１０ と関連するー々−Ｌ′ｉ３２を共有している。この例ではセグメント１３１単位 でプロセスがページ１３２を共有しているものとして示されているが、ページ１ ３２単位でページを共有するような他の方法も当業者にあっては知られている。

本発明はそのような方法にも等しく適用できる。

主記憶１００は複数のページ・フレーム（ＰＦｓ）１１４−１１６を含んでおり 、各ページ・フレームは、ページ１３２がディスク１０１から主記憶１００中に スワツピング、即ち転送されるとき１ページ１３２の情報を記憶するのに使用さ れる主記憶１００のブロック・メモリ・ロケーションである。１つまたはそ　・ れ以上のページ・テーブル１０９−１１１のエントリ１１２は、もし存在する場 合には該エントリ１１２に相応するページ１３２が記憶されているページ・フレ ーム１１４−１１６の１つの第１０ の主記憶１００の記憶ロケーションを指示する。（即ちその主記憶１００のアド レスを含んでいる。）第１図の例ではページ・テーブル１０９のエントリはペー ジ・テーブル１１４を指示しており、ページ・テーブル１１０のエントリ１１２ はページ・フレーム１１５を指示しており、ページ・テーブル１１１のエントリ １１２はページ・フレーム１１６を指示している。単一のページ・テーブル・エ ントリ１１２は主記憶１００の１つまたはそれ以上のワードを含んでいる。

ページ・テーブル・エントリ１２２と関連するページ１３２が主記憶１００のペ ージ・フレーム１１４−１１６の１つに記憶されているかどうか、およびそのエ ントリが有効なものかどうか、即ち有効期限切れでなくアドレス変換に使用でき るかどうかを示すため、各々のページ・テーブル・エントリ１１２は有効ビット １１３と関連を有している。他のＣＰＵ　１０２が関連するエントリ１１２に同 時にアクセスし、変更を行うのとは独立にＣＰ　Ｌｊ１０２が有効ピッ）　１１ ３にアクセスし、その値を選択的に変更することを許容するため、ビット１１３ は主記憶１００のハイドまたはワード単位で実現されている。

現在実行中のプロセスによってＣＰＵ１０２に供給された仮想アドレスを変換す る際、ＡＴＭ１０３はまず現在実行中のプロセスと関連するセグメント・テーブ ル１２０−１２１の１つを選択し、現在変換されている仮想アドレスによって指 定されるエントリ１２２にアクセスする。アクセスされたエントリ１２２は＾翔 １０３を該エントリ１２２と関連するページ・テーブル１０９−１１１の１つに 振り向わせ、ＡＴＭＩ０３は該ページ・テーブル１０９−１１１の１つにおいて 現在変換されている仮想アドレスによって同様に指示されているエントリ１１２ にアクセスする。

アクセスされたページ・テーブル・エントリ１１２の有効ビット１１３が有効状 態にあると、アクセスされたエントリ１１２は関連するページ１３２が記憶され ている主記憶１００のページ・フレーム１１４−１１６の１つのアドレスを／Ｍ ｒＭ１０３に提供する。選択されたページ・テーブル・エントリ１１２の有効ビ ット１１３が有効状態にあることが見出されると、ＡＴＭ１０３はアドレス変換 プロセスを完了するために該ページ・テーブル・エントリ１１２中に含まれてい るページ・フレーム・アドレスをＣＰＵ１０２に返送することが出来る。何故な らばベーン１３２の特定ワード、従ってページ・フレーム１１４−１１６の１つ の相応するメモリ・ロケーションが現在変換中の仮想アＩ・レスによって指定さ れるからである。

選択された変換の結果はＡＴＭ　１０３中に含まれている複数個のアドレス変換 バッファ・メモリ　（ＡＴＢｓ）　（１０４−１０５）の１つの中に現在実行中 のプロセスによって再使用するべく記憶される。各々のＡＴＢ１０４−１０５は 複数個の記憶ロケーション、即ちエントリ１０６を含んでおり、各記憶ロケーシ ョンは仮想アドレスを変換した結果として得られる主起１なアドレスを記憶して いる。例えば、第１図においてＡＴＢ　１０４のエントリ１０６は主記憶１００ 中のページ・フレーム１１５のアドレスを含んでいる各々のエントリ１０６はま た記憶された主記憶アドレスに相応する仮想アドレスを直接あるいは間接に指定 する。アドレス変換期間中、指定された仮想アドレスは、記憶された主記憶アド レスがＡＴＢエントリ１０６から引き出される前に現在変換中の仮想アドレスと 整合しなければならない。

１つのＣＰＵ１０２を有する処理システムにおいては、複数個のＡＴＢｓ１０４ 　１０５がＡＴＭ１０３中に含まれている。複１２ 数のＣＰＵ１０２を有する処理システムでは、各ＣＰＬＪ１０２のＡＴＢＳ１０ ４−１０５の内の少なくとも１つのＡＴＢを含んでいる。

処理システム中のＡＴＢｓ１０４−１０５の数は制御されており、一般にＡＴＢ ｓを使用する必要のあるプロセスの数に比べて少い。従って複数個のプロセスが １つまたはそれ以上のＡ　Ｔ　Ｂ１０４−１０５を連続して使用しなければなら ない。ＣＰＵ１０２が１つのプロセス実行から他のプロセスの実行に切換わると き、該ｃｐｕば関連するＡＴＢｓ１０４−１０５の１つから以前実行していたプ ロセスによってその中に記憶された情報をクリアし、それによって以前実行され ていたプロセスに属する主記憶１００中に記憶された情報が新らしく実行中のプ ロセスによってアクセスされることから保護し、またＡＴＢ　ｓの１つを新らし く実行中のプロセスが使用できるよう開放する。ＣＰＵ１．０２はＡＴＢの有効 ビット１０７のすべて（その内の１つは各ＡＴＢ１０４．−１０５の各エン］・ す１０６と関連している）を無効状態にセントすることによりＡＴＢ１０４．− １０５の１つをクリアする。

仮想アドレスを変換する前に、ＡＴＭ　１０３はまず現在実行中のプロセスによ って使用されているＡＴＢＩＯ４−１０５の１つの内容を検査し、その中に以前 の変換の結果を含むエントリ１０６が見出されるかどうかを調べる。有効状態に 設定された関連する有効ビット１０７を有するエントリ１０６を見出すことが出 来るならば、ＡＴＭ１０３は所望の主記憶ベージ・アドレスとしてエントリ１０ ６の内容をＣＰ　Ｕ　１０２に返す。

変換結果がＡＴＢ　１０４−１０．５の１つ中に見出すことが出来ないか、また は結果を含むエントリ１０６が見出されるが、その相応する有効ビット】０７は 無効状態にあるならば、ＡＴＭ１０３３ は先に述べたようにセグメント・テーブル１２０−１２１およびページ・テーブ ル１０９−１１１にアクセスすることにより要求されたアドレス変換を実行しな ければならない。変換を完了すると、ＡＴＭ１０３ば現在実行中のプロセスによ って使用されているＡＴＢ１０４−１０５の１つに結果を記憶する。

実行中のプロセスが主記憶１００のページ・フレーム１１４−１１６において現 在アクセス出来ない仮想記憶ベージ１３２中にあるワードの情報にＣＰＵ１０２ がアクセスすることを要求するとき、ＡＴＭ１０３はその仮想ページ１３２に相 応するページ・テーブル・エントリ１１２の有効ビット１１３が無効状態にセッ トされていることを見出す。従ってＡＴＭ１０３はベージ障害インクラブド信号 を発生する。

ページ障害インクラブド信号はＣＰＵＩ　Ｏ２をして例えば主記憶１００の一部 に記憶されているデマンド・ページング・プログラム１０８を実行させる。デマ ント・ページング・プログラム］、　０８の機能は要求された情報を主記憶１０ ０中のプロセスに与えることにある。そのため、一般にデマンド・ページング・ プログラムはページ・フレーム１１４−１１６の１つを選択して、該ページ・フ レームにディスク１０１から要求されたページ１３２をロードしなければならな い。デマンド・ページング・プログラム１０８はまたページ・テーブル・エント リ１１２の内容およびその有効ビット１１３を調整して主記憶１００の新らしい 状態を反映させる。ページング・プログラムおよびザーポート・データ構造は当 業者にあっては周知であり、その詳細に関してはここでは議論しない。本発明の 第１および第２の図示の実施例を実現するのに必要な修正点についてのみ詳細に 議論する。

デマンド・ページング・プログラムおよびザーボート構造の第４ １の実施例が第２−６図に示されている。第２図は主記憶１００中に含まれてい るデータ構造を示す。既に議論し、第１図に示されている第２図に示す構造は第 ２図においても第１図と同じ番号が付けられている。

第２図に示すように、ページ・テーブル１０９−１１１の各エンドす１１２は参 照（Ｒ）ビット２１４、修正（Ｍ）ビット２１５および有効（Ｖ）ビット１１３ の３つのピノ１−が関連している。

先に議論した有効ビット１１３の場合と同様に、エントリ１１２と関連する他の ビットまたはエントリ１１２それ自身に同時にアクセスし、変更を行う他のＣＩ ）　Ｕ　１０２とは独立に、ＣＰＵ１０２がＲビット２１４またはＭビット２１ ５にアクセスし、その値を選択的に変更することを許容するため、ピノ＋２１４ および２１５は各々メモリ１００のハイドまたはワードで実現されている。ペー ジ・テーブル・エンドす１１２の参照ヒツト２１４は該エンド”ノ１１２に相応 するＲ−ン　フＬ−ム１１４−１１６の１つか実行中のプロセスによって最初に アクセスまたは参照されるとき、ＡＴＭ］０３によって七ノＩ〜される。このよ うにして、参照ピノ１−２１４は関連するページ１３２の最近の使用状態、ある いは使用されていないことを示すことになる。ページ・チーフル・エンドす１１ ２の修正ビット２１５は同様に該エントリ１１２に相応するページ・フレーム１ １４−１１６の１つが実行中のプロセスによって最初に変換されるときにセット される。このようにして修正ピノＩ・２　］　４は関連するページ１３２が主記 憶１００中に存在する間に該関連するページ１３２中に含まれている情報が変化 しなかったかまたは修正されたかどうかを示す。

主記憶１００はまた「自分は自由になりたい（ｌ　ｗａｎｔ　ｔｏ　ｂｅｆｒｅ ｅ）　ｌ　（ＩＷＴＢＦ）リスト２１６を含んでいる。このＩＷＴＢＦリスト２ １６はその関連するページ１３２が主記憶１００のページ・フレーム１１４−１ １６から除去される＄備のできているページ・テーブル・エントリ１１２に対す るポインタ、即ちそのアドレスを記憶する複数のエントリ２１７を有している。

各エントリ２１７はメモリ１００の１つまたはそれ以上のワードより成る。

リスト２１６は任意の便利な形態をとって良い。例えば該リストはページ・テー ブル１０９−１１１の選択されたエントリｌ　１．２のリンクされたリストであ っても良いし、第２図に示すようなテーブルであっても良い。ＩＷＴＢＦリスト ２１６と関連するものとしてＩＷＴＢＦフラグ２１８のグループがある。各フラ グ２１８はＡＴＢ１０４−１０５＋７）１つに相応する。フラグ２１８のすへて はＩＷＴＢＦリスト２１６にページ・フレーＪ、・アドレスがロートされるとき にリセットされる。フラグ２１８はＡＴＢ１、０４−１０５の内の関連するもの の内容がクリアされるときにセットされる。フラグ２１８のすべてがセットさ相 ろ上当はすべてのＡＴ１３１０４−１０５がクリアされたごとを示す。（何故な らばＩＷＴＢＦリスト２１６がロートされたからである。）残りのフラグ２１８ に影響を与えることなくフラグ２１８の任意の１つに独立にアクセスし、その値 を変化させることを許容するために、各フラグ２１８はメモリ１００のハイドま たはワードで実現されている。

主記憶１００は更にディスク１０１からページ１３２に自由にロート出来るペー ジ・フレーム１１４−　］　］、　６に対するポインタを記憶している複数個の エンＩ・す２１９を有する自由リスト２２２を含んでいる。各エントリ２１９は メモリ１００の１つまたはそれ以」二のワードより成っている。ＩＷＴＢＦリス ）　２１６の場合と同様に、自由リスト２２２は任意の便利な形態をとって良い が、１６ 第２図ではテーブルとして示されている。

主記憶１００はまた主記憶１００のページ・フレーム１１４−１１６中に存在す る間にその関連するページ１３２が修正されたページ・テーブル・エントリ１１ ２に対するポインタを記憶する複数個のエントリ２２１を有し、従ってディスク １０１がらスワップ・インされる新らしいページ１３２によって上から書き込ま れる前にディスク１０１上にスワップ・アウトされねばならないスワップ・アウ ト・キュー２２０を含んでいる。エントリ２２１はまた通常関連するページ１３ ２のディスク１０１アドレスを含んでいる。再び、エントリ２２１はメモリ１０ ０の１つまたはそれ以上のワードより成って良く、スワ・ノブアウト・キュー２ ２０は任意の便利な形態をとって良いが、第２図ではテーブルとして示されてい る。

最後に、主記憶、１００はその関連するページ１３２がディスク１０１から主記 憶１００中にスワップされるプロセス中にあるページ・エントリ１１２に対する ポインタを記憶する複数個のエントリ２２６を有するスワップイン・キュー２２ ５を含んでいる。

エンドす２２６は、要求されたページ１３２が他のプロセスによって実行された 以前の要求に応動して既にスワップされているため、特定のページ障害インクラ ブドに応動してデマンド・ページング・プログラムを実行する必要があるかどう かを指示する。エントリ２２６は同様に通常関連するページ１３２のディスク１ ０１アドレスを含んでいる。エントリ２２６はメモリ１００の１つまたはそれ以 上のワードより成り、スワップイン・キュー２２５は任意の便利な形態をとって 良いが、第２図ではテーブルの形で示されてい゛る。

１つ以」二のＣＰＵ１０２を有する処理システムでは、ＣＰＵ７ １０２カ月ＷＴＩ３Ｆリスト２１６、自由リス１２２２またはスワップアウト・ キュー２２０の如きデータ構造を互いに相互干渉のない仕方で使用することを保 証するために、１つ以上のｃｐｕ１０２がこれらデータ構造に同時にアクセスす ることを制限すると有利である。このために各データ構造の周辺に信号機（図示 せず）を設けることが考えられる。この“信号機”の概念、構造および使用法は 当業者にあっては周知である。あるいは信号機をページング・プログラムの臨界 的、即ち多分圧いに干渉し合うような部分に配置して、任意の時点においてペー ジ、ング・プログラムの臨界部分が処理システム中の唯一つのＣＰ　Ｕ　１．０ ２上でのみ実行し得ることを保証することが考えられる。ページング・プログラ ムの臨界領域は第３−６図の流れ図中に示されている。

前述のデータ構造の使用を第３−６図のデマント・ページング・プログラムの論 理流れ図の記述と共に以下で述べる。

第３ａ図においてブロック３００で示し、かつ前述した如く、デマンド・ページ ング・プログラムの実行はページ障害インクラブドの出現に応動してＣＰＵ１０ ２により開始される。ブロック３０１中に示すように、ＣＰＵ１０２はデマント ・ページング・プログラムの第１の臨界領域Ａに入る。ブロック３０２中に示す ように、次にＣＰＵ　］　０２は要求されたページ１３２と関連するページ・テ ーブル・エンドす１１２にアクセスし、ページ障害インクラブドを発生したＡＴ Ｍ１０３が有効ビットが無効であることを見出してから該有効ビットが有効状態 にセットされているかどうかを決定する。

■ビット１１３がセットされていて、現在要求されたページ１３２が主記憶１０ ０中に入手可能であることを示している場合、ＣＰＵ１０２はブロック３］０に 示すように臨界領域Ａを抜は出８ し、次いでＣＰＵ１０２はブロック３１１に示すようにデマンド・ページング・ プログラムを抜は出す。ブロック３０２において■ビット１１３が無効状態にリ セットされていることが見出されると、ＣＰＵ１０２はブロック３０３に示すよ うに要求されたページ１３２のページ・テーブル・エントリ１１２がＩＷＴＢＦ リスト２１６のエントリ２１７により指示されているがどうかをチェックする。

要求されたページ１３２のページ・テーブル・エントリ１２２がＩＷＴＢＦリス ト２１６のエントリ２１７によって指示されていると、ＣＰＵＩ　０２はブロッ ク３０７に示すように該ページ・テーブル・エントリ１１２をＩＷＴＢＦリスト ２１６がら取り除く。次にＣＰ　Ｕ　］　０２はブロック３０８に示すようにＰ ′Ｆエントリ１１２の有効ビット１１３を有効状態にセットする。このようにし て要求されたページ１３２が主記憶１００中においてΔＴＭ１０３！こ対して与 えられ、ＣＰ　Ｌｌ　！　Ｑ　２　Ｂまブｌ：？７／’３１Ｑおよび３］１に夫 々示すようにデマント・ページング・プログラムの臨界領域Ａおよびプログラム それ自身から抜は出す。

ページのページ・テーブル・エントリ１１２がブロック３０３中においてＩＷＴ ＢＦリスト２１６のエントリによって指示されていないと決定されると、ＣＰＵ Ｉ０２はブロック３０４中に示すように該ページ・テーブル・エントリ１１２を 指示するエンドＩＪ　２２１に対するスワップアウト待行列２２０をチェ、りす る。

要求されたページ１３２のページ・テーブル・エントリ＋１２がスワップアウト 待行列２２０のエントリ２２１によって指示されていると、ＣＰＵ１０２はブロ ック３０９中に示すように該ページ・エントリ１１２をスワップアウト待行列２ ２０から取り除く。

次にＣＰＵ１０２はプログラムの実行を進めてブロック３０８に９ 行き、主記憶１００に要求されたページ１３２を形成する作業を完了させる。

要求されたページのページ・テーブル・エントリ１１２がブロック３０４中にお いてスワップアウト・キュー２２０のエントリ２２１によって指示されていない ことが決定されると、要求されたページ１３２はディスク１０１から主記憶１０ ０中に持ち込まれねばならない。プロ、り３０５中に示すように、ＣＰＵはペー ジ１３２が“眠っていること”を要求するプロセフい即ち該ページ１３２が更に 実行するよう計画を立てることを妨げるプロセスを配置する。（この状態は該プ ロセスにより要求されたページが主記憶１００中においてアクセス可能となるま で続く。）次にＣＰＵＩ０２はブロック３０６に示すように要求されたページ１ ３２のページ　テーブル・エントリ１１２を指示するエントリ２２６があるかど うかスワツピング待行列２２５をチェックする。

もしこのようなエントリ２２６が存在する場合には、これは他のプロセスによっ てなされた以前の要求に応動して要求されたページ１３２が既に主記憶１００中 にスワップされていることを示すものである。従ってデマンド・ページング・プ ログラムは現在処理されているページ障害インクラブドに応動して更に実行され る必要はない。従ってＣＰＵ１０２はブロック３１０および３１１に夫々示すよ うに臨界領域Ａおよびデマント・ページング　プログラムそれ自身から抜は出す 。

ブロック３０６において要求されたページのページ・テーブル・エントリ１１２ がスワップイン待行列２２５のエントリ２２６によって指示されていないことが 決定されると、ＣＰＵ１０２は自由リスト２２２から要求されたページ１３２を その中にスワップすることの出来るページ・フレーム１１４−１１６のアトレス ２０ を獲得せねばならず、従ってＣＰＵ１０２は自由リスト２２２にアクセスし、第 ３ｂ図のブロックに示すようにリスト２２２が空かどうかをチェックする。リス ト２２２が空でないなら、即ちリスｌ−２２２が１つまたはそれ以上のページ・ フレーム１１４−１１６を指示するならば、（Ｔ、ＰＵｌｏ、２はブロック３１ ６ｅこおいてプログラムの実行を継続する。リスト２２２が空であると、ＣＰ　 ＬＪ１０２はブロック３１３中に示すようにプログラムの臨界領域へを抜は出し 、次いでブロック３１４中に示すように第４ｂ図の自由リスト・ロード・ルー、 ヂンを実行する。自由リスト・ロード・ルーチンの実行に続いて、ＣＰＵＩ　Ｏ ２はブロック３１５に示すように再び臨界領域Ａ中に入り、デマント・ベーシン グ・プログラムの実行をブロック３１２に戻す。

ブロック３１６中に示すように、ＣＰＵ１０２はページ・フレーム１１４−１１ ６に対するポインタを自由リスト２２２がら取除く。次にＣＰ　Ｕ　１０２はブ ロック３１７中に示す如くデノスク１０］に対し要求されたページ１３２を該ペ ージ・フレーム１１４−１１６中に転送するよう要求する。ページ・フレーム１ １４−１１６に対するポインタ（即ちページ・フレーム１１．！−１１６の主記 憶アドレス）は次にブロック３１８中に示すように要求されたページ１３２のＰ Ｔエントリ１１２中にＣＰＵＩ　Ｏ２により記憶される。そしてブロック３１９ 中に示すようにＰＴエントリ１１２に対するポインタはスワップイン待行列２２ ５のエントリ２２６中ムこＣＰＵ１０２により配置される。ＣＰｕ１０２はまた このスワップイン・キュー・エントリ２２６中に要求されたページ１３２のディ スク１０１アドレスを配置する。

この時点において、ＣＰＵ１０２はブロック３２０によって示すようにデマンド ・ページング・プログラムの臨界領域Ａから抜は出す。ＣＰＵ１０２はブロック ３２１に示すようにディスク１０１が要求された転送を実行している間、デマン ド・ページング・プログラムの更なる実行を待たねばならない。ここでの議論で はディスク１０１中の任意の記憶ロケーションに対する読み出し、書き込み操作 は受信された順にディスクＩ（１１により実行されるものと仮定している。ディ スク１０１が要求された転送を実行している間、ＣＰＵ１０２はデマンド・ペー ジング・プログラムから離れて、他の活動、例えば他のプロセスの実行を行って 良い。ディスク１０１が転送を完了すると、ブロック３２２に示ずようにＣＰＵ １０２はデマンド・ページング・プログラムの実行に戻り、そのしｎ界領域へに 再び入る。ブロック３２２中に示すように、ＣＰＵ１０２はスワップイン待行列 ２２５にアクセスし、そこから要求されたページ１３２のＰＴエントリ１１２に 対するポインタを取除く。次ぎにＣＰＵ１０２は要求されたページ１３２のＰＴ エントリ１１２にアクセスし、関連するＲビット２１４およびＭビット２１５を リセットして初期状態にする。また、ブロック３２４に示ずようにＣＰＵ１０２ はそのページ・テーブル・エントリ１１２の有効ビット１１３をセントし、要求 されたページ１３２が主記憶１００中に記憶されたこと、従ってページ・テーブ ル・エントリ１１２が有効であることを指示する。次にＣＰＵＩ　Ｏ２はブロッ ク３２５中に示すように、プロセスの再実行スケジュールを立てることにより、 このページ１３２によって引き起されたページ障害インクラブドによって中断さ れたプロセスを“目覚め”させる。この時点でＣＰＵ１０２はブロック３２６に よって示すようにページング・プログラムの臨界領域へから抜は出す。そしてブ ロック３２７に示すように、次にＣＰｕ１０２はページング・プログラムそれ自 身から抜は出す。

要求されたページ１３２をスワップ・インするのに利用できるページ・フレーム １１４−１１．６からはみ出すことを回避するため、ＣＰＵ　１０２は第４ａ図 にフローチャートを示すルーチンを実行することにより自由リスト２２２の保守 を周期的に行うことが要求される。ＣＰＵ１０２は周期的割込みの如き時間的な エントリを介して第４ａ図のルーチンを実行するよう指令される。第４ａ図のブ ロック４５０中に示すように、自由リスト保守ルーチンを実行せよとの指令を受 信すると、ＣＰＵ１０２はブロック４５１中に示すように、自由リスト２２２を チェックし、該自由リストの長さが予め定められた最小値以下かどうか、即ち該 自由リストがある予め定められた数のページ・フレーム・アドレス以下しか含ん でいないかどうかを決定する。この予め定められた数は例えば自由ページの数が 少なすぎる結果ページング・プログラムによって自由リスト２２２が空であるこ とが見出される費用と、自由ページの数が多すぎる結果メモリが使用されないこ との費用のバランスによって決定される。自由リスト２２２の長さが十分である と、ブロック４５３に示すように、ＣＰＵ１０２は自由リスト保守ルーチンから 抜は出す。自由リスト２２２の長さが十分でないと、ＣＰＵ１０２はブロック４ ５２に示すように、ブロック４５３において自由リスト保守ルーチンから抜は出 す前に第４ａ図の自由リスト・ロード・ルーチンを実行する。

デマント・ページング・プログラムの自由リスト・ロート・ルーチンの論理流れ 図が第４ｂ図に示されている。ブロック４００中に示すように、自由リスト・ロ ード・ルーチンは、第３ｂ図のブロック３１４および第４ａ図のブロック４５２ において、自由リスト・ロード条件に出会うとＣＰＵ１０２により実行される。

ブロック４０１中に示すように、ＣＰＵ１０２はまずデマントページング・プロ グラムの臨界領域Ｂに入り、一時には唯一つのページ１０２のみが自由リスト・ ロート・ルーチンを実行していることを保証する。次にＣＰ　ＬＪ　］、　０２ はブロック４０２に示すように、デマンド・ページング・プログラムのＯｐ界領 域Ａに入る。

次にＣＰＵ１０２はブロック４０３に示すようＧこ、ＩＷＴＢＦフラグ２１８を ８周べ、ＩＷＴＢＦリスト２１６が最後にロートされてからすべてのＡＴＢ１０ ４−１０５がクリアされたかどうかを決定する。すべてのＩＷＴＢＦフラグ２１ ８がセットされていないと（これはすべてのＡＴＢ　１０４−１０５がクリアさ れていないことを示す）、ＣＰＵ１０２はプロ・ツク４０゛４中に示すようにＡ ＴＢ１０４−１０５の内、クリアされていないものをクリアすす。次にＣＰＵ１ ０２はブロック４０５においてプログラムの実行を継続する。ブロック４０３に おいてすべてのｊＷＴＢＦフラグ２１８がセットされていることが見出されると （これはすべてのＡＴＢ＋０４−１０５が）う、ン７．されたことを示す）、Ｃ ＰＵ１０２はプログラムの実行を直接ブロック４０５に進める。

ＩＷＴＢＦリスト２１６がロードされてからすべてのＡＴＢ１０４−１０５をク リアすることによりどのＡＴ　ＢＩＯ４−１０５も有効なエントリ１０６を含ん でいないこと、即ち＋ＷＴＢＦリスト２１６のロートより前に生成されたその関 連する有効ビット１０７が有効状態にセントされているエントリ１０６を含んで いないことが保証される。この場合エントリ１０６はそのアドレスがＩＷＴＢＦ リスト２１６中にあるページ・フレーム１１４−１１６を指示している。第５図 のブロック５０４と関連して述べる更なるメカニズムによりｊＷＴＢＦリスト２ １６がロードされてからそのようなＡＴＢエントリ１０６が生成されていないこ とが保証される。従って、ＩＷＴＢＦリスト２１６のエントリ２１７２４ によって指示されているページ・フレーム１１４−１１６のグループは主記憶１ ００からスワップアウトされ、ＣＰＵ１０２はこのページ・フレーム１１４−１ １６の内の選択されたもののアドレスをＩＷＴＢＦリスト２１６から自由リスト ２２２に転送する。

ブロック４０５中に示すように、ＣＰＵＩ　１２はＩＷＴＢＦリスト２１６が空 かどうか、即ちＩＷＴＢＦリストがいずれかのＰＴエントリ１１２に対するポイ ンタを含むか否かがチェックされる。リスト２１６が空であるとＣＰＵＩ　０２ はブロック４０６に示すようにプログラムの臨界領域Ａから抜は出し、ブロック ４０７に示すようにＩＷＴＢＦリスト・ロード・ルーチン（これは第５図に論理 流れ図が示されている）を実行する。その後ＣＰＵ１０２はブロック４０８に示 すようにプログラムの臨界領域Ｂを抜は出し、ブロック４０９に示すようにプロ グラムの実行を自由リスト・ロード・ルーチンが呼び出された点に戻す。

ブロック４０５においてリスト２１６が空でないことが見出されると、ブロック ４１０中に示すように、ＣＰＵ１０２はＰＴエントリ１１２に対するポインタを ＴＷＴＢＦリスト２１６から取除く。ＣＰＵ１０２はそのＰＴエントリ１１２に アクセスし、該エントリ１１２の参照ビット２１４をチェックし、ビット２１４ がセノ１−されているかどうかを決定する。参照ビット２１４がセットされてお り、該ＰＴエントリ１１２と関連するページ１３２がＴＷＴＢＦリスト２１６の ロード時に参照されていたことを指示すると、同しページ１３２が近い将来再び 参照される可能性がある。従ってこのページ１３２は主記憶からスワップアウト すべきではなく、ＣＰＵ１０２はブロック４１２中に示すようにこのページ・テ ーブル・エントリ１１２の有効ピノ）１１３を有効状態にセットし、ＰＴエント リ１１２をＡＴＭ　１０３が使用できるようにする。次にＣＰＵ１０２はブロッ ク４０５に戻る。

ブロック４１１においでページ・テーブル・エントリ１１２の参照ビット２１４ がセットされていることが見出されないと、ＣＰＵ１０２はブロック４１３中に 示すようにこのＰＴエントリ１１２の修正ビット２１５をチェックする。修正ビ ット２１５がセ・ノドされており、それによってこのＰＴエントリ１１２と関連 するページ１３２が主記憶ｌｏｏ中に存在する間に修正されたことを指示すると 、ページ１３２は主記憶１００中で破壊される前にディスク１０１にスワップ・ バンクされねばならない。従ってＣＰＵＩ　０２はブロック４１４中に示すよう にスワップアウト待行列　２２０のエントリ２２１中にページと関連するＰＴエ ントリに対するポインタを配置する。次にＣＰＵ１０２はブロック４０５に戻る 。

ブロック４１３においてページ・テーブル・エントリ１１２の修正ビット２１５ がセットされていることが見出されないと、ブロック４１５中に示すようにその エントリ１１２に含まれているページ・フレーム１１４−１１６のアドレスを自 由リスト２２２に転送する。次にＣＰＵ１０２はプログラムの実行をブロック４ ０５に戻す。

ＩＷＴＢＦリスト・ロード・ルーチンの論理流れ図が第５図に示されている。ブ ロック５００中に示すように、このルーチンは、第４ｂ図のブロック４０７にお いてＩＷＴＢＦリストが空であることが見出されたとき、ＩＷＴＢＦリスト条件 に出会うとＣＰＵ１０２によって実行される。ブロック５０１中に示すように、 ＣＰＵＩ　Ｏ２はその有効ビット１１３が有効状態にセットされているページ・ テーブル１０９−１１１からエントリ１１２を選択する。ページ・テーブル・エ ントリ１１２の選択は任意に適切な６ 基準に従い、例えばページ・テーブル１０９−１１１の逐次探索によって実行さ れる。有効ビットの有効状態は関連するエントリ１１２が現在主記憶１００中に 存在し、がっ現在ＩＷＴＢＦリスト２１６上にはないページ１３２に相応するこ とを指示する。次にＣＰＵ１０２はブロック５０２中に示すように選択されたエ ントリ１１２の基準ビット２１４をチェックする。参照ビット２１４がセットさ れており、それによって関連するページ１３２が最近参照されたことが指示され ていると、同しページ１３２が近い将来再び参照される可能性がある。従ってこ のページ１３２は主記憶１００からスワップアウトされるべきではない。従って ＣＰＵ１０２はブロック５ｏ３中に示すように、選択されたＩ　：／　）　ＩＪ １１２の参照ビット２１４をリセットし、ブロック５０１に戻って他のページ・ テーブル・エントリ１１２を選択する。

選択されたページ・テーブル・エンドＩＪ　１１２の参照ビット２１４がブロッ ク５（Ｌ２中においてリセットされていることが見出されると、ＣＰＵ１０２は 選択されたページ・テーブル・エントリ１１２によって指示されているページ・ フレーム１１４−１１６を放棄する。本出願の実施例にあっては、ページ・フレ ーム１］４−１１６の放棄はＡＴＢ１０４−１０５がクリアされたかどうかに関 する情報を記憶している関連する装置の初期化を含んでいる。本実施例において 該装置はＩＷＴＢＦフラグ２１８を°含んでいる。第７〜１ｏ図の実施例の場合 から分るように、該装置は特定の１つまたはそれ以」二のページ・フレーム１１ ４−１１６と恒久的に関係しているが、またはページ・フレームの放棄は第２〜 ６図の実施例から分るように該装置を特定の１つまたはそれ１ソ」二のページ・ フレーム１１４−１１６と関連付けることを含んでいる。これら実施例において 、ＩＷＴＢＦフラグ２１８の初期化の後に、放棄される１つまたはそれ以上のペ ージ・フレーム１１４−１１６を指示する有効なＡＴＢエントリ１０６、即ち有 効な有効ビット１０７でマークされたＡＴＢエントリ１０６が形成されたか否か を把握していなければならない。ある時点以降にこのようなＡＴＢエントリ１９ ６の可能な生成状況を把握しているという後者の機能は、前記時点より前に生成 された前記ＡＴＢエントリ１０６の存在状況を把握する前者の機能（この機能は ＩＷＴＢＦフラグ１２８によって戻される）を補完する。後者の機能がある時点 以降前述の如きＡＴＢエントリ１０６を生成しなかったことを指示し、前者の機 能が前記時点より以前に生成された前述の如きＡＴＢエントリ１０６が存在しな いことを指示するとき、放棄されたページ・フレームの内容は主記憶１００から 取除かれる。

第２−６図の例において、放棄されたページ・フレーム１１４−１１６を指示す るＡＴＢエントリ１０６の生成はこのようなエントリ１０６が形成されることを 妨げる手段によって記憶される。

このためにＣＰＵＩ　０２はブロック５０４中に示すように放棄されたページ・ フレーム１１４−１１６を示すページ・テーブル・エントリ１１２の有効ビン） １１３を無効状態にリセットする。

有効ビット１１３の無効状態は関連するページ１３２が主記憶１００中に存在し ないものと考えられることＡＴＭ　１０３ζこ指示し、それによってＡＴＭ１０ ３が選択されたページ・テーブル・エントリ１１２の内容に基づいてＡＴＢ１０ ４−１０５中にエントリ１０６を生成しないことを保証する。次にＣＰＵ１０２ はブロック５０５中に示すように臨界プログラム領域Ａに入り、ブロック５０６ 中に示すようにＩＷＴＢＦリスト２１６のエン１−リ２１７に選択されたページ ・テーブル・エントリ１１２に対するポインタをロートする。するとページ・テ ーブル・エントリ１１２がページ・フレーム１１４−１１６を指示するので、Ｉ ＷＴＢＦリスト２１６は放棄されたページ・フレーム１１４−１１６のＩＪリス トなる。

次にＣＰＵ１０２はブロック５０７中に示すようにじＲ界プログラム領域Ａを抜 は出し、ＩＷＴＢＦリスト２１６の長さをチェックして、ブロック５０８によっ て示すようにＩＷＴＢＦリスト２１６が適当な長さであるかどうか、または既に ＩＷＴＢＦリス）２１６中に含まれているページ　フレームに更にページ・フレ ーム１１４−１１６を付加する必要があるかどうかが決定される。

ＩＷＴ’ＢＰリスト２１６の適当な長さは再びリスト２１６の長さが短いときの ｒＷ　ＴＢＦリスト・Ｌ７−Ｌ・ルーチンに対する度重さなるコールと、リスト ２１６の長さが長いときのメモリの利用効率の悪さによる度重さなるデマント− ・ページング　ブコクラムに対するコールとの間のバランスの如きソフテ１、効 率を考ｒヒスることにより決定される。Ｉ　Ｗ　Ｔ　Ｂ　Ｆリスト２１６が満杯 でないと、ＣＰ　ＬＪ　１０２はプログラムの実行をブロック５０１に戻し、更 に他のページ・テーブル・エントリ１１２を選択する。ＩＷＴＢＦリスト２１６ が満杯であると、ＣＰＵ１０２はブロック５０９中に示すように、ずべてのＩＷ ＴＢＦフラグ２１８をクリアすることによってページ・フレームの放棄を完了し ２、該フラグを初期化してどのＡＴＢｌ、０４−１０５がクリアされるかを記憶 する。次にプログラムの実行はブロック５１０中に示すように、ＩＷＴＢＦ　リ スト・ロード・ルーチンが呼び出された点に戻される。

修正されたページ１３２中に含まれている新しい情報をディスク１０１上にセー ブするため、ＣＰＵ１０２は第６図にフローチャートを示すスワップ・ルーチン を周期的に実行する。このルー９　−− チンは例えばＣＰＵ１０２が第４ｂ図の自由リスト・ロード・ルーチンから抜は 出す毎、まなは周期的インクラブドの如き時間的エントリに出会うときに実行さ れる。第６図のブロック６００中に示すように、ＣＰＵ１０２はスワップ指令が 与えられたときスワップ・ルーチンを実行する。ＣＰＩＪ１０２はブロック６０ １中に示すように臨界プログラム領域Ａ中に入り、スワップ・アウト待行列２２ ０をチェックし、プロ、り６０２中に示すよテに待行列２２０が空かどうか決定 する。待行列が空であると、Ｃ’Ｐ　’［１１０２はブロック６１０によって示 すように臨界プログラム領域Ａを抜は出し、次いでプロ・７り６１１中に示すよ うにスワップ。

ルーチンそれ自身から抜は出す。スワップアウト待行列２２０が空でないと、Ｃ ＰＵ１０２はスフ・ノブアウト待行列２２０のエントリにアクセスし、ブロック ６０３に示すように入出力装置、例えばディスク１０１に対し該スワップアウト 待行列エントリ２２１によって示されるＰＴエントリ１１２によって７トレス指 定されるページ・フレーム１１４−１１６の内容、即ち占有しているページ１３ ２をディスク１０１１に書き込むよう指示を与える。主記憶１００中に記憶され ているページ１３２の内容はディスク１０１上において該ページ１３２の元の内 容にとって代る。ブロック６０４中に示すように、次にＣＰＵ１０２はスワップ アウトされたページのＰＴエントリ１１２に対するポインタをスフノブアウト・ キュー２２０から取り除く。そしてＣＰＵ１．０２はフロック６０５中に示すよ うに該ＰＴエントリ１１２と関連するＭビット２１５をリセットする。

この時点でＣＰＵ１０２はブロック６０６に示すようにＩ＋’Ｈ−１プログラム 領域Ａから抜は出す。ＣＰＩＪ１０２はブロック６０７中に示すように入出力装 置がスワップを実行している間、スワップ０ ・ルーチンの更なる実行を待たねばならない。この期間中、ＣＰＵ１０２はスワ ップ・ルーチンから離れて他の活動を行ってもよい。

スワップ完了後、ＣＰＵ１０２はブロック６０８に示すようにスワップ・ルーチ ンの実行に戻り、その臨界領域Ａに入る。ＣＰＵ１０２はブロック６０９中に示 すようにスワップアウトされたページ１３２を保持していたページ・フレーム１ １４−１１６に対するポインタを自由リスト２２２に付加し、ブロック６０２に 戻る。ＣＰＵ１０２がブロック６０２においてスワップアウト待行列２２０が空 であることを見出すと、ＣＰＵ１０２はブロック６１１においてスワップ・ルー チンから抜は出す。

デマンド・プログラムおよび支持構造の第２の実施例が第７−１０図に示されて いる。第７図は主記憶１００中に含まれているデータ構造を示す。既に議論し、 第１図に示した第７図に示す構造は第７図においても第１図と同し番号で示され ている。

第７図に示すように、主記憶］００は複数個のエンドす７１９を有する自由リス トア２２と複数個のエントリ７２１を有するスワツプアウト待行列を含んでいる 。これら構造の機能は第２図の同様な構造２２２．２１９．２２０および２２１ と夫々間しである。エントリ７１９および７２１の各々は同様に主記憶１００の １つまたはそれ以上のワードを含んでいる。自由リストア２２およびスワップア ウト待行列７２０は任意の便利な形態をとって良い。例えばページ・データ・テ ーブル（ＰＤＴ）７１６の選択されたエントリ７１７のリンクされたリストであ っても良いし、第７図の例に示すようにこのようなエントリ７１７のテーブルで あっても良い。

主記憶１００はまたその各々がページ・フレーム１１４−１１６の１つと関連し ており、該関連するｊつのベーン・・フレーム１１４−１１６に関する情報を含 んでいる複数個のエンドす７１７を含むページ・データ・テーブル（ＰＤＴ）７ １６を含んでいる。エントリ７１７は該エントリ７１７が対応するページ・フレ ーム１１４−１１６中に記載されているページ１３２と関連するページ・テーブ ル・エントリ１１２を指示、即ちそのアドレスを含んでいる。各エントリ７１７ は同様に主記憶１００の１つまたはそれ以上のワードより成る。ＰＤＴ７１６の 各エントリ７１７は割当て（Ａ）ビット７２３、参照（Ｒ）ビット７１４、修正 （Ｍ）ビット７１５、スワップアウト（Ｓ）ビット７２４およびスワップイン（ １）ビット７２７と名付けられた複数個の状態指示ビットと関連している。割当 てビアドア２３の状態は相応するページ・フレーム１１４−１１６が占有されて いるかどうか、即ち相応するページ・フレーム１１４−１１６がページ１３２を 保持するために割当てられているかどうかを指示する。参照ビット７１４および 修正ビット７Ｉ５の機能は第２図の類僚のビット２１４および２１５の機能と同 様である。スワップアウト・ビット７２４の状態は相応す、るＰＤＴエントリ７ １７がスワップアウト待行列７２０に付加されているかどうかを指示する。そし てスワップイン・ビット７２７の状態は相応するＰＤＴエントリ７１７がディス ク１０１から主記憶１００中にスワップされるプロセス中にあるかどうかを指示 する。有効ビット１１３の場合と同様に、ビット７２３．７１４．７１５．７２ ４および７２７の内１つまたはそれ以上のものが独立にアクセスされ、その値が エントリ７１７と関連する残りのビットまたはエントリ７１７それ自身に同時に アクセスする他のＣＰＵＩ　０２とは独立にＣＰＵＩ　Ｏ２によって選択的に変 更されることを許容するために、ビット７２３．７１４．７１５．７２４および ７２７の各々は主記憶１００の１つのハイ３２ トまたは１つのワードで実現されていて良い。

ＰＤＴ７１６は複数個のパーティションに分割されている。即ちＰＤＴ７１６の エントリ７１７は複数個の異なるグループに分離されている。第７図の例では、 Ｐ、ＤＴ７１６は２つのパーティション７１６ａおよび７１６ｂに分割されてい るものとして示されている。各々のＰＤＴパーティソヨン７１６ａおよび７１６ ｂは関連する［−自分は自由になりたい（Ｉ　１１ａｎｔ　ｔｏ　ｂｅ　ｆｒｅ ｅ　）　Ｊ（ＴＷＴＢＦ）フラグのグループを有している。第７図の例ではＰＤ Ｔパーティション７１６ａはそれと関連するフラグ７１８ａのグループを有して おり、ＰＤＴパーティション７１６ｂはそれと関連するフラグ７１８ｂのグルー プを有している。独立にアクセスするため、各フラグ７１８は再び主記憶１００ の１つのハイドまたは１つのワードから成っていて良い。複数個のフラグ７１８ ａおよび７１８ｂの各々（２１）７−＋グア１８はＡＴＢ１０４−１０５（７） １つと対応している。このようにして複数個のフラグ７１８ａおよび７１８ｂの 各々はＡＴＢ１０４−１０５の各々に対するフラグ７１８を有している。ＡＴ’ Ｂ’１０４−１０５の特定の一つと関連するフラグ７１８ａおよび７１８ｂはそ の特定の一つのＡＴＢ＋０４−１０５がクリアされるときセントされる。ＰＤＴ パーティション７１６ａまたは７１６ｂと関連する複数個のフラグ７１８ａおよ び７１．８　ｂは第８図の説明と関連して明らかとなるように、第８図のページ ング・プログラムが該Ｐ　Ｄ　Ｔパーティション７１６ａまたは７１６ｂから抜 は出すとき、即ち探索を完了するときにクリアされる。複数個のフラグ７１８ａ または７１８ｂのフラグ７１８がすべてセットされると、これは第８図のページ ング・プログラムが関連するＰＤＴパーティション７１６ａまたは７１６ｂを励 起してからすべてのＡＴＢ　１０４−・１０５がりＩＪ　７されたことを示すこ とになる。

第２−６図の実施例の場合と同様に、複数個のＣ，１）Ｕ２Ｏ５を有する処理シ ステムにおいて、ＰＤＴ７１６、自由リストア２２およびスワップアウト待行列 ７２０の如きデータ構造の周辺、またはページング・プログラムの臨界部分の周 辺に周知の仕方て″信号機”　（図示ゼず）を設りることが考えられる。ベーシ ング・プログラムの臨界領域は第５−ｔＯ図の流れ図に示されている。

前述のデータ構造の使用法を以下で第８−１０図のデマンド・ページング・プロ グラムの論理流れ図の記述と関連して詳述する。

第８図のブロック８００で示すように、デマント・ベーシング・プログラムの実 行はページ障害インクラブドの出現に応動してＣＰＵ１０２によって開始される 。ブロック８０１中に示すように、ＣＰＵ　１０２は最初にデマント・プログラ ムの臨界領域Ａ４こ入る。次にＣＰＵＩ　Ｏ２はブロック８０２中に示すように 要求されたページと関連するＰＴエントリ１１２にアクセスし、もし存在する場 合にはＰＤＴエントリ７１７に対するポインタを取り出し、ＰＤＴエントリ７１ ７にアクセスして該エントリが要求されたページ１３２のＰＴエントリ１１２を 指示するかどうかを決定する。このようなエントリ７１７が見出されると、ＣＰ Ｕ１０２はブロック８０２に示すように該エントリ７１７のＡビット７２３をチ ェックし、該ビットがセットされているかどうか決定する。

両方の条件が満されない場合には、これは要求されたページ１３２がディスク１ ０１から取り出されねばならないことを意味する。

従ってＣＰＵＩ　Ｏ２はブロック８０４に示すように該ページを要求しているプ ロセスを“眠むらせ”プログラムの実行をブロック８１１に進める。

ブロック８０２においてＰＤＴエントリ７１７により両方の条４ 件が満されると、これはたとえページ１３２が主起４１１００中で得られないと 考えられる場合でも、要求されたページ１３２が該ＰＤＴエントリ７１７に相応 するページ・フレーム１１４−１１６中に記憶されていることを意味する。ＣＰ Ｕ１０２はブロック８０３中に示すようにＰＤＴエントリ７１７のＳビット７２ ４をチェックする。Ｓビット７２４がセットされており、従ってＰＤＴエントリ ７１７がスワ・ノブアウト待行列７２０にリンクされている場合には、ブロック ８０５に示すようにＣＰＵ１０２は該ＰＤＴエントリ７１７をスワップアウト待 行列７２０から切離し、Ｓビット７２４をリセットする。次にＣＰＵ１０２はＰ ＤＴエントリ７１７によって指示されているＰＴエントリ１１２の有効ビット１ １３を有効状態にセフ）し、要求されたべ一ソ１３２を主記憶１００中でアクセ ス出来るようにする。次にＣＰＵ１０２はフロック８０７中に示すように臨界プ ログラム領域Ａを抜は出し、その後ブロック８０８中に示すようにデマント・ベ ーシング・プログラムそれ自身から抜は出す。

フロック８０７中で８周べられたＰＤＴエントリ７１７のＳビ。

ドア２４がセットされていないと、ＣＰＵ１０２はブロック８０９に示すように ページ１３２を要求しているプロセスを“眠らせる”。次にＣＰＵＩ０２はブロ ック８１０に示ずようにＰＤＴエントリ７１７のスワップイン・ビット７２７を チェックする。スワップイン・ビット７２７がセットされており、従って要求さ れたページ１３２が他のプロセッサによりなされた以前の要求に応動して主記憶 １００中に既にスワップインされている場合には、ＣＰ　Ｕ　Ｉ　Ｄ　２はブロ ック８０７および８０８に夫々示すように臨界プログラム領域Ａを抜は出し、次 いでページインク・エントリ７１７のスワップイン・ビット７２７がセットされ ていないことが見出されると、ＣＰＵ１０２はブロック８１．１においてデマン ド・ページング・プログラムの実行を進める。

前述した如く、ＣＰＬＪＩ　０２はディスク１０１から要求されたページ１３２ を得るためにプロ、り８０４またはブロック８１０のいずれからかブロック８１ １のプロゲラ１、に到達する。ＣＰ　Ｕ２Ｏ５は自由リストア２２からその中に 要求されたページ１３２がスワップ出来るページ・フレーム１１４−１１６のア ドレスを取り出さねばならない。ＣＰＵ１０２は自由リストア２２にアクセスし 、ブロック８１１中に示すように自由リストア２２が予め定められた最小の長さ より短いか否かチェックする。自由リストア２２の最小の長さは、自由リストア ２２中におけるエントリの完全なターンオーバに必要な最小時間が、アＩ・レス 交換およびＰＤＴ７１６の更新を含むメモリ１００のアクセス・サイクルを実行 するのにＣＰＵ１０２が必要とする最大時間を超すような長さとなっている。

自由リストア２２はすべての未割当てページ・フレーム１１４−１１６、即ちＰ ＤＴ７１６中のその相応する割当てビアドア２３がセットされていないすべての ページ・フレー１．１１４−１１６を含んでいる。十分な数の未割当てページ・ フレーム１１４．−１１６が存在する場合には、ＣＰ　Ｕ　Ｌｌプロ、り８１１ において自由リストア２２が十分な長さであることを見出し、ブし１ツク８１５ においてプログラムの実行を継続する。しかし未割当てページ・フレーム１１４ −１１６がほぼ消費されている場合には、ＣＰ　Ｕ１０２ｊよブロック８１１に おいて自由リストア２２が不十分な長さであることを見出し、ＣＰＵＩ０２はブ ロック８１３中に示すように第９図の自由リスト・ロートルーチンを実行しなけ れば３６ ならない。自由リスト・ロード・ルーチンを実行する前に、ＣＰＵ１０２はブロ ック８１２中に示すように臨界プログラム領域Ａを抜は出す。自由リスト・ロー ド・ルーチンを実行した後、ＣＰＵ１０２はブロック８１４中に示すように臨界 領域Ａに再び入り、プログラムの実行をブロック８１１に戻して自由リストア２ ２の長さが適当であるかどうかを再チェックする。

ブロック８１５に示すように、ブロック８１１において自由リストア２２が十分 な長さであることが見出されると、ＣＰＵ１０２は自由リストア２２から次のエ ントリ７１９を取り除く。自由リストア２２はファーストイン・ファーストアウ ト（ＦＩＦＯ）メモリとして構成されており、ＣＰＵ１０２は自由リストア２２ がら最も古いエントリ７１９、例えば底にあるエントリを取り除く。

自由リスト・エントリ７１９はＰＤＴエントリ７１７を指示しており、ＣＰ　Ｉ Ｊ　１．０２はブロック８１６中に示すようにＰＤＴエントリ７１７にアクセス してエントリ７１７の参照ビット７１４がセットされているかどうかを決定する 。参照ビット７１４がセットされると、これはＰＤＴエントリ７１７が第９図の 自由リスト・ロード・ルーチンによって自由リストア２２に付加されていたとき にＰＤＴエンドす７１７に相応するページ・フレーム１１４−１１６に割当てら れたページ１３２が参照されていたことを示す。同じページ１３２が近い将来再 び参照される可能性がある。

また参照ビット７１４がセントされる原因となる該ページ１３２に対する参照は 、参照ページ１３２を保持しているページ・フレーム１１４−１１６を指示して いるＡＴＢエントリ１０６を生成したアドレス変換より先行して実行されている 可能性がある。従ってこのページ１３２は主記憶１００からスワツプアウトすべ きではなく、ｃｐｕｌ　０２はブロック８１７に示すようにＰＤＴエントリ７１ ７によって指示されているページ・テーブル・エントリ１１２の有効ビット１１ ３を有効状態に戻す。ＣＰＵＩ　Ｏ２はまたＰＤＴエントリ７１７の割当てビッ ト７２３をセットする。

次にＣＰＵ１０２はプログラムの実行をブロック８１１に戻す。

ブロック８１０において、ＰＤＴエントリ７１７の参照ビット７１４がセットさ れていないことが見出されると、以下で示すようにいずれのＡＴＢ１０４−１０ ５も該ＰＤＴエンｌ−ＩＪ　７１７と関連するページ・フレーム１１４−１１６ を指示する有効なエントリ１０６を含んでいないことが保証される。従って該ペ ージ・フレーム１１４−１１６はディスク１０１からスワップ・インされている 要求されたページ１３２を保持することが出来る。従って第８ｂ図のブロック８ １８に示すように、ＣＰＵ１０２は要求されたページ１３２のＰＴエントリ１１ ２をして自由ページ・フレーム１１４−１１６のＰＤＴエントリ７１７を指示さ せる。ブロック８１９中に示すように、ＣＰＵ１０２はまた該ＰＤＴエントリ７ １７をして要求されたページ１３２のＰＴエントリ１１２を指示させ、Ｐ　’Ｄ 　Ｔエントリ７１７のＡビット７２３をセットして相応するページ・フレーム１ １４’−１１６がページ１３２に割当てられたことを示す。ＣＰＵ１０２はまた ブロック８２０中に示すように、ＰＤＴエントリ７１７の■ビット７２７をセッ トし、ページ１３２がＰＤＴエントリ７１７と関連するページ・フレーム１１４ −１１６中にスワップされていることを示す。

種々のリンケージを実行するとき、ＣＰＵ１０２はブロック８２１中に示すよう に、要求されたページ１３２をディスク１０１から自由ページ・フレーム１１４ −１１６中にスワップすることを要求する。この時点で、ＣＰＵＩ（１２はブロ ック８２２に示すようにデマンド・ページング・プログラムの臨界領域Ａを抜は 出８ す、ＣＰＵ１０２はブロック８２３に示すようにディスク１０１が要求された転 送を実行している間、デマンド・ページング・プログラムの更なる実行を待たね ばならない。前述した如く、ここでの議論ではディスク１０１の任意の記憶ロケ ーションに対する読み出し、書き込み操作は要求された順に実行されるものと仮 定している。ディスク１０１が要求された転送を実行している間、ＣＰＵ　１０ ２はデマンド・ページング・プログラムを離れ、他の活動をして良い。ディスク １０１が転送を完了した後、ＣＰＵ１０２はページング・プログラムの実行に戻 る。ブロック８２４に示すように、ＣＰＵ１０２はＰＤＴエントリのＩビット７ ２７をリセットする。次にＣＰＵＩ　０２はブロック７２５に示ずようにＰＤＴ エントリ７１７によって指示されているＰＴエントリ１１２の有効ビット１１３ にアクセスし、■ビット１１３を有効状態にセントする。

ページングを完了した後、ＣＰＵＩ　Ｏ２はブロック７２６中に示すようにこの ページ１３２によって引き起されたページ障害インクラブドによってインクラブ ドされたプロセスを“起し”、該プロセスの実行計画を再び立てる。次にＣＰＵ １０２はブロック８２７に示すようにデマント・ページング・プログラムを抜は 出す。

前述した如く、デマント・ページング・プログラムの自由リスト・ロード・ルー チンの論理流れ図は第９図に示されている。ブロック９００中に示すように、自 由リスト・ロート・ルーチンは第８ａ図のブロック８１３において自由リスト・ ロード条件に出会ったときにＣＰＵ１０２により実行される。ＣＰＵ１０２は主 記憶１００からスワップし得るページ・フレーム１１４−１１６を探索する。Ｃ ＰＵ１０２はブロック９０１中に示すように最初臨界プログラム領域Ｂ中に入る 。次にＣＰＵ１０２はプロ・ツク９０２中に示すようにそのＡビット７２３がセ ットされているＰＤＴエントリ７１７を選択し、アクセスする。ＣＰＵ１０２は 逐次ＰＤＴエントリ７１７にアクセスし、その割当てビット７２３がセットされ ている次の逐次ＰＤＴエントリ７１７にアクセスする。ＰＤＴエントリ７１７に アクセスした後、ＣＰＵ１０２はブロック９０３中に示すようにプロセス中にパ ーティション７１６ａからパーティション７１６ｂへ、またはパーティション７ １６ｂの最後のエントリ７１７からパーティション７１６ａの最初のエントリ７ １７にＣＰＵ１０２がＰＤＴパーティソヨン境界を越したかどうかをチェックす る。

ＰＤＴパーティション７１６の境界を越えるとＰＤＴパーティション７６１ａお よび７１６ｂの内の励起された１つと関連するページ・フレーム１１４−１１６ の放棄がマークされる。先に述べた如く、ページ・フレームの放棄はＡＴＢ１０ ４−１０５がクリアされたか否かの記憶を開始させるＩＷＴＢＦフラグ７１８の 関連するグループの初期化を含んでいる。このＩＷＴＢＦフラグ７１８の前者の 機能は再び放棄されるページ　フレーム１１４−１１６を指示する有効ＡＴＢエ ントリ１０６がＩＷＴＢＦフラグ７１８の関連するグループの初期化の後で形成 されるか否かの記憶を行う後者の機能によって補完される。第７−１０図の図示 の実施例では、この後者の機能は以下で明らかとなるようるこ関連する参照ビッ ト７１４により放棄されたページ・フレーム１１４−１１６に対して実行される 。

パーティションの境界が越されると、ＣＰＵ１Ｏ’２はブロック９０４中に示す ようにＰＤＴパーティショソ７１６ａおよび７１６ｂの内の“励起された”１つ と関連するフラグ７１８ａおよび７］８ｂ４０ のグループの１つのＩＷＴＢＦフラグ７１８をクリアし、どのＡＴＢ１０４−１ ０５がクリアされるかを記憶するためにフラグ７１８の該グループを初期化する 。ＣＰＵ１０２は次にブロック９０５中に示すようにＰＤＴパーティション７１ ６ａおよび７１６ｂの内６人れられた”１つと関連する＋ＷＴＢＦフラグ７１８ ａおよび７１８ｂの他のグループのフラグ７１８をチェックする。例えば割当て られたＰＤＴエントリ７１７の探索によりＣＰ　Ｕ２Ｏ５がＰＤＴパーティショ ン７１６”ａを抜は出して、ＰＤＴパーティション７１６ｂに入ると、ＣＰＵ１ ０２はフラグ７１８ｂをクリアし、フラグ７１８ｂの状態をチェックする。他方 、ＰＤＴパーティション７１６ａに入ると、ＣＰＵ１０２はフラグ７１８ｂをク リアし、フラグ７１８ａの状態をチェックする。

ＣＰＵ　ｌ　０２は新らしく“入れられた”パーティション７１６ａまたは７１ ６ｂと関連するフラグ７１８をチェックし、ＣＰＵ１０２が最後に゛該パーティ ション７１６ａまたは７１６ｂｆｉ：励起してからずべてのＡＴＢ１０４−１０ ５が少なくとも１回はクリアされたか否かを決定する。すべてのチェ′ツクされ たフラグ７１８ａまたは７１８ｂがセットされておらす、従って該パーティショ ン７１６が励起されてからすべてのＡＴＢＩＯＩ−１０５がクリアされていない ことを示している場合、ＣＰＵＩ　Ｏ２はプロ・ツク９０６中に示すようにＡＴ Ｂ１０４−１０５の内クリアされていないものをクリアする。次にｃｐｕｌ　０ ２はブロック９０７においてプログラムを実行することが許容される。すべての チェックされたフラグ７１８ａまたは７１８ｂがブロック９０５中でセ・ツトさ れているのが見出される、それによってずへてのＡ　Ｔ　８１０４−１０５がク リアされていることが示されると、ＣＰｔＪ１０２はプログラムの実行は直接ブ ロック９０７に進むことが許容される。

新らしく“入れられた”パーティション７１６が最後に励起されてからすべての ＡＴＢ１０４−１０５がクリアされることにより、いずれのＡＴＢ１０４−１０ ５もＣＰＵ１０２が最後にパーティション７１６を励起した時よりも以前に生成 され、該パーティションと関連するページ・フレーム１１４−１１６を指示する 有効エントリ１０６を含んでいないことが保証される。

ＣＰＵ１０２は同様にプロ、り９０２においてパーティションの境界を越さない ことが見出されるとブロック９０３から直接ブロック９０７に実行が進む。

前述の如く、ＣＰＵ１０２は主記憶１００からスワツピング可能なページ・フレ ーム１１４−１１６を探索する。ブロック９０７に示すように、ＣＰＵ１０２は ブロック９０２でアクセスされたＰＤＴエントリ７．１７の基準ピノＩ−７２４ をチェックする。Ｒビット７１４がセノ１−されると、これはＣＰＵ１０２が最 後にＰＤＴエントリ７１７を調べてからこのＰＤＴエントリ７１７と関連するペ ージ・フレーム１１４−ｊ１６の内容が参照されたことを示すものである。この 関連するページ・フレーム１１４−１１６の内容に対する他の参照がすくに行な われる可能性がある。またＣＰＵ１０３が最後にこのエントリ７１７を調べてか らこのページ・フレーム１１４−１１６を参照する前に該ページ・フレーム１１ ４−１１６を指示するＡＴＢエントリ１０６を生成するアドレス変換が行なわれ ていてもよい。従ってページ・フレーム１１６−１１６の現在の内容は破壊され てはならない。従ってＣＰＵ１０２はブロック９０８中に示すように、６　ｐ　 Ｄ　Ｔエントリ７１７の参照ビット９１４をリセットし、関連するページ・フレ ーム１１４−１１６に対して改めてなされる参照を記憶する参照ビ・７ト７１４ を初期化する。次にＣＰＵ１０２はプログラムの実行を２ ブロック９０２に戻し、次の割当てられたＰＤ’Ｔエントリ７１７にアクセスす る。ＣＰＵ１０２は第９図のプログラムを実行している間、ＰＤＴエンドす７１ ７に逐次アクセスするので、ＣＰｔＪ１０２は丁度その参照ビット７１４をリセ ットしたエントリ７１７には、該エントリ７１７が存在するパーティション７１ ６中に次にＣＰｔＪ１０２が入るまでアクセスしない。

参照ビット７１４がブロッ、り９０７においてセットされていないことが分ると 、これはすべてのＡＴＢ１０４−１０５が少くとも１回クリアされてから相応す るページ・フレーム１１４−１１６が参照されていないことを意味する。従って 、これはＡ　Ｔ　Ｂ　１１４−１０５がこのページ・フレーム１１４−１１６を 指示する有効なエンドす１０６を含んでいないこと、そしてこのようなエントリ １０６が現在形成されていないならば、ページ・フレーム１１４−１１６の内容 は主記憶１００から取り除いても良いことを示す。

ブロック９０９中乙こ示すようるこ、ＣＰ　ＩＪ　１０’　２はページ　フレー ム１１４−１１６と相応するＰＤＴエントリ７１７のスワップアウト・ビット７ ２４およびスワップイン・ビット７２７をチェックし、ページ・フレーム１１４ −１１６によって保持されているページ１３２が夫々主記憶１００から取り出さ れるかまたは取り込まれる過程にあるかどうかが決定される。もしそうであるな らば、ＣＰＵＩ　０２はプログラムの実行をブロック９０２に戻し、次の割当て られたＰＤＴエントリ７１７にアクセスする。しかしブロック９０９においてＳ ビット（７２４）またはＩビット７２７がセントされていることが見出れさない と、ＣＰＵ１０２は相応スるページ・フレーム１１．４−１１６によって保持さ れているページ１３２を主記憶１００から取り除く。

ＣＰｔＪ１０２はフ′ロック９１０に示すように、Ｉ）Ｉ）Ｔエントリ７１７に よって指示される・く−ジ・テーブル・ｊ：ンＭＪ１１２ａこアクセスし、該ペ ージ・チーフル・エンＩＩＪ　１１２の＊−効ヒーノト１１３を無効状態にリセ ７１−する。有効ピノ１〜１１３の無効を大態はＡＴＭ　１０３に対し関連する ページ１３２が主記憶１００１←（こ存在しないと考えられることを指示し、従 ってΔＴＭ１０３力＜選択されたページ・テーブル・エンｌ−ＩＪ　１１２の内 容に基づし）てＡＴＭ１０１１０５中にエンドｉＪ　１０６を生成しな０ことを イ呆証する。次にＣＰＵ１０２はブロック９１１中に示１−ようεこプログラム の臨界領域Ａ中に入る。ＣＰ［Ｊ１０２は）゛ロック９１２中に示すように再び ＰＤＴエンドす７１７にアクセスし、（ｌｈＩＪ：、ヒツトをチェックする。Ｍ ビア）７１５が七ノ１−されて０ると、これはエンドＩ７１７１と関連するペー ジ・フレーム１１４−１１６中に記憶されているページ１３２か主記憶１００中 もこ存在３″る間Ｇこ修正されたことを表わす。従ってページＩ３２しよ主記憶 】００中で破壊される前にディスク１０１にスワップしなしすれ＋ｉならな％ｓ 。

このため、ＣＰＵ１０２はブロック９］３中乙こ示すように、ＰＤＴエントリ７ １７のスワ・ノブアウト・ビット７２４をセットし、ＰＤＴエントリ７１７をス ワップアウト待行列７２０上Ｑこ西装置する。スワップアウト待行列７２０はＴ ？　Ｉ　Ｆ　ＯメモＩＪとして＋苗成されており、ＣＰＵＩ　Ｏ２は待行列７２ ０上Ｑこ逐次、仔１ｊえＧよ１寺ｊテダＩＪ７２０の先頭にＰＤＴエントリを配 置する。次にＣＰＵ］０２４！ＣＰＵＩ９１４中に示すように、臨界領域へを抜 むす出し、ブロク゛ラムの実行をブロック９０２に戻し、次の割当られたＰ　ｌ ）　Ｔ　］−ントリ７１７にアクセスする。

ブロック９１２中に示すようＧこ、ＰＤＴエントリ７１７の（蔭正ビット７１５ がセットされていないことが見出されると、ＣＰＵ１０２はブロック９１５中に 示すようにＰＤＴエンｌ−ＩＪ　７１７の４４ 割当てビット７２３をリセノトシ、相応するページ・フレーム１１４−１１６が 自由であることを示す。次にＣＰＵ　１０２はブロック９１５中に示すようにＰ ＤＴエントリ７１７を自由リストア２２ヒに配置する。プロ・ツク８０９に関す る前述の議論で指摘したように、自由リストア２２はＦＩＦＯメモリとして構成 されており、ＣＰ　ｔＪ　］、　０２はエントリ７１９を自由リストア２２がら 逐次、例えば底から取り除く。従ってＣＰ　ＬＪ　１０２はＰＤＴエントリ７１ ７を自由リストア２２の先頭にリンクし、ＰＤＴエントリ７１７が最初に自由リ ストア２２にリンクされることを保証する。次にＣＰ　Ｕ　１０２はブロック９ １６および９１７に夫々示すようにプログラムの臨界領域ＡおよびＢから抜は出 ず。ブロック９１８に示すように、次にプログラムの実行は第９図の自由リスト ・ルーチンから第８ａ図のブロック８１３に戻る。

ディスク１０１上に修正されたページ中に含まれている新らしい情報をセーブす るために、ＣＩＩ）　ｔＪ　１０２は第１０図にフローチャートを示すスワップ ・ルーチンを周期的に実行する。このルーチンは例えばＣＰＵＩ　０２が第９図 の自由リスト・ロード・ルーチンを抜は出す毎に、または周期的インクラブドに 出会うたびに実行される。ブロック１０００中に示すように、ＣＰＵＩＯ２はス ワップ指令が与えられたときスワップ　ルーチンを実行する。

ＣＩ）　Ｕ　１０２はブロック１００１に示すように、プログラムの臨界領域へ に入り、スワップ待行列７２０をチェックしてブロック１００２中に示すように 待行列７２０が予め定められた最小の長さより短いかどうかを決定する。スワッ プアウト待行列７２０の最小の長さは、スワップアウト待行列７２０中のエント リの完全なターンオーバに要求される最小時間が、アドレス変換とＰＤＴ７１６ の更新を含むメモリ１００のアクセス・サイク゛ルをＣＰＵ１０２が実行するの に要求される最大時間を越すようになっている。

待行列７２０が最小の長さより短いと、ＣＰＵ１０２はブロック１００３中に示 すように、臨界プログラム領域へを抜は出し、次いでＣＰＵ１０２はブロック１ ００４中に示すように、スワップ・ルーチンそれ自身を抜は出す。スワップアウ ト待行列７２０が十分長いと、ＣＰＵ１０２はプロ、り１００５中に示すように 主記憶１００からスワップアウトされるページ１３２を指示する次の逐次スワッ プアウト待行列エントリ７２１、例えばＦＩＦＯスワップアウト待行列７２０の 底のエントリ７２１にアクセスする。エントリ７２１はＰＤＴエントリ７１７を 指示し、ＣＰＵ１０２はＰＤＴエントリ７１７にアクセスし、ブロック１００６ 中に示すようにエントリ７１７の参照ビット７１４がセットされているかどうか を決定する。

参照ビット７１４がセット、されていることが見出されると、これはＣＰＵ１０ ２が最後にＰＤＴエントリ７１７を調へてから、該Ｐ　Ｄ　Ｔエントリ７１７に 相応するページ・フレーム１１４−１１６に割当てられたページ１３２が参照さ れたことを表わす。

従って同じページ１３２が近い将来再び参照される可能性がある。

また、ＣＰＵ１０２が最後にこのエントリ７１７を調べてからこのページ・フレ ーム１１４−１１６を参照することは該ページ・フレーム１．１４−１１６を指 示するＡＴＢエントリ１０６を生成したアドレス変換により後で行なわれていて も良い。従ってこのページ１３２はこの時点では主記憶１００からスワップアウ トされてはならない。ＣＰＵＩ　Ｏ２はこのページ１３２に相応するＰＴエント リ１１２にアクセスし、ブロック１００７中に示すようにその有効ピント１１３ を有効状態にセットし、それによって６ ページ１３２を主記憶１００中でアクセス可能な状態とする。次にＣＰＵ１０２ はスワップアウト待行列７２０からアクセスされたスワップアウト待行列エント リ７２１の内容を取り除き、ブロック１００８中に示すようにこれによって待行 列７２０からアドレス指定されたＰＤＴエントリ７１７を取り除く。ＣＰＵ１０ ２はまたブロック１００８中に示すようにＰＤＴエントリのスワップアウト・ピ ノｌ−７２４をリセットし、ＰＤＴエントリ７１７が最早待行列７２０上に存在 しないことを知らせる。次にプログラムの実行はブし１ツク１００２に戻る。

ブロック１００６においてＰＤＴエントリ７１７の参照ビット７１４がセットさ れていないことが見出されると、ＣＰＵ　１０２は入出力装置、例えばディスク １０１に対し、ブロック１００９中に示ずようにＰＩ）Ｔエントリ７１７に相応 するページ・フレーム１１４−１１６から内容、即ち占有しているページ１３２ をディスクＩ　ＯＩ　Ｈこ書き出し、ディスク１０１上で該ページ１３２の以前 の状態と置き換える。次にＣＰＵ１０２はスワップアウト待行列７２０からＰＤ Ｔエンｌ　ＩＪ　７１７を取り除き、ブロック１０１０中に示すようにＰＤＴエ ントリのＡピノｈ　７２３、Ｍピノｌ−７１５およびＳビット７２４をリセット する。

この時点でＣＰＵ１０２はブロック１０１Ｊに示すように臨界プログラム領域Ａ から抜は出す。ＣＰＵ１０２は入出力装置がスワップを実行している間、ブロッ ク１０１２に示すように、スワップ・ルーチンの更なる実行を待たねばならない 。この期間中、ＣＰＵ１０２はスワップ　ルーチンを離れて他の活動をしても良 い。スワップが完了した後、ＣＰ　Ｕ　１０２はブロック１０１３に示すように スワップ・ルーチンの実行に戻り、その臨界領域Ａに再び入る。ブロック１０１ ４中に示すように、ＣＰＵ１０２はＰＤＴエントリ７１７を自由リスト上に配置 する。次にプログラムの実行はブロック１００２に戻る。

スワップ・ルーチンはスワップアウト待行列７２０がブロック１００２において 最小の長さより短くなることが見出される（このときスワップ・ルーチンはブロ ック１００４において励起される）までＣＰＵ１０２によって繰返し実行される 。

もちろん前述の図示の実施例に対し種々の変更および修正を加え得ることは当業 者にとっては明らかである。これらの変更および修正は本発明の精神および範囲 を逸脱することなく、その不随する利点を損うことな（実現することが出来る。

従ってそのような変更および修正は別記の請求の範囲によってカッ＼−されてい る。

ＦＩＧ、　２ ＦＩＧ、３Ａ ＦＩＧ、　４Ｂ ＦＩＧ、　５ ＦＩＧ、６ ＦＩＧ、　７ ＦＩＧ、　８Ａ Ｆ／θ８Ｂ Ｆ／θ９

Claims (1)

1. 【特許請求の範囲】 １、　ページ代仮想記憶アドレッシングを使用し、情報の選択されたページを記 憶する複数個のページ・フレームを有するアドレス指定可能な主記憶と、選択さ れた仮想記憶アドレスに相応する主記憶アドレスを記憶する複数個のクリア可能 なアドレス変換記憶装置を含む処理システム用のページング装置において、該装 置は：少くとも１つのページ・フレームの第１のグループを放棄する手段を含み 、該手段はアドレス変換記憶装置がページ・フレームの該第１のグループの主記 憶アドレスを記憶することを妨げる手段を含み、 更に該放棄を行う手段およびアドレス変換記憶装置に応動して前記第１のグルー プが放棄されて以後前記複数個のアドレス変換記憶装置がクリアされたか否かを 指示する手段と、該指示する手段に応動して前記複数個のアドレス変換記憶装置 がクリアされた後ページ・フレーＪを第１のグループから第２のグループに転送 する手段と、 ページ・フレームを第２のグループから取り゛除く手段と、咳取り除く手段と共 同動作してページを取り除かれたページ・フレーム中に記憶する手段とから成る ことを特徴とするページング装置。 ２、　請求の範囲第１項記載の装置において、前記システムは更に、仮想ページ に相応するページ・フレームを同定する少くとも１つのエントリを有するページ ・テーブル手段と、各々がページ・テーブル手段のエントリと関連している少く とも１つの有効状態指示手段を含み、 前記アドレス変換記憶装置が記憶することを妨げる手段は第１のグループのペー ジ・フレームを示すページ・テーブル手段のエントリの有効状態指示手段を無効 状態とする手段を含むことを特徴とする装置。 ３、　ページ式仮想記憶アドレッシングを使用し、情報の選択されたページを記 憶する複数個のページ・フレームを有するアドレス指定可能な主記憶と、選択さ れた仮想記憶アドレスに相応する主記憶アドレスを記憶する複数個のクリア可能 なアドレス変換記憶装置を含む処理システムにおけるページングの方法であって 、該方法は アドレス変換記憶装置がページ・フレームの第１のグループの主記憶アドレスを 記憶することを妨げることにより少くとも１つのページ・フレームの第１のグル ープを放棄し、第１のグループが放棄されて以後複数個のアドレス変換記憶装置 がクリアされたか否かを指示し、 複数個のアドレス変換記憶装置がクリアされたことが示された後ページ・フレー ムの第１のグル−フ”から第２のグｌレープＣニページ・フレームを転送し、 第２のグループから１つのページ・フレームを取り除き、取す除かれたページ・ フレーム中に１つのページを記憶させる階程より成ることを特徴とする方法。 ４、　請求の範囲第３項記載の方法において、前記システムは更に仮想ページに 相応するページを同定する少くとも１つのエントリを有するページ・テーブル手 段と、各々ページ・テーブル手段のエントリと関連した少なくとも１つの有効状 態指示手段を含み、前記アドレス変換記憶装置が記憶することを妨げることによ り放棄を行う階程は： ページ・フレームの第１のグループを同定するページ・テーブル手段のエントリ の有効状態指示手段を無効状態とする階程より５０ 成ることを特徴とする方法。 ５、請求の範囲第３項記載の方法において、前記転送を行う階程の前にクリアさ れていないと示されたアトルス変換記憶装置をクリアする階程があることを特徴 とする方法。