JPS59121850A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59121850A JPS59121850A JP23404782A JP23404782A JPS59121850A JP S59121850 A JPS59121850 A JP S59121850A JP 23404782 A JP23404782 A JP 23404782A JP 23404782 A JP23404782 A JP 23404782A JP S59121850 A JPS59121850 A JP S59121850A
- Authority
- JP
- Japan
- Prior art keywords
- oxidation
- layer
- film
- resistant material
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法に係り、特に絶縁物に
よる素子分離技術に適用して好適な製法を得るものであ
る。
よる素子分離技術に適用して好適な製法を得るものであ
る。
従来の素子分離は、第1図ないし第7図に示す製法が一
般に実用されている。すなわち、P型の単結晶シリコン
基板I上に熱酸化処理を用いて熱酸化膜2を厚さ100
0X成長させたのち、この熱酸化膜2上に多結晶シリコ
ン層3を厚さ4000j堆積する。次に、この多結晶シ
リコン層3上に窒化シリコン膜4を気相成長法を用いて
厚さ2000X堆積して、第1図のように形成する。次
に、第2図に示すように、窒化シリコンIl!I!4の
うち素子領域に対応する領域を耐酸化性−7スフ(!:
1.、て窒化シリコンパターン5を写真蝕刻法で形成
する。次に、この窒化シリコンパターン5をマスクとし
て、第3図に示すように、フィールド反転防止用として
、不純物例えばB+11を加速電圧180KeV で半
導体基板1の内表面に濃度3 X 1.013/ i
でイオン注入した領域6.7を形成する。次いで、前
記パターン5をマスクとして、露出している前記多結晶
シリコン層3を熱酸化して、第4図のように厚い酸化膜
8にする。
般に実用されている。すなわち、P型の単結晶シリコン
基板I上に熱酸化処理を用いて熱酸化膜2を厚さ100
0X成長させたのち、この熱酸化膜2上に多結晶シリコ
ン層3を厚さ4000j堆積する。次に、この多結晶シ
リコン層3上に窒化シリコン膜4を気相成長法を用いて
厚さ2000X堆積して、第1図のように形成する。次
に、第2図に示すように、窒化シリコンIl!I!4の
うち素子領域に対応する領域を耐酸化性−7スフ(!:
1.、て窒化シリコンパターン5を写真蝕刻法で形成
する。次に、この窒化シリコンパターン5をマスクとし
て、第3図に示すように、フィールド反転防止用として
、不純物例えばB+11を加速電圧180KeV で半
導体基板1の内表面に濃度3 X 1.013/ i
でイオン注入した領域6.7を形成する。次いで、前
記パターン5をマスクとして、露出している前記多結晶
シリコン層3を熱酸化して、第4図のように厚い酸化膜
8にする。
次に、残存1−でいる多結晶シリコン層3波び窒化シリ
コンパターン5を反応性スパッタエツチングにより第5
図に示す如く除去する。この時、熱酸化により形成した
厚い酸化膜8のくぼみの部分にくい込んだ部分の多結晶
シリコン層3はエツチングできず残存する。
コンパターン5を反応性スパッタエツチングにより第5
図に示す如く除去する。この時、熱酸化により形成した
厚い酸化膜8のくぼみの部分にくい込んだ部分の多結晶
シリコン層3はエツチングできず残存する。
この残存した多結晶シリコンtQ 、9を再び熱酸化し
て、第6図のようにして酸化膜9を形成する。しかるの
ち、この酸化膜9を劣7図に示すように、基板1の表面
が露出するように4000X程度、例えばフッ化アンモ
ニウム水溶液等を用いてエツチングして素子分離を行っ
ていた。
て、第6図のようにして酸化膜9を形成する。しかるの
ち、この酸化膜9を劣7図に示すように、基板1の表面
が露出するように4000X程度、例えばフッ化アンモ
ニウム水溶液等を用いてエツチングして素子分離を行っ
ていた。
■ フィールド反転防止用として不純物をイオン注入す
る際に、熱酸化Ill 、? (1000i )と多結
晶シリコン@、? (4000X )を通してイオン注
入するためには、高い加速電圧が必要となり、現在のイ
オン注入装置ではフィールド反転防雨効果を得ることが
困難である。即ち、加速電圧180KeVでイオン注入
していたが、安定したフィールド反転電圧を得るために
は加速電圧250KeV以上必要であり、現在のイオン
注入装置では困難であった。
る際に、熱酸化Ill 、? (1000i )と多結
晶シリコン@、? (4000X )を通してイオン注
入するためには、高い加速電圧が必要となり、現在のイ
オン注入装置ではフィールド反転防雨効果を得ることが
困難である。即ち、加速電圧180KeVでイオン注入
していたが、安定したフィールド反転電圧を得るために
は加速電圧250KeV以上必要であり、現在のイオン
注入装置では困難であった。
■ さらに、従来の製法では、第5図の工程のように酸
化膜8のくぼみ部に多結晶シリコン層3が残存するため
、これを除去するために酸化17、さらに酸化膜8をシ
リコン基板Iの表面が露出するまでエツチングするため
、フィールド部分の酸化膜が薄くなる。例えばフィール
ド酸化工程(第4図)時、酸化膜8の厚さが8oo。
化膜8のくぼみ部に多結晶シリコン層3が残存するため
、これを除去するために酸化17、さらに酸化膜8をシ
リコン基板Iの表面が露出するまでエツチングするため
、フィールド部分の酸化膜が薄くなる。例えばフィール
ド酸化工程(第4図)時、酸化膜8の厚さが8oo。
Xあったものが第7図の工程でのフィールド酸化膜8の
厚さは4000スぐらいになってしまい、フィールドの
閾値電圧(vt h )が下がり、素子の性能が悪くな
るなどの欠点があった。
厚さは4000スぐらいになってしまい、フィールドの
閾値電圧(vt h )が下がり、素子の性能が悪くな
るなどの欠点があった。
■ また、多結晶シリコン膜3を薄くしてもバードビー
クが発生するため、素子として利用できる基板面積が減
少し、微細化、高集積化の面から望ましくない欠点があ
った。
クが発生するため、素子として利用できる基板面積が減
少し、微細化、高集積化の面から望ましくない欠点があ
った。
こ゛の発明は上記欠点を改善したもので、製造工程にバ
ードビークが発生しないようにした製造方法を提供する
ものである。
ードビークが発生しないようにした製造方法を提供する
ものである。
即ち、半導体基板上に形成した比較的酸化速度の速い層
について選択的に厚い酸化膜にするための熱酸化処理す
るに対1〜、前記厚い酸化膜形成予定領域を第1の耐酸
化性物質層をマスクとして所望の深さまでエツチングし
、このマスク下の酸化速度の速い層の側壁に第2の耐酸
化性物質層を形成t7、第1及び第2の耐酸化性物質層
をマスクとして熱酸化処理を行うことにより、バードビ
ークの発生を防雨した半導体装置の製造方法を得るもの
である。すなわち、酸化速度の速い層の側壁のみに耐酸
化性物質膜を設けて、酸化処理を行うことが特徴である
。
について選択的に厚い酸化膜にするための熱酸化処理す
るに対1〜、前記厚い酸化膜形成予定領域を第1の耐酸
化性物質層をマスクとして所望の深さまでエツチングし
、このマスク下の酸化速度の速い層の側壁に第2の耐酸
化性物質層を形成t7、第1及び第2の耐酸化性物質層
をマスクとして熱酸化処理を行うことにより、バードビ
ークの発生を防雨した半導体装置の製造方法を得るもの
である。すなわち、酸化速度の速い層の側壁のみに耐酸
化性物質膜を設けて、酸化処理を行うことが特徴である
。
次に、この発明製造方法の実施例を第8図々いし第14
図を参照して具体的に説明する。−導電型半導体基板例
えばP型の単結晶シリコン基板2I上に、比較的酸化速
度の速い層例えば1000°Cのドライ酸素ガス(0□
)酸化法で厚さ1nooiの熱酸化膜22を成長させた
後、この熱酸化膜22上に多結晶シリコン層23を気相
成長法(低温CVD) で厚さ4ooo1堆積する。
図を参照して具体的に説明する。−導電型半導体基板例
えばP型の単結晶シリコン基板2I上に、比較的酸化速
度の速い層例えば1000°Cのドライ酸素ガス(0□
)酸化法で厚さ1nooiの熱酸化膜22を成長させた
後、この熱酸化膜22上に多結晶シリコン層23を気相
成長法(低温CVD) で厚さ4ooo1堆積する。
次に、第1の耐酸性物質膜を形成する。例えば前記多結
晶シリコン層23上に窒化シリコン膜24を気相成長法
(低温CVD ) で厚さ2000X堆積して第8図
のように形成する。次いで、この窒化シリコン膜24上
にレジスト膜を形成して素子領域2なる部分のパターン
25を第9図のように写真蝕刻法で形成する。さらに、
このパターン25をマスクとして前記窒化シリコン膜2
4を反応性イオンエツチング(RIE)にン x程度)エツチングする。このエツチング深さは次工程
のイオン注入のためであり、適宜選択できる。次いで、
フィールド反転防止用として不純物例えばポロン(B+
I+) を加速電圧1分OK e Vで、ドーズ量I
X 1013/ crlのイオン注入をシリコン基板
2I内表面に行い、第1a図に示すようにイオン注入領
域26を形成する。このとき、多結晶シリコン層23が
ある程度の深さまでエツチングされているので、反転防
1F効果を得るのに充分なイオン注入が可能である。
晶シリコン層23上に窒化シリコン膜24を気相成長法
(低温CVD ) で厚さ2000X堆積して第8図
のように形成する。次いで、この窒化シリコン膜24上
にレジスト膜を形成して素子領域2なる部分のパターン
25を第9図のように写真蝕刻法で形成する。さらに、
このパターン25をマスクとして前記窒化シリコン膜2
4を反応性イオンエツチング(RIE)にン x程度)エツチングする。このエツチング深さは次工程
のイオン注入のためであり、適宜選択できる。次いで、
フィールド反転防止用として不純物例えばポロン(B+
I+) を加速電圧1分OK e Vで、ドーズ量I
X 1013/ crlのイオン注入をシリコン基板
2I内表面に行い、第1a図に示すようにイオン注入領
域26を形成する。このとき、多結晶シリコン層23が
ある程度の深さまでエツチングされているので、反転防
1F効果を得るのに充分なイオン注入が可能である。
次に、表面に第2の耐酸化性物質膜を形成する。
例えば窒化シリコン膜27を気相成長法(低温CVD
) で100OX堆積して第11図の如く形成する。
) で100OX堆積して第11図の如く形成する。
次に、この形成した窒化シリコン膜27を例えばRIB
法で全面エツチングする。
法で全面エツチングする。
このエラキング工程により、窒化シリコン膜27は窒化
シリコン膜24および多結晶シリコン層23の側壁のみ
に第12図のように残存する。次に、このようにして形
成された窒化シリコン膜24.27をマスクとL7て、
露出1.た前記多結晶シリコン層23を酸化処理する。
シリコン膜24および多結晶シリコン層23の側壁のみ
に第12図のように残存する。次に、このようにして形
成された窒化シリコン膜24.27をマスクとL7て、
露出1.た前記多結晶シリコン層23を酸化処理する。
例えば1000℃のドライ酸素ガス(02)酸化法を用
いて、熱酸化膜28を′第13図に示すように形成する
。この酸化工程ではバードビークは発生しない。次に、
前記窒化シリコン膜zB;prをエツチングにより除去
し、さらに多結晶シリコン層23もRIB 法でエツチ
ング除去した後、熱酸化膜28をシリコン基板2Iの表
面が露出するまでエツチング例えば100OXエツチン
グして、第14図に示すようなフィールド酸化膜が形成
される。
いて、熱酸化膜28を′第13図に示すように形成する
。この酸化工程ではバードビークは発生しない。次に、
前記窒化シリコン膜zB;prをエツチングにより除去
し、さらに多結晶シリコン層23もRIB 法でエツチ
ング除去した後、熱酸化膜28をシリコン基板2Iの表
面が露出するまでエツチング例えば100OXエツチン
グして、第14図に示すようなフィールド酸化膜が形成
される。
以上説明1.たように、逆捩的に厚い熱酸化膜を形成す
る時のマスクとして耐酸化性物質膜で側壁まで被覆して
形成することにより、バードビークの発生し々い半導体
装置の製造方法を得ることができる。
る時のマスクとして耐酸化性物質膜で側壁まで被覆して
形成することにより、バードビークの発生し々い半導体
装置の製造方法を得ることができる。
このように、この発明によれば次のような効果を得るこ
とかでざる。
とかでざる。
■ 耐酸化性物質11@で表面および側壁も被覆1−で
熱酸化膜を形成するので従来のようなバードビークが製
造工程に発生しない。
熱酸化膜を形成するので従来のようなバードビークが製
造工程に発生しない。
■ バードビークが発生しないので、従来の残存する多
結晶シリコンの酸化工程が不要となり、微細化、高集積
化に寄与する効果がある。
結晶シリコンの酸化工程が不要となり、微細化、高集積
化に寄与する効果がある。
■ さらに反転防雨領域を形成したい場合、多結晶シリ
コン層の厚い熱酸化膜形成領域を所望の深さまでエツチ
ングしたのちイオン注入工程を実姉できるので、現在の
イオン注入装置で充分反転防1ヒ用領域を形成できる。
コン層の厚い熱酸化膜形成領域を所望の深さまでエツチ
ングしたのちイオン注入工程を実姉できるので、現在の
イオン注入装置で充分反転防1ヒ用領域を形成できる。
441図ないし第7図は従来の半導体装16′の製造方
法を工程順に説明するための断面図、第8図ないし第1
4図は不発明製造方法の実姉例を製造工程順に説明する
ための断面図である。 2I・・・P型シリコン法板、22・・熱酸化膜、23
・・・多結晶シリコンIQ;、2(・・・窒化シリコン
層、25・・・パターン、26・・フィールド反転防止
イオン注入工程、27・・・蓋化シリコン膜、28・・
・熱酸化膜。 出願入代tq)人 弁J!e士 鈴 江 武 彦昭和
年 月 日 特許庁長官 若 杉 和 失敗 1、事件の表示 特願昭57−234047号 2、発明の名称 半導体装置の製造方法 3、補正をする者 事件との関係 % 許田N 人 (307)束兜芝γIH電気株式会社 4、代理人 6、補正の対象
法を工程順に説明するための断面図、第8図ないし第1
4図は不発明製造方法の実姉例を製造工程順に説明する
ための断面図である。 2I・・・P型シリコン法板、22・・熱酸化膜、23
・・・多結晶シリコンIQ;、2(・・・窒化シリコン
層、25・・・パターン、26・・フィールド反転防止
イオン注入工程、27・・・蓋化シリコン膜、28・・
・熱酸化膜。 出願入代tq)人 弁J!e士 鈴 江 武 彦昭和
年 月 日 特許庁長官 若 杉 和 失敗 1、事件の表示 特願昭57−234047号 2、発明の名称 半導体装置の製造方法 3、補正をする者 事件との関係 % 許田N 人 (307)束兜芝γIH電気株式会社 4、代理人 6、補正の対象
Claims (1)
- 【特許請求の範囲】 (1)半導体基板上に形成した比較的酸化速度の速い層
について選択的に厚い酸化膜にするための熱酸化処理す
るに際1−1前記厚い酸化膜形成予定領域を第1の耐酸
化性物質層をマスクとして所望の深さまでエツチングす
る工程と、前記マスク下の前記酸化速度の速い層の側壁
に第2の耐酸化性物質層を形成する工程と、前記第1及
び第2の耐酸化性物質層をマスクとして熱酸化する工程
とを具備してなることを特徴とする半導体装置の製造方
法。 (2)酸化速度の速い層として多結晶シリコン層を用い
、耐酸化性物質層として窒化シリコン層を用いることを
特徴とする特許請求の範囲第1項記載の半導体装置の製
造方法。 +3)第1の耐酸化性物質層をマスクとしてエツチング
したことにより露出したマスク下の酸化速度の速い層側
壁への第2の耐酸化性物質層の形成は、第1の耐酸化性
物質層をマスクと1−て酸化速度の速い層をエツチング
した後、表面に第2の耐酸化性物質層を形成[7、この
第2の耐酸化性物質層をエツチングすることにより形成
したものである特許請求の範囲第1項記載の半導体装置
の製造方法。 (4) フィールド反転防1トのためのイオン注入は
、第1の耐酸化性物質層をマスクとして酸化速度の速い
層をエツチングした後に、前記マスクを用いて半導体基
板内表面にイオン注入することを特徴とする特許請求の
範囲第1項記載の半導体装置の製造方法。 (5)第1及び第2の耐酸化性物質層と酸化速度の速い
層は低温で気相成長したものである特許請求の範囲第1
項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23404782A JPS59121850A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23404782A JPS59121850A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59121850A true JPS59121850A (ja) | 1984-07-14 |
Family
ID=16964733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23404782A Pending JPS59121850A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59121850A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6257230A (ja) * | 1985-09-06 | 1987-03-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS63204746A (ja) * | 1987-02-20 | 1988-08-24 | Nec Corp | 半導体装置の製造方法 |
JPS63217639A (ja) * | 1987-03-06 | 1988-09-09 | Seiko Instr & Electronics Ltd | 半導体装置の素子分離形成方法 |
JPH01137645A (ja) * | 1987-10-30 | 1989-05-30 | Internatl Business Mach Corp <Ibm> | 半導体装置の製造方法 |
-
1982
- 1982-12-27 JP JP23404782A patent/JPS59121850A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6257230A (ja) * | 1985-09-06 | 1987-03-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS63204746A (ja) * | 1987-02-20 | 1988-08-24 | Nec Corp | 半導体装置の製造方法 |
JPS63217639A (ja) * | 1987-03-06 | 1988-09-09 | Seiko Instr & Electronics Ltd | 半導体装置の素子分離形成方法 |
JPH01137645A (ja) * | 1987-10-30 | 1989-05-30 | Internatl Business Mach Corp <Ibm> | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08330297A (ja) | 半導体装置の素子分離膜及びその形成方法 | |
JPS58202545A (ja) | 半導体装置の製造方法 | |
JPH06163532A (ja) | 半導体素子分離方法 | |
JPS59121850A (ja) | 半導体装置の製造方法 | |
JPH0312785B2 (ja) | ||
JPS59165434A (ja) | 半導体装置の製造方法 | |
JPS59161837A (ja) | 半導体装置の製造方法 | |
JPS58200554A (ja) | 半導体装置の製造方法 | |
JPS59224141A (ja) | 半導体装置の製造方法 | |
JPS63280438A (ja) | 素子分離領域形成方法 | |
JPS6123363A (ja) | 半導体装置およびその製造方法 | |
JPS60200572A (ja) | 半導体装置の製造方法 | |
KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
JPS58190040A (ja) | 半導体装置の製造方法 | |
JPS63177561A (ja) | 半導体装置の製造方法 | |
JP3532494B2 (ja) | 半導体装置の製造方法 | |
JPS62156839A (ja) | 半導体装置の製造方法 | |
JPH09246265A (ja) | 半導体装置の素子分離膜及びその製造方法 | |
JPS6376376A (ja) | Mos半導体装置の製造方法 | |
JPH01122167A (ja) | 半導体装置の製造方法 | |
JPS62131538A (ja) | 半導体装置の製造方法 | |
JPS59132624A (ja) | 半導体装置の製造方法 | |
JPS628023B2 (ja) | ||
JPS6281040A (ja) | 素子分離領域の形成方法 | |
JPS62263658A (ja) | 半導体装置およびその製造方法 |