JPS5875860A - 冷媒封入型半導体装置 - Google Patents
冷媒封入型半導体装置Info
- Publication number
- JPS5875860A JPS5875860A JP56173959A JP17395981A JPS5875860A JP S5875860 A JPS5875860 A JP S5875860A JP 56173959 A JP56173959 A JP 56173959A JP 17395981 A JP17395981 A JP 17395981A JP S5875860 A JPS5875860 A JP S5875860A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- liquid
- semiconductor device
- semiconductor
- cooled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/427—Cooling by change of state, e.g. use of heat pipes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は液冷型半導体装置の冷却効率を向上すするため
の改良に関するヶ 近時計算機システムの大規模化、高速化に伴って、半導
体集積回路素子（ＩＣ）を高集積化すること、及び半導
体ＩＣを高密度に実装することが重畳な課題となってい
る０ 通常の半導体ＩＣは、動作時に素子内で発生した熱の大
部分がパツケー゛ジを経て、空冷によｐ素子外に放熱さ
れる構造を有している０従りてこＯような通常素子に於
ては、該素子が高密度に実装され、これら実装素子の発
熱によりてその環境温度が大幅に上昇した際１１、素子
の冷却が充分になされず、素子温度が上昇してその機能
が損なわれるという問題がある。そしてこの問題を除去
するべぐ提供されたのが液冷臘の半導体装置である〇液
冷型半導体装置の代表的構造としては、セラ電ツク等の
配線基板上に多数の半導体ＩＣチップが集積搭載される
論理素子等に於て多く用いられる構造、成るいは金属基
板上に一個の大塵半導体チップが搭載される大電力素子
等に多く用いられる構造がある〇 篇１図は前者の論理素子等に多く用いられる構造を有す
る液冷部半導装置の断面を模式的に表わしたもので、図
に於て１はセラミック配線基板、２は接続端子、３社チ
ップ・ステージ、４は半導体（ＩＣ）チップ、５は配線
パッド、６は内部配鰺、７社；ネクタ線、８紘金属キヤ
ツプ、９は冷１２はフルオ胃カーボン（Ｉｃ＠ｆ歇）寺
化５Ｐ聞Ｖ（牛活性な冷媒、１３はパツキン、１４はか
しめ手段を示す。
の改良に関するヶ 近時計算機システムの大規模化、高速化に伴って、半導
体集積回路素子（ＩＣ）を高集積化すること、及び半導
体ＩＣを高密度に実装することが重畳な課題となってい
る０ 通常の半導体ＩＣは、動作時に素子内で発生した熱の大
部分がパツケー゛ジを経て、空冷によｐ素子外に放熱さ
れる構造を有している０従りてこＯような通常素子に於
ては、該素子が高密度に実装され、これら実装素子の発
熱によりてその環境温度が大幅に上昇した際１１、素子
の冷却が充分になされず、素子温度が上昇してその機能
が損なわれるという問題がある。そしてこの問題を除去
するべぐ提供されたのが液冷臘の半導体装置である〇液
冷型半導体装置の代表的構造としては、セラ電ツク等の
配線基板上に多数の半導体ＩＣチップが集積搭載される
論理素子等に於て多く用いられる構造、成るいは金属基
板上に一個の大塵半導体チップが搭載される大電力素子
等に多く用いられる構造がある〇 篇１図は前者の論理素子等に多く用いられる構造を有す
る液冷部半導装置の断面を模式的に表わしたもので、図
に於て１はセラミック配線基板、２は接続端子、３社チ
ップ・ステージ、４は半導体（ＩＣ）チップ、５は配線
パッド、６は内部配鰺、７社；ネクタ線、８紘金属キヤ
ツプ、９は冷１２はフルオ胃カーボン（Ｉｃ＠ｆ歇）寺
化５Ｐ聞Ｖ（牛活性な冷媒、１３はパツキン、１４はか
しめ手段を示す。
又第２図は後者の大電力素子岬に多く用いられる構造を
有する液冷型半導体装置の断面を模式的に表わしたもの
で、図に於て１′はステム・ヘッダ（金属基板）、２は
接続端子、３はチップ・ステージ、４は半導体チップ、
５Ｆｉ配線パツド、７はコネクタ巌、８は金属中ヤップ
、９は冷媒導入管、ｌＯは放熱フィン、１１は冷却フィ
ン、１２は冷媒、１５は金シリコン等のろう材、１６は
溶接部、１７はハメチック・シール部を示している。
有する液冷型半導体装置の断面を模式的に表わしたもの
で、図に於て１′はステム・ヘッダ（金属基板）、２は
接続端子、３はチップ・ステージ、４は半導体チップ、
５Ｆｉ配線パツド、７はコネクタ巌、８は金属中ヤップ
、９は冷媒導入管、ｌＯは放熱フィン、１１は冷却フィ
ン、１２は冷媒、１５は金シリコン等のろう材、１６は
溶接部、１７はハメチック・シール部を示している。
そして第１図の構造に於ては半導体（ＩＣ）チップ４は
、熱抵抗の高いセラミック配線基板１上に搭載されてい
るので、動作中半導体（ＩＣ）チップ４内で生じた熱は
、その大部分が半導体（ＩＣ）チップ４０表面から冷媒
１２、金属キャップ８を介して放熱冷却される０即ち冷
媒１２は内部の発熱によシ昇温し九半導体（Ｉ Ｃ）チ
ップ４表面から熱を奪って気化し、気泡１８となりて冷
媒１２内を通過し、骸蒸気が金属キャップ８の冷却フィ
ン１１に達し、熱交換されて液化するという熱サイクル
によシ冷却がなされる０ 又２図に示す金属基板即ちステム・ヘッダ１′上に直に
半導体チップ４が搭載される構造の半導体装置に於ては
、半導体チップ４で開先じた熱は直ちにステム・ヘッダ
１′に放熱される０然しながら誼構造の半導体装置は通
常絶縁体上に装着されるので、ステム・ヘッダの放熱を
良くするために該図に示すよう′／に液冷製の半導体装
置が提供される。
、熱抵抗の高いセラミック配線基板１上に搭載されてい
るので、動作中半導体（ＩＣ）チップ４内で生じた熱は
、その大部分が半導体（ＩＣ）チップ４０表面から冷媒
１２、金属キャップ８を介して放熱冷却される０即ち冷
媒１２は内部の発熱によシ昇温し九半導体（Ｉ Ｃ）チ
ップ４表面から熱を奪って気化し、気泡１８となりて冷
媒１２内を通過し、骸蒸気が金属キャップ８の冷却フィ
ン１１に達し、熱交換されて液化するという熱サイクル
によシ冷却がなされる０ 又２図に示す金属基板即ちステム・ヘッダ１′上に直に
半導体チップ４が搭載される構造の半導体装置に於ては
、半導体チップ４で開先じた熱は直ちにステム・ヘッダ
１′に放熱される０然しながら誼構造の半導体装置は通
常絶縁体上に装着されるので、ステム・ヘッダの放熱を
良くするために該図に示すよう′／に液冷製の半導体装
置が提供される。
そして該装置に於ては伝導によ多金属キャップ８に伝っ
た熱が放熱フィン１０を経て放熱されるｊｌｌ（７）冷
却バスと、ステム・ヘッダ１５表面に触れて気化した冷
媒の蒸気が気泡１８となって冷媒１２中をぬけ冷却フィ
ン１１に達して熱交換し、キャップ８の放熱フィン１０
を介して放熱する第２の冷却パスが形成される。
た熱が放熱フィン１０を経て放熱されるｊｌｌ（７）冷
却バスと、ステム・ヘッダ１５表面に触れて気化した冷
媒の蒸気が気泡１８となって冷媒１２中をぬけ冷却フィ
ン１１に達して熱交換し、キャップ８の放熱フィン１０
を介して放熱する第２の冷却パスが形成される。
然しなか、ら従来第１図の構造を有する液冷型半導体装
置に於ては、半導体チップの表面を榎う保護絶縁膜が比
較的平坦く形成されているために、図に示すようにチッ
プ４の角等の限られた場所を核として冷媒が沸騰する０
従って該チップの放熱は気泡１８の発生する小領域から
のみなされるために放熱効果が不充分であった０ 又第２図の構造を有する装置に於ても、従来ステム・ヘ
ッダ上面は平坦に形成されていたために、上記同様冷媒
の沸騰領域（気泡１８の発生領域）が限られ、放熱効果
が充分ではなかつた０本発明は上記問題点を除去するた
めに、半導体チップの上面全域成るいはステム・ヘッダ
の上面全域上で冷媒の沸騰が行われるような構造を具備
せしめ九液冷型半導体装置を提供する０即ち本発明は液
冷型半導体装置に於て、半導体チップを覆う保禮絶縁膜
成るいは半導体チップが搭載された金属基板の上面を粗
面状に形成し、該半導体チップ成るいは金属基板の上面
全域上に冷媒沸騰の核を形成したことを特徴とする。
置に於ては、半導体チップの表面を榎う保護絶縁膜が比
較的平坦く形成されているために、図に示すようにチッ
プ４の角等の限られた場所を核として冷媒が沸騰する０
従って該チップの放熱は気泡１８の発生する小領域から
のみなされるために放熱効果が不充分であった０ 又第２図の構造を有する装置に於ても、従来ステム・ヘ
ッダ上面は平坦に形成されていたために、上記同様冷媒
の沸騰領域（気泡１８の発生領域）が限られ、放熱効果
が充分ではなかつた０本発明は上記問題点を除去するた
めに、半導体チップの上面全域成るいはステム・ヘッダ
の上面全域上で冷媒の沸騰が行われるような構造を具備
せしめ九液冷型半導体装置を提供する０即ち本発明は液
冷型半導体装置に於て、半導体チップを覆う保禮絶縁膜
成るいは半導体チップが搭載された金属基板の上面を粗
面状に形成し、該半導体チップ成るいは金属基板の上面
全域上に冷媒沸騰の核を形成したことを特徴とする。
以下本発明を実施例について図を用い詳細に説明する。
第３図は本発明の籐１項に骸幽する一実施例に於ける上
面図（ａ）及びそのｈ−ｘ矢視断面１伽）で、第４図は
本発明の第２項に該当する一実施例に於ける上面図（ａ
）及びそのｈ−＆矢視断面図６）であるＯ 熱抵抗の高いセラミック配線基板等に複数個の半導体（
ＩＣ）チップが搭載される前記第１図に該当する液冷型
半導体装置には、半導体（ＩＣ）チップの表面を粗面状
に形成する本発明の第１項が適用される。即ち本発明の
第１項に該当する半導体チップは、例えば第３図（ａ）
及び（ｂ）に示すように半導体（Ｉ Ｃ）チップ２工の
上面に、該チップの機能領域上を覆い１００〜１５０〔
μｍ〕程度の厚さを有する保護絶縁膜例えばシん珪酸ガ
ラ、ｑＰｓＧ）膜２２が被着形成され、該ＰＢＱ＄２２
の上面に例えば１００（μｍ）程度のピッチで幅２０〜
５０〔μｍ玉深さ２０〜５０〔μｍ〕程度の溝２３が、
例えば直角に交差して設けられてなっている。
面図（ａ）及びそのｈ−ｘ矢視断面１伽）で、第４図は
本発明の第２項に該当する一実施例に於ける上面図（ａ
）及びそのｈ−＆矢視断面図６）であるＯ 熱抵抗の高いセラミック配線基板等に複数個の半導体（
ＩＣ）チップが搭載される前記第１図に該当する液冷型
半導体装置には、半導体（ＩＣ）チップの表面を粗面状
に形成する本発明の第１項が適用される。即ち本発明の
第１項に該当する半導体チップは、例えば第３図（ａ）
及び（ｂ）に示すように半導体（Ｉ Ｃ）チップ２工の
上面に、該チップの機能領域上を覆い１００〜１５０〔
μｍ〕程度の厚さを有する保護絶縁膜例えばシん珪酸ガ
ラ、ｑＰｓＧ）膜２２が被着形成され、該ＰＢＱ＄２２
の上面に例えば１００（μｍ）程度のピッチで幅２０〜
５０〔μｍ玉深さ２０〜５０〔μｍ〕程度の溝２３が、
例えば直角に交差して設けられてなっている。
なお図中２４は配線パターンを示している。そして上記
＃Ｉ２３はウェット−エツチング法成るいｔｉｌＪアク
ティブ−イオン・エツチング法勢通常のエツチング法に
よシ形成されるが、溝２３の縁部がなるべく鋭利である
ことが好ましいので、その為にはりアクティブ・イオン
・エツチング法が適している。なお粗面の形状として紘
上記実施例に示した溝に限らず、２０〜５０〔μｍ−〕
８１度の直径を有し深さ２０〜５０（μｍ）８度の穴を
、上記同様のエツチング法を用いてＰ８Ｇ膜上面に例え
ば１００〔μｍ）８度のピッチで分散形成せしめても良
い。又粗面形成の手段としてはＰＢＧ膜上に、溶融した
ＰＳＧの所望の大きさの粒子を吹き付けて固着せしる方
法もある６但し此の方法で形成した粗面の凹凸は不規ｊ
ｌｌＫなる。
＃Ｉ２３はウェット−エツチング法成るいｔｉｌＪアク
ティブ−イオン・エツチング法勢通常のエツチング法に
よシ形成されるが、溝２３の縁部がなるべく鋭利である
ことが好ましいので、その為にはりアクティブ・イオン
・エツチング法が適している。なお粗面の形状として紘
上記実施例に示した溝に限らず、２０〜５０〔μｍ−〕
８１度の直径を有し深さ２０〜５０（μｍ）８度の穴を
、上記同様のエツチング法を用いてＰ８Ｇ膜上面に例え
ば１００〔μｍ）８度のピッチで分散形成せしめても良
い。又粗面形成の手段としてはＰＢＧ膜上に、溶融した
ＰＳＧの所望の大きさの粒子を吹き付けて固着せしる方
法もある６但し此の方法で形成した粗面の凹凸は不規ｊ
ｌｌＫなる。
更に又保護絶縁膜がＰａＧ属以外の無機絶縁膜や、ポリ
イミド等の有機絶縁膜の場合にも本発明は適用できる。
イミド等の有機絶縁膜の場合にも本発明は適用できる。
上記の場合と異な）金属基板即ちステム・ヘッダ上に直
かに半導体チップが搭載される前記第２図に示した構造
の液冷用半導体装置に於て社、本発明の第２項が適用さ
れステム・ヘッダ（金属基板）の上面が粗面状に形成さ
れる。第３図（ａ）及び伽）はその一実施例を示したも
ので、図に於て２５は銅（Ｃｕ）等からなるステム・ヘ
ッダ、２６は幅０．１〜０．１５ ＣＷｌｌ ）、深さ
０．１〜０．１５ （ｍ ）程度の溝、！！７はモリブ
デン（Ｍｅ）４Ｆで形成されたチップ・ステージ、！８
紘ハーメチック・シール部、２９は接続ビン、５（１２
パール等からなるキャップ溶接用リングを表わしている
。そして上記溝２６Ｂｖ−ザ加工成るいは機械加工にょ
如ステム・ヘッダ上に予め例えば０．３〜ｏ、ｓ（ｍ）
程度のピッチで形成される＠なお上記の例ではステム・
ヘッダ面の粗面化を壽によって行９たが、該粗面は穴に
上って形成しても曳い。そしてとの場合、穴径は０．１
〜０．１５ （ｓ＋ｓφ〕１度、その深さは０．１〜０
．１５ Ｃｗｔ ］１度で嵐く、又０．５〔露〕程度の
間隔でチップ・ステージ、ハーメチック・シール部、キ
ャップ溶接用リング部以外のステム・ヘッダ上面全域に
分散配置すれば良い。
かに半導体チップが搭載される前記第２図に示した構造
の液冷用半導体装置に於て社、本発明の第２項が適用さ
れステム・ヘッダ（金属基板）の上面が粗面状に形成さ
れる。第３図（ａ）及び伽）はその一実施例を示したも
ので、図に於て２５は銅（Ｃｕ）等からなるステム・ヘ
ッダ、２６は幅０．１〜０．１５ ＣＷｌｌ ）、深さ
０．１〜０．１５ （ｍ ）程度の溝、！！７はモリブ
デン（Ｍｅ）４Ｆで形成されたチップ・ステージ、！８
紘ハーメチック・シール部、２９は接続ビン、５（１２
パール等からなるキャップ溶接用リングを表わしている
。そして上記溝２６Ｂｖ−ザ加工成るいは機械加工にょ
如ステム・ヘッダ上に予め例えば０．３〜ｏ、ｓ（ｍ）
程度のピッチで形成される＠なお上記の例ではステム・
ヘッダ面の粗面化を壽によって行９たが、該粗面は穴に
上って形成しても曳い。そしてとの場合、穴径は０．１
〜０．１５ （ｓ＋ｓφ〕１度、その深さは０．１〜０
．１５ Ｃｗｔ ］１度で嵐く、又０．５〔露〕程度の
間隔でチップ・ステージ、ハーメチック・シール部、キ
ャップ溶接用リング部以外のステム・ヘッダ上面全域に
分散配置すれば良い。
上記本発明の構造を有する半導体（Ｉ Ｃ）チップ或る
いはステム・ヘッダ（金属基板）を用いて第１固成るい
は第２図と同様な構造に組み立てられた液冷用半導体装
置に於て、昇温した半導体チップ或るいはステム・ヘッ
ダに接している冷媒の沸騰線、半導体チップ或るいはス
テム・ヘッダの上面に設けられている連成るいは穴等の
凹凸部を核にして半導体（ＩＣ）チップ或い紘ステム・
ヘッダの上面全域で行われ、半導体（ＩＣ）チップ上面
金゛域成るいはステム・ヘッダ上面全域から気化熱が奪
われるので、冷却効率性増大し、その熱抵抗を従来の液
冷部半導体装置の圭以下に減少せしめることができる・ 以上説明したように本発明によれば、半導体素子の熱抵
抗を減少せしめることができるので、半導体素子の高密
度集装中大電力化が可能になる。
いはステム・ヘッダ（金属基板）を用いて第１固成るい
は第２図と同様な構造に組み立てられた液冷用半導体装
置に於て、昇温した半導体チップ或るいはステム・ヘッ
ダに接している冷媒の沸騰線、半導体チップ或るいはス
テム・ヘッダの上面に設けられている連成るいは穴等の
凹凸部を核にして半導体（ＩＣ）チップ或い紘ステム・
ヘッダの上面全域で行われ、半導体（ＩＣ）チップ上面
金゛域成るいはステム・ヘッダ上面全域から気化熱が奪
われるので、冷却効率性増大し、その熱抵抗を従来の液
冷部半導体装置の圭以下に減少せしめることができる・ 以上説明したように本発明によれば、半導体素子の熱抵
抗を減少せしめることができるので、半導体素子の高密
度集装中大電力化が可能になる。
【図面の簡単な説明】
第１図及びｊ１２−は従来の液冷型半導体装置の断面模
式図、第３図社本発明の一実施例に於ける上面図（ＪＬ
）及びＡ−に矢揖断面図伽）、第４図は本発明の他の一
実施例に於ける上面図−）及びｈ−Ｎ矢視断向図伽）で
ある。 図に於て、２１線半導体（ＩＣ）チップ、２２はシん珪
酸ガラス膜、２８は溝、２５はステム・ヘッダ、２６紘
溝、２７はチップ・ステージ、２８はハーメチック値シ
ール部、２９は接続ビン、３０はキャップ溶接用リング
を示す。 昂 １（！ｌ 勇２図 晃 つ 図 ９
式図、第３図社本発明の一実施例に於ける上面図（ＪＬ
）及びＡ−に矢揖断面図伽）、第４図は本発明の他の一
実施例に於ける上面図−）及びｈ−Ｎ矢視断向図伽）で
ある。 図に於て、２１線半導体（ＩＣ）チップ、２２はシん珪
酸ガラス膜、２８は溝、２５はステム・ヘッダ、２６紘
溝、２７はチップ・ステージ、２８はハーメチック値シ
ール部、２９は接続ビン、３０はキャップ溶接用リング
を示す。 昂 １（！ｌ 勇２図 晃 つ 図 ９
Claims (1)
- 【特許請求の範囲】 １、半導体チップを覆う保護絶縁膜の上面を粗面状に形
成してなることを特徴とする液冷型半導体装置。 ２、半導体チップが搭載された金属基板の上面を粗面状
に形成してな２！ことを特徴とする液冷型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56173959A JPS5875860A (ja) | 1981-10-30 | 1981-10-30 | 冷媒封入型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56173959A JPS5875860A (ja) | 1981-10-30 | 1981-10-30 | 冷媒封入型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5875860A true JPS5875860A (ja) | 1983-05-07 |
| JPS6219074B2 JPS6219074B2 (ja) | 1987-04-25 |
Family
ID=15970215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56173959A Granted JPS5875860A (ja) | 1981-10-30 | 1981-10-30 | 冷媒封入型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5875860A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114445A (ja) * | 1981-12-28 | 1983-07-07 | Fujitsu Ltd | 液冷モジユ−ル |
| JPS60254641A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 液体封入型パツケ−ジ |
| JPS60254757A (ja) * | 1984-05-31 | 1985-12-16 | Toshiba Corp | 高密度実装回路部品 |
| JP2004297069A (ja) * | 2003-03-27 | 2004-10-21 | Stmicroelectronics Inc | 露出されている集積回路ダイ表面の直接的対流冷却用のシステム及び方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5147576A (ja) * | 1974-10-23 | 1976-04-23 | Hitachi Ltd | Kannaikyuchakushikikatsuseitankyuchakusochi |
-
1981
- 1981-10-30 JP JP56173959A patent/JPS5875860A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5147576A (ja) * | 1974-10-23 | 1976-04-23 | Hitachi Ltd | Kannaikyuchakushikikatsuseitankyuchakusochi |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114445A (ja) * | 1981-12-28 | 1983-07-07 | Fujitsu Ltd | 液冷モジユ−ル |
| JPS60254641A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 液体封入型パツケ−ジ |
| JPS60254757A (ja) * | 1984-05-31 | 1985-12-16 | Toshiba Corp | 高密度実装回路部品 |
| JPH0342512B2 (ja) * | 1984-05-31 | 1991-06-27 | ||
| JPH0348661B2 (ja) * | 1984-05-31 | 1991-07-25 | Tokyo Shibaura Electric Co | |
| JP2004297069A (ja) * | 2003-03-27 | 2004-10-21 | Stmicroelectronics Inc | 露出されている集積回路ダイ表面の直接的対流冷却用のシステム及び方法 |
| JP4657617B2 (ja) * | 2003-03-27 | 2011-03-23 | エスティーマイクロエレクトロニクス，インコーポレイテッド | 露出されている集積回路ダイ表面の直接的対流冷却用のシステム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6219074B2 (ja) | 1987-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095404A (en) | Arrangement for mounting and cooling high density tab IC chips | |
| US7078803B2 (en) | Integrated circuit heat dissipation system | |
| JPH1174431A (ja) | フリップチップ型ヒートシンクを取り付けるための溝を備えた半導体ダイ | |
| JPS5936827B2 (ja) | 集積回路素子の冷却装置 | |
| TWI416675B (zh) | 具有增加熱傳導之積體電路 | |
| US7842553B2 (en) | Cooling micro-channels | |
| JPS5875860A (ja) | 冷媒封入型半導体装置 | |
| US20060252179A1 (en) | Integrated circuit packaging structure and method of making the same | |
| JPH02307251A (ja) | 樹脂封止型半導体装置 | |
| JPH04291750A (ja) | 放熱フィンおよび半導体集積回路装置 | |
| US6573538B2 (en) | Semiconductor device with internal heat dissipation | |
| JPH0342512B2 (ja) | ||
| JP3193142B2 (ja) | 基 板 | |
| US20200258807A1 (en) | Heat Sink Design For Flip Chip Ball Grid Array | |
| JPS6142864B2 (ja) | ||
| JPS61174749A (ja) | 高密度集積回路 | |
| JPH0521665A (ja) | ヒートシンク付半導体パツケージ | |
| JPS6016452A (ja) | 半導体集積回路 | |
| JPS6144450Y2 (ja) | ||
| JP2765242B2 (ja) | 集積回路装置 | |
| JPS63289847A (ja) | Ｌｓｉパッケ−ジの放熱構造 | |
| JPH0719157Y2 (ja) | 浸漬冷却用半導体パッケージ | |
| JPS58220453A (ja) | 半導体装置の冷却方法 | |
| JPH043505Y2 (ja) | ||
| JPH06181395A (ja) | 放熱形プリント配線板 |