JPS58220453A - 半導体装置の冷却方法 - Google Patents
半導体装置の冷却方法Info
- Publication number
- JPS58220453A JPS58220453A JP10416182A JP10416182A JPS58220453A JP S58220453 A JPS58220453 A JP S58220453A JP 10416182 A JP10416182 A JP 10416182A JP 10416182 A JP10416182 A JP 10416182A JP S58220453 A JPS58220453 A JP S58220453A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- semiconductor chip
- semiconductor device
- ceramic substrate
- cooling medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は絶縁基板に１個または複数個の集積回路チッ
プを塔載した半導体装置の冷却方法に関する。
プを塔載した半導体装置の冷却方法に関する。
従来、半導体装置の冷却方法として第１図に示すものが
あった。図において、（１）はセラミック基板（２）へ
バンプ（３）にて電気的機械的に接続された複数個の半
導体チップ、（４）はセラミック基板（２）から導出さ
れたリード線であり、上記半導体チップ（１）。
あった。図において、（１）はセラミック基板（２）へ
バンプ（３）にて電気的機械的に接続された複数個の半
導体チップ、（４）はセラミック基板（２）から導出さ
れたリード線であり、上記半導体チップ（１）。
上記セラミック基板（２）二上記・リード線（４）から
なる半導体装置は、上配り−ゞ゛ド線（４）を介しプリ
ント基板（５）に実装される。（６）は半導体チップ（
１）を周囲環境から保護する蓋を兼ねたヒートシンクで
あシ、セラミック基板（２）にメタライズされたヒート
シンク取付用パターンにハンダ付により固着されている
。（８）はスペーサである。
なる半導体装置は、上配り−ゞ゛ド線（４）を介しプリ
ント基板（５）に実装される。（６）は半導体チップ（
１）を周囲環境から保護する蓋を兼ねたヒートシンクで
あシ、セラミック基板（２）にメタライズされたヒート
シンク取付用パターンにハンダ付により固着されている
。（８）はスペーサである。
以上の構成において、半導体チップ（１）で発生した熱
は大部分バンプ（３）を経由してセラミック基板（２）
に伝熱する。更に熱はセラミック基板（２）からヒート
シンク（６）へ伝熱し周囲の空気中に放熱され。
は大部分バンプ（３）を経由してセラミック基板（２）
に伝熱する。更に熱はセラミック基板（２）からヒート
シンク（６）へ伝熱し周囲の空気中に放熱され。
またセラミック基板（２）からリード（４）を経由して
印刷配線板（５）へ伝熱し、印刷配線板（５）表面から
周囲の空気中に放熱される。ところが半導体チップ（１
）の発熱量が増加すると第１図の構造の半導体装置の放
熱が難しくなり半導体チップ〈１）の温度が上昇してバ
ンプ（３）の信頼性、半導体内部回路の信頼性。
印刷配線板（５）へ伝熱し、印刷配線板（５）表面から
周囲の空気中に放熱される。ところが半導体チップ（１
）の発熱量が増加すると第１図の構造の半導体装置の放
熱が難しくなり半導体チップ〈１）の温度が上昇してバ
ンプ（３）の信頼性、半導体内部回路の信頼性。
電気特性に問題が生じている。
この喪め第２図のように半導体チップ（１）で発生した
熱を軟金属（１１を介しばねα１によシ半導体チップに
良好に接触した接触子（９）を通しヒートシンク（６）
Ｋ効果的に伝熱する方式がある。
熱を軟金属（１１を介しばねα１によシ半導体チップに
良好に接触した接触子（９）を通しヒートシンク（６）
Ｋ効果的に伝熱する方式がある。
しかしながらこれら従来のものにおいてはプリント基板
（２）に１−程度の隙間をあけて取付けられており、半
導体装置下面と印刷配線板（２）の間を空気が流れるこ
とはほとんど不可症であり、半導体装置（２）下面及び
リード線（４）の表面からの放熱は期待できず、半導体
チップ（１）で発生した熱は大部分セラミック基板（２
）上に取付けられたヒートシンク（６）を介して周囲の
９気中に放熱されている。よって第２図のように接触子
（９）を用いた放熱の場合には接触子（９）の接触圧力
を増大させた方が接触熱抵抗を小さくでき放熱のために
は良いが、一方半導体チツブ（１）とセラミック基板（
２）を電気的機械的に接続するバンプ（３）の機械的強
度の限界から接触子（９）の接触圧力を制限しなければ
ならず接触圧力の最適値を求めるのが難しａ欠点があっ
た。
（２）に１−程度の隙間をあけて取付けられており、半
導体装置下面と印刷配線板（２）の間を空気が流れるこ
とはほとんど不可症であり、半導体装置（２）下面及び
リード線（４）の表面からの放熱は期待できず、半導体
チップ（１）で発生した熱は大部分セラミック基板（２
）上に取付けられたヒートシンク（６）を介して周囲の
９気中に放熱されている。よって第２図のように接触子
（９）を用いた放熱の場合には接触子（９）の接触圧力
を増大させた方が接触熱抵抗を小さくでき放熱のために
は良いが、一方半導体チツブ（１）とセラミック基板（
２）を電気的機械的に接続するバンプ（３）の機械的強
度の限界から接触子（９）の接触圧力を制限しなければ
ならず接触圧力の最適値を求めるのが難しａ欠点があっ
た。
またセラミック基板上に多様の半導体チップが肇載され
る場合には各半導体チップの接触子の接触圧力のばらつ
き、即ち接触熱抵抗のばらつきが生じやすい。半導体チ
ップの温度はある決められた範囲に収める必要があるが
、半導体チップ毎の接触熱抵抗にばらつきがあると半導
体チップの温度は大きくばらついてしまうという欠点が
あった。
る場合には各半導体チップの接触子の接触圧力のばらつ
き、即ち接触熱抵抗のばらつきが生じやすい。半導体チ
ップの温度はある決められた範囲に収める必要があるが
、半導体チップ毎の接触熱抵抗にばらつきがあると半導
体チップの温度は大きくばらついてしまうという欠点が
あった。
以上のように従来の冷却方式においてはヒートシンクを
セラミック基板上に取付けなければならず、また半導体
チップとヒートシンク間の熱伝導を良好に保つための接
触子を設けなければならないことがあり、接触子を半導
体チップに接触させるため機械的ストレスを半導体チッ
プ及びパンダにかけ、また接触圧力の最適値を求めるこ
とが難しく、接触圧力のばらつきが生じやすく全半導体
チップを同等に冷却しにくいなどの欠点があった。
セラミック基板上に取付けなければならず、また半導体
チップとヒートシンク間の熱伝導を良好に保つための接
触子を設けなければならないことがあり、接触子を半導
体チップに接触させるため機械的ストレスを半導体チッ
プ及びパンダにかけ、また接触圧力の最適値を求めるこ
とが難しく、接触圧力のばらつきが生じやすく全半導体
チップを同等に冷却しにくいなどの欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めなされたものでヒートシンクおよび接触子を要するこ
となく放熱することができる半導体装置の冷却方法を提
供することを目的としている。
めなされたものでヒートシンクおよび接触子を要するこ
となく放熱することができる半導体装置の冷却方法を提
供することを目的としている。
以下第３図に示すこの発明の一実施例について説明する
。第６図において第１図および第２図と同一符号は同一
または和尚部分を示すのでその説明を省略する。（ロ）
は半導体チップ（１）を周囲環境から係蹄するための蓋
、（２）はセラミック基板（２） 、！：フ。
。第６図において第１図および第２図と同一符号は同一
または和尚部分を示すのでその説明を省略する。（ロ）
は半導体チップ（１）を周囲環境から係蹄するための蓋
、（２）はセラミック基板（２） 、！：フ。
リント基板（５）間を所定間隔、例えば１０鳩以上あけ
、冷却媒体流通路を形成するストツノ（である。
、冷却媒体流通路を形成するストツノ（である。
以上の構成において、半導体チップ（１）で発生し。
バンプ（３）を経由し７セラミツク基板（２）Ｋ伝熱さ
れた熱は更にリード線（４）Ｋ伝熱する。リード線（４
）は冷却媒体流通路内に突設されているのでこの冷却媒
体流通路を流過する冷却媒体と熱交換され、そのリード
線（４）表面およびセラミック基板（２）下面から効果
的に放熱される。
れた熱は更にリード線（４）Ｋ伝熱する。リード線（４
）は冷却媒体流通路内に突設されているのでこの冷却媒
体流通路を流過する冷却媒体と熱交換され、そのリード
線（４）表面およびセラミック基板（２）下面から効果
的に放熱される。
特にリード線（４）の断面が円形の場合は円筒形フィン
として作用し、大きな伝達車を有しているので放熱器と
しては非常に有効なものとなる。
として作用し、大きな伝達車を有しているので放熱器と
しては非常に有効なものとなる。
第４図はこの発明の他の実施例を示しａ図はリード線（
４）に金属製の小片からなるフィン０４を複数枚取付け
たものであり、またｂ図はリード線（４）Ｋ凹凸を形成
したもので第３図のものに比し更に熱交換効率が向上す
る。
４）に金属製の小片からなるフィン０４を複数枚取付け
たものであり、またｂ図はリード線（４）Ｋ凹凸を形成
したもので第３図のものに比し更に熱交換効率が向上す
る。
さらに上記実施例では半導体チップ及びパンダは３個及
び４個しか描かれていないが半導体チップ及びバンプは
何個で本よく、又リード４３木しか描かれていないが、
リードは何本でもよい。又半導体チップはセラミック基
板にバンプによりフェイスダウンボンディングされてい
るがチップがセラミック基板にろう付けされ、ポンディ
ングワイヤによシセラミック基板と電気的に接続されて
いてもよい。ストッパー形状及びリードに取付けるフィ
ン形状には四角形のものを例に掲げたがどんな形でもよ
く又、リード表面積を増やすための凹凸は丸形のものを
例に掲げたがどんな形状でもよい。またこの発明の実施
例ではセラミック基板上にヒートシンクは取付けなかっ
たがヒートシンクを取付けてもよい。
び４個しか描かれていないが半導体チップ及びバンプは
何個で本よく、又リード４３木しか描かれていないが、
リードは何本でもよい。又半導体チップはセラミック基
板にバンプによりフェイスダウンボンディングされてい
るがチップがセラミック基板にろう付けされ、ポンディ
ングワイヤによシセラミック基板と電気的に接続されて
いてもよい。ストッパー形状及びリードに取付けるフィ
ン形状には四角形のものを例に掲げたがどんな形でもよ
く又、リード表面積を増やすための凹凸は丸形のものを
例に掲げたがどんな形状でもよい。またこの発明の実施
例ではセラミック基板上にヒートシンクは取付けなかっ
たがヒートシンクを取付けてもよい。
以上のようにこの発明によれば半導体装置のリードを放
熱器として作用するように構成したのでセラミック基板
上のヒートシンク及び半導体チップｐＢヒー上シンク間
の熱伝導を良好に保つための接触子が不要如なり接触子
を半導体チップに接触させるために機械的ストレスを半
導体チップ及びバンプにかける必要がなくなり、又、接
触圧力のばらつきによる半導体チップの放熱効果のばら
つきもなくなり簡単で信頼性が高く効果的な冷却が行な
える等効果がある。
熱器として作用するように構成したのでセラミック基板
上のヒートシンク及び半導体チップｐＢヒー上シンク間
の熱伝導を良好に保つための接触子が不要如なり接触子
を半導体チップに接触させるために機械的ストレスを半
導体チップ及びバンプにかける必要がなくなり、又、接
触圧力のばらつきによる半導体チップの放熱効果のばら
つきもなくなり簡単で信頼性が高く効果的な冷却が行な
える等効果がある。
第１図および第２図は従来の半導体装置の冷却方式を示
す断面図、第３図はこの発明の一実施例を示す断面図、
第４図はこの発明の他の実施例を示す斜視図である。 図において、（１）は半導体チップ、（２）はセラミッ
ク基板、（３）はバンブ、（４）はリード線、ｏオは蓋
、（至）けストッパである。なお図中同一符号は同一ま
たは和尚部分を示す。 代理人 葛 野 信 − ［： 集２図 第４ 〉β 〉 〉 ４ 〜４ ２４５− １４ １５
す断面図、第３図はこの発明の一実施例を示す断面図、
第４図はこの発明の他の実施例を示す斜視図である。 図において、（１）は半導体チップ、（２）はセラミッ
ク基板、（３）はバンブ、（４）はリード線、ｏオは蓋
、（至）けストッパである。なお図中同一符号は同一ま
たは和尚部分を示す。 代理人 葛 野 信 − ［： 集２図 第４ 〉β 〉 〉 ４ 〜４ ２４５− １４ １５
Claims (1)
- 絶縁基板に１個または複数個の集積回路チップを塔載し
た半導体装置の冷却方法において、上記絶縁基板の集積
回路チップ面と相対する面側に冷却媒体流通路を形成し
、この冷却媒体流通路内に上記半導体装置のリード線を
突設せしめ、上記半導体装置と上記冷却媒体との熱交換
を上記リード線を介し行なうことを特徴とする半導体装
置の冷却方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10416182A JPS58220453A (ja) | 1982-06-17 | 1982-06-17 | 半導体装置の冷却方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10416182A JPS58220453A (ja) | 1982-06-17 | 1982-06-17 | 半導体装置の冷却方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58220453A true JPS58220453A (ja) | 1983-12-22 |
Family
ID=14373330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10416182A Pending JPS58220453A (ja) | 1982-06-17 | 1982-06-17 | 半導体装置の冷却方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58220453A (ja) |
-
1982
- 1982-06-17 JP JP10416182A patent/JPS58220453A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU729475B2 (en) | Integrated circuit device cooling structure | |
| US4338621A (en) | Hermetic integrated circuit package for high density high power applications | |
| US6317326B1 (en) | Integrated circuit device package and heat dissipation device | |
| US6081037A (en) | Semiconductor component having a semiconductor chip mounted to a chip mount | |
| JPH1174431A (ja) | フリップチップ型ヒートシンクを取り付けるための溝を備えた半導体ダイ | |
| EP0078684B1 (en) | A semiconductor device having a leadless chip carrier | |
| US5525835A (en) | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element | |
| KR960000222B1 (ko) | 히트-싱크를 갖춘 반도체 패키지 | |
| JPH02276264A (ja) | ヒートシンク付セラミックパッケージ | |
| JPH04291750A (ja) | 放熱フィンおよび半導体集積回路装置 | |
| JP2003258165A (ja) | 半導体装置 | |
| JPH03174749A (ja) | 半導体装置 | |
| JPS58220453A (ja) | 半導体装置の冷却方法 | |
| JP2961976B2 (ja) | ヒートシンク付半導体パッケージ | |
| JP2718203B2 (ja) | ヒートシンク付セラミックパッケージ | |
| TWI625833B (zh) | 封裝結構 | |
| CN218957731U (zh) | 用于集成电路的封装 | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JPH0521665A (ja) | ヒートシンク付半導体パツケージ | |
| JPH08222668A (ja) | Ｉｃパッケージ | |
| JPS5875860A (ja) | 冷媒封入型半導体装置 | |
| JP2919313B2 (ja) | プリント配線基板及びその実装方法 | |
| JP4225243B2 (ja) | 半導体装置及び基板接続構造 | |
| KR20010015387A (ko) | Ｂｇａ 형 반도체 장치 패키지 | |
| KR20030043172A (ko) | 방열판 및 그를 구비한 반도체 칩 패키지 |