JPS5850762A - 半導体装置用リ−ドフレ−ム - Google Patents

半導体装置用リ−ドフレ−ム

Info

Publication number
JPS5850762A
JPS5850762A JP56147817A JP14781781A JPS5850762A JP S5850762 A JPS5850762 A JP S5850762A JP 56147817 A JP56147817 A JP 56147817A JP 14781781 A JP14781781 A JP 14781781A JP S5850762 A JPS5850762 A JP S5850762A
Authority
JP
Japan
Prior art keywords
lead
leads
metal strip
lead frame
jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56147817A
Other languages
English (en)
Inventor
Tadao Okabe
岡部　忠男
Yoshiaki Tatsumi
辰己　悦章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56147817A priority Critical patent/JPS5850762A/ja
Publication of JPS5850762A publication Critical patent/JPS5850762A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、樹脂封止半導体装置に用いるリードフレーム
に関する。
従来、半導体装置例えばダイオードを樹脂封止する一方
法として、第１図に示すように、半導体チップを塔載し
たリードを組み込んだ部品１を用いた方法寮ある。この
部品１は、第２図（ａ）に示すように、銅又は銅合金等
の線材２及び３を支持体４に固定してリードとし、次い
で第２図（ｂ）に示すように、リードの先端にチップ５
塔載用及びワイヤ６接続用の信号取出用電極部７及び８
を形成するために平面状に加工し、７にはチップ５を塔
載し、８にはチップから信号取出用のワイヤ６を接続し
たものである。しかしながら、この部品１では、信号取
出用電極部７及び８の面が正確に同一平面上にあるよう
に平面加工することは困難で、上下左右に偏形し、チッ
プ塔載・ワイヤ接続の組立作業を支障を生ずる。そのた
め手作業の修正を行なっているが、完全な修正は出来ず
また修正に長時間を要する。そして不完全な状態で組立
てを行なった場合には、ボンディングワイヤが切断又は
変形を起し、信頼性低下又は生産歩留り低下をきたすと
いう問題があった。
また樹脂封止する他の一方法として、第３図に示すよう
なリードフレーム６１を用いる方法がある。このリード
フレーム３１は一点鎖線で示した金属条Ｒから、リード
３２　、３３の先端の信号取出用電極部６７及び６８が
突き合わされ、両側縁部にリード連結帯３４　、３５を
有し、リード連結帯３４゜３５はタイバー３６によって
連結されるように、材料取り配置がなされ、１枚のり−
ドフレー・島として加工されたものである。しかしなが
ら、例えばダイオードのように、半導体装置では長いリ
ードが必要で、リードを長くするためには広幅の金属条
を用いなければならず、信号取出用電極部３７．３８を
突き合わせて加工したリードフレーム３１は材料効率が
悪い点に問題があった。
従って、本発明は、上記問題点を解消し、信号取出用電
極部の平面加工を必要とせず、また材料効率のよい樹脂
封止半導体装置用リードフレームを提供することを目的
とする。
本発明の樹脂封止半導体装置用リードフレームは、リー
ド連結帯に複数のリードを櫛状に設けた２枚の連結リー
ドを、夫々の該リード連結帯が被加工金属条の両側縁部
にありかつ−の連結リードのリードが他の連結リードの
リード間に突出するように配置して金属条から加工し、
該２枚の連結リードをリードの信号取出用電極部を突き
合わせた状態に治具を用いて固定することを特徴とする
ものである。
以下に図面に従い本発明の一実施例について説明する。
先ず、第４図に示されるような材料取り配置をして、銅
、銅合金、鉄ニツケル合金などの金属条Ｒから２枚の連
結リード４０と４１を加工する。
第１の連結リード４０は、片側にリード連結帯４４を有
し、そのリード連結帯４４の一方向に所定の間隔をおい
て複数のリード４２が櫛状に設けられたものであり、第
２の連結リード４１は、片側にリード連結帯４５を有し
、その一方向に複数のリード４３が櫛状に設けられたも
のである。赫の２枚の連結リード４０．４１を金属条Ｒ
からプレス打抜、エツチングなどの加工をして得るため
の材料取り配置として、夫々のリード連結帯４４．４５
を、金属条Ｒの図面上において上下の両側縁部に配置し
、そして第１の連結リードの複数のり−ド４２が第２の
連結リードの複数のリード４３間に突出す置する。上記
のような材料取り配置は、従来例（第３図）のように信
号取出用電極部４７　、４８を突き合わせた配置でない
から被加工金属条Ｒの幅が狭くてすみ、材料効率がよい
。なお、リード連結帯４４　、４５には、位置決め或は
治具による固定に便なるようにガイド孔４９を設けるの
がよい。２枚の連結リード７ｔｏ　、　４１は、上記の
如く材料取り配置をして金属条Ｒからプレス加工、エツ
チング加工など常法により加工する。
加工された２枚の連結リード４０．４１は、第５図に示
すように、４０と４１の主面が同一平面上にかつリード
の信号取出用電極部４７と４８が突き合わされた状態に
整合配置し、治具５１に着脱可能な手段で固定し、本発
明のリードフレーム５０を形成する。この場合連接リー
ドの整合配置にはガイド孔４９を利用することができる
。治具５１は２枚の連結リードのリード連結帯４４．４
５を全面にわたって支持固定するもの（第５図）であっ
ても、リード連結帯４４．４５の両端部において支持固
定するものであってもよく、樹脂封止の方法・条件によ
って自由に設計することができる。
連結リードには、チップ塔載・ボンディングワイヤ接続
或は外部リード接続に適するように、めっきなどの処理
をすることができる。そしてリードフレーム５０の信号
取出用電極部４７には、常法によりチップ５を塔載し、
チップ５上の電極と他の信号取出用電極部４８とはポン
ディングワイヤ６により接続するなど装置の組立を行な
う。組立てたリードフレーム５０は、トランスファモー
ルド、キャスティング、ボッティｙ、／グア争所望の方
法により樹脂封止をすることができ、治具５１とリード
連結帯４４　、４５とから分離することによって半導体
装置を完成させる。
本発明のリードフレームによれば、金属条から加工する
のに、従来例のように信号取出用電極部を突き合わせた
材料取り配置で力＜、リードが金属条の中央帯において
他のリード間に突出した材料取り配置で加工されるので
、材料効率が高く、またリードフレームが従来例のよう
に線材からでなく金属条から加工されるので、信号取出
用電極部のために平面加工及び偏形修正作業が必要でな
い。従って得られる半導体装置の信頼性向上及び原価低
減に寄与することができる。
【図面の簡単な説明】
第１図は従来の線材を用いるリード組込部品の斜視図、
第２図（ａ）　、　（ｂ）は第１図部品の製造工程説明
図、第６図は従来のリードフレームの平面図、第４図は
本発明のリードフレーム部品である連結リードの材料取
り配置図、第５図は本発明のＩＪ−ドフレームの組立を
示す平面図である。 ５・・・半導体チップ、６・・・ボンディングワイヤ、
４０．４１・・・連結リード、４２．４３・・・リード
、４４．４５・・・リード連結帯、４７．４８・・・信
号取出用電極部、５１・・・治具、Ｒ・・・金属条。

Claims (1)

  1. 【特許請求の範囲】 １　リード連結帯に複数のリードを櫛状に設けた２枚の
    連結リードを、夫々の該リード連結帯が被加工金属条の
    両側縁部にありかつ−の連結リーードのリードが他の連
    結リードのリード間に突出するように配置して、金属条
    から加工し、該２枚の連結リードをリードの信号取出用
    電極部を突き合わせた状態に・治具を用いて固定するこ
    とを特徴とする樹脂封止半導体装置用リードフレーム。 −
JP56147817A 1981-09-21 1981-09-21 半導体装置用リ−ドフレ−ム Pending JPS5850762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56147817A JPS5850762A (ja) 1981-09-21 1981-09-21 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56147817A JPS5850762A (ja) 1981-09-21 1981-09-21 半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS5850762A true JPS5850762A (ja) 1983-03-25

Family

ID=15438890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56147817A Pending JPS5850762A (ja) 1981-09-21 1981-09-21 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS5850762A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01160856U (ja) * 1988-11-29 1989-11-08

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01160856U (ja) * 1988-11-29 1989-11-08

Similar Documents

Publication Publication Date Title
KR920010198B1 (ko) 개량된 리드프레임 및 개량된 리드프레임을 사용하는 전자부품을 제조하는 방법
US5506174A (en) Automated assembly of semiconductor devices using a pair of lead frames
JPH05144992A (ja) 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
KR101321190B1 (ko) Ｍｏｓｆｅｔ ｂｇａ용 절곡 프레임 캐리어
US3092893A (en) Fabrication of semiconductor devices
US4912546A (en) Lead frame and method of fabricating a semiconductor device
JPS58218149A (ja) 樹脂封止ダイオ−ド用リ−ドフレ−ム
US11264310B2 (en) Spring bar leadframe, method and packaged electronic device with zero draft angle
JPS5850762A (ja) 半導体装置用リ−ドフレ−ム
US5484097A (en) Fabrication of hybrid semiconductor devices
JPH01125963A (ja) リードフレーム
JPS5866346A (ja) 半導体装置
JPS60136248A (ja) リ−ドフレ−ムの製造方法
CN107919339B (zh) 具有高密度引线阵列的半导体装置及引线框架
JPS59125646A (ja) 半導体単相全波整流素子の製造方法
JPH0997866A (ja) リード成形方法及びリード成形用金型
JP2666789B2 (ja) 樹脂封止型ｔａｂ半導体装置の製造方法及びｔａｂテープ構造体
JPH02159752A (ja) リードフレーム
JPS6145857B2 (ja)
JP3008973U (ja) 放熱板付きリードフレーム
JPH05109957A (ja) 樹脂封止型半導体装置の製造方法およびリードフレーム
JP2700434B2 (ja) 半導体装置
JPH0431188B2 (ja)
JPH09181109A (ja) チップ型半導体装置の製造方法
JPH09213859A (ja) 半導体装置の製造方法