JPS5832446A - シリサイドの形成方法 - Google Patents
シリサイドの形成方法Info
- Publication number
- JPS5832446A JPS5832446A JP13096481A JP13096481A JPS5832446A JP S5832446 A JPS5832446 A JP S5832446A JP 13096481 A JP13096481 A JP 13096481A JP 13096481 A JP13096481 A JP 13096481A JP S5832446 A JPS5832446 A JP S5832446A
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- melting point
- layer
- point metal
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 35
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 33
- 230000015572 biosynthetic process Effects 0.000 title abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 238000002844 melting Methods 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 230000008018 melting Effects 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000002513 implantation Methods 0.000 abstract 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 11
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- -1 phosphorus ions Chemical class 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高融点金属と多結晶シリコンとを反応させてシ
リサイドを形成するシリサイドの形成方法に関する。
リサイドを形成するシリサイドの形成方法に関する。
近年集積回路の集積度同上のため、抵抗素子として比較
的高抵抗であるシリサイドが用いらｎるようになって米
ている。そこでシリサイド層の基板上への形成方法が問
題になるが、現状とじてに。
的高抵抗であるシリサイドが用いらｎるようになって米
ている。そこでシリサイド層の基板上への形成方法が問
題になるが、現状とじてに。
スバタリング法でシリサイドを基板上へ蒸着する方法が
とられており、との方法では装置の保守やスバタリング
時間が力為雇りかかると云う問題点があっπ・ 本発明に斯る点ｒｃ鑑みて為さ庇たものであって短時間
でシリサイド層を形成する方法を提供するものである。
とられており、との方法では装置の保守やスバタリング
時間が力為雇りかかると云う問題点があっπ・ 本発明に斯る点ｒｃ鑑みて為さ庇たものであって短時間
でシリサイド層を形成する方法を提供するものである。
以下図！ｉｉＫ基づｈて本発明を詳述するのまずシリコ
ン基板（１）上に不純物１例えば燐を約１０’ｉｆｉ／
ａｘ！ドープした多結晶シリコン１２）の層１ｓｏｏ。
ン基板（１）上に不純物１例えば燐を約１０’ｉｆｉ／
ａｘ！ドープした多結晶シリコン１２）の層１ｓｏｏ。
ｋの厚みで減圧ＯＶＤ法を用いてつくる・この多結晶シ
リコン（２；表面ｒｃ宅リすデン１３）等の高融点金属
１ｉ０ＶＤ法で２６０ＯＡ厚に形成する・この図を第１
図に示す・絖いてモリブデン表面から不純１５ 物である燐イオンｔ Ｉ Ｘ １０ ｅＬｏｅｅ／ｌ
ｓの割合でイオン注入法を用いて１００ ｘ＊ｖ のエ
ネルギーでモリブデン（３）及び多結晶シリコン（２１
へ注入する。次［９００’Ｃのｉ１票雰囲気中で３０分
間熱処Ｉｌ１行うと、シリサイド（４１がｉ［２図のよ
うにモリブデン（３）と多結晶シリコン１２）との界面
からモリブデン（３）側へ５００ム乃至１０００ Ａ形
成される・さらに上記方法で注入する燐イオンの量ｔ５
×Ｓ １Ｑ Ｌｏｓｓ／ｌ＊ に増加ぜしめると形成される
シリサイド（４）の厚さは第３図に示すように：１６０
０ンを注入しない状態で前記方法と同一条件の熱処理ｔ
−施した時に形成さｔｔ７ｙシリサイドの厚さば１０Ｏ
Ａ乃至２００ムの厚さしかなかった。このように燐イオ
ンの注入量を増やすと、シリすイドの形成量が増大する
・換言するとシリサイドの形成遮電が速くなる。従って
上記方法を利用する事に依って形成されるシリサイド讐
の厚みげ不純物である燐の注入量を制御する手に依って
賜コントロールする事が出来る。
リコン（２；表面ｒｃ宅リすデン１３）等の高融点金属
１ｉ０ＶＤ法で２６０ＯＡ厚に形成する・この図を第１
図に示す・絖いてモリブデン表面から不純１５ 物である燐イオンｔ Ｉ Ｘ １０ ｅＬｏｅｅ／ｌ
ｓの割合でイオン注入法を用いて１００ ｘ＊ｖ のエ
ネルギーでモリブデン（３）及び多結晶シリコン（２１
へ注入する。次［９００’Ｃのｉ１票雰囲気中で３０分
間熱処Ｉｌ１行うと、シリサイド（４１がｉ［２図のよ
うにモリブデン（３）と多結晶シリコン１２）との界面
からモリブデン（３）側へ５００ム乃至１０００ Ａ形
成される・さらに上記方法で注入する燐イオンの量ｔ５
×Ｓ １Ｑ Ｌｏｓｓ／ｌ＊ に増加ぜしめると形成される
シリサイド（４）の厚さは第３図に示すように：１６０
０ンを注入しない状態で前記方法と同一条件の熱処理ｔ
−施した時に形成さｔｔ７ｙシリサイドの厚さば１０Ｏ
Ａ乃至２００ムの厚さしかなかった。このように燐イオ
ンの注入量を増やすと、シリすイドの形成量が増大する
・換言するとシリサイドの形成遮電が速くなる。従って
上記方法を利用する事に依って形成されるシリサイド讐
の厚みげ不純物である燐の注入量を制御する手に依って
賜コントロールする事が出来る。
次に本発明シリサイド形成方法を用いて多結晶シリコン
とモリブデンの２層構造の配線にシリサイドの抵抗を選
択的に形成する方法を配す。壕ずシリコン基板ｆ５１
［ｉｌ化膜（６）を形成し、酸化膜（６）上に減圧ＯＶ
Ｄ法で多結晶シリコンｔ７１ｔ−成長させ。
とモリブデンの２層構造の配線にシリサイドの抵抗を選
択的に形成する方法を配す。壕ずシリコン基板ｆ５１
［ｉｌ化膜（６）を形成し、酸化膜（６）上に減圧ＯＶ
Ｄ法で多結晶シリコンｔ７１ｔ−成長させ。
さらにモリブデンＴ８１ｉＣＶＤ法で形成し、燐イオン
注入のマスク（９）ｔ−酸化膜でつ（Ｄ、モリブデン（
８）の表面から燐イオンを注入する・この状ｍｔ−第４
図に示す、この状態でマスク（９）ヲエッチングし熱処
理會行うと第５図のよりに燐を注入した一所゛にシリサ
イドｈａか形成されるので、モリブデン（８）工りなる
導電Ｗ＆にシリサイド（１（ＩＫよって分断さｆｔ。
注入のマスク（９）ｔ−酸化膜でつ（Ｄ、モリブデン（
８）の表面から燐イオンを注入する・この状ｍｔ−第４
図に示す、この状態でマスク（９）ヲエッチングし熱処
理會行うと第５図のよりに燐を注入した一所゛にシリサ
イドｈａか形成されるので、モリブデン（８）工りなる
導電Ｗ＆にシリサイド（１（ＩＫよって分断さｆｔ。
シリサイドＱ（ｌが抵抗体として働く工うｒｃなる。最
後に絶縁膜１１１１及び了ルミ＊＊ａａａ；ａｔ設ける
と、この両アルミＩＥ極ｕ３１２関ｒｃ形成されたシリ
サイド四の童に係る大きさの抵抗値の抵抗が得られる。
後に絶縁膜１１１１及び了ルミ＊＊ａａａ；ａｔ設ける
と、この両アルミＩＥ極ｕ３１２関ｒｃ形成されたシリ
サイド四の童に係る大きさの抵抗値の抵抗が得られる。
このように任意の一所に適当な童の燐イオンを注入する
事に依って該箇所に任意の抵抗値の抵抗体を得る手が出
来る・ 以上のＷＪ＜本発明シリサイド形成方法は多結晶シリコ
ンと高融点金属と、Ａ２層構造にした後高融点金属表面
から高融点金属及び多結晶シリコンへ不純物を注入し、
熱処理をする事に依って多結晶シリコンと８；融点金属
とから成るシリ、サイド層を形成しているのでシリサイ
ド形成時間の短縮が計れ。
事に依って該箇所に任意の抵抗値の抵抗体を得る手が出
来る・ 以上のＷＪ＜本発明シリサイド形成方法は多結晶シリコ
ンと高融点金属と、Ａ２層構造にした後高融点金属表面
から高融点金属及び多結晶シリコンへ不純物を注入し、
熱処理をする事に依って多結晶シリコンと８；融点金属
とから成るシリ、サイド層を形成しているのでシリサイ
ド形成時間の短縮が計れ。
抵抗体上使用する集積回路の量産に効果が上げられる。
さらに、注入する不純物を選択的に注入する亭に依って
任意の箇所に抵抗を形成する事が可能となり、配線上の
任意の箇所に任意の抵抗値の抵抗体を得る平が出来る。
任意の箇所に抵抗を形成する事が可能となり、配線上の
任意の箇所に任意の抵抗値の抵抗体を得る平が出来る。
蕗１図乃至第３図に本発明方法を工程順に示した要部断
面図、１１Ｉ！４図乃至ｊｉＩ６図は、本発明方法を用
いて配線に選択的にシリサイドの抵抗を形成する工程を
示す要部断ｌｆｉ図である・１１）１５１・・・シリコ
ン基板、 １２１１７１・・・多結晶シリコン。 ４３）ｔ８１・・・モリブデン、（４１賎・・・シリサ
イド。 第１図 第２図 第３図 第４図 １１ 第５図 ２０９−
面図、１１Ｉ！４図乃至ｊｉＩ６図は、本発明方法を用
いて配線に選択的にシリサイドの抵抗を形成する工程を
示す要部断ｌｆｉ図である・１１）１５１・・・シリコ
ン基板、 １２１１７１・・・多結晶シリコン。 ４３）ｔ８１・・・モリブデン、（４１賎・・・シリサ
イド。 第１図 第２図 第３図 第４図 １１ 第５図 ２０９−
Claims (1)
- 【特許請求の範囲】 １）多結晶シリコンと高融点金属とを２層に形成した後
、高融点金属表面から高融点金属及び多結晶シリコンへ
不純物を注入し１次（熱処理する亭に依って、多結晶シ
リコンと高融点金属とから成るシリすイド層を多結晶シ
リコンと高融点金属との界面から成長言ゼる亭を特徴と
したシリサイドの形成方法。 ２、特許請求の範ｌ！Ｉ第１頂に於いて注入する不純物
の量ｔ−変化させる亭に依って形にされるシリサイド層
の厚みを制御する亭ｔ４１黴としたシリサイドの形成方
法。 ３）特許請求の範ｉ！Ｉ第１項、又は第２項に於いて、
不純物を選択的に注入する事に依ってシリサイド層を選
択的に形成する事ｔｑ！＃黴としたシリサイドの形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13096481A JPS5832446A (ja) | 1981-08-20 | 1981-08-20 | シリサイドの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13096481A JPS5832446A (ja) | 1981-08-20 | 1981-08-20 | シリサイドの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5832446A true JPS5832446A (ja) | 1983-02-25 |
| JPH025298B2 JPH025298B2 (ja) | 1990-02-01 |
Family
ID=15046735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13096481A Granted JPS5832446A (ja) | 1981-08-20 | 1981-08-20 | シリサイドの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5832446A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5013686A (en) * | 1987-09-30 | 1991-05-07 | Samsung Electronics Co., Ltd. | Method of making semiconductor devices having ohmic contact |
| US6323528B1 (en) | 1991-03-06 | 2001-11-27 | Semiconductor Energy Laboratory Co,. Ltd. | Semiconductor device |
-
1981
- 1981-08-20 JP JP13096481A patent/JPS5832446A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5013686A (en) * | 1987-09-30 | 1991-05-07 | Samsung Electronics Co., Ltd. | Method of making semiconductor devices having ohmic contact |
| US6323528B1 (en) | 1991-03-06 | 2001-11-27 | Semiconductor Energy Laboratory Co,. Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH025298B2 (ja) | 1990-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04299566A (ja) | 高抵抗用多結晶シリコンの抵抗値維持方法 | |
| DE69028397T2 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| DE3613215C2 (ja) | ||
| JPS5832446A (ja) | シリサイドの形成方法 | |
| DE60218924T2 (de) | Gasphasenabscheidung von Siliziumoxidfilmen | |
| JP3153921B2 (ja) | 半導体装置の製造方法 | |
| JPS63152164A (ja) | 半導体装置 | |
| JPS60127755A (ja) | 半導体装置の製法 | |
| JPH0414863A (ja) | 半導体装置の抵抗素子形成方法 | |
| JPS63316477A (ja) | 半導体装置およびその製造方法 | |
| JPH02296362A (ja) | 半導体装置の製造方法 | |
| JPH01268047A (ja) | ポリシリコン抵抗の形成方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JPH01286364A (ja) | 半導体装置の製造方法 | |
| Shimamoto et al. | Proposal and experimental study of a high‐precision polycrystalline‐silicon film resistor with a quasi‐double‐layer structure | |
| JPS62296473A (ja) | 半導体装置の製造方法 | |
| JPS62295444A (ja) | 半導体素子の製造方法 | |
| JPS6148938A (ja) | 半導体装置の製造方法 | |
| JPS62263655A (ja) | 半導体装置の製造方法 | |
| JPS6177343A (ja) | 半導体装置の製造方法 | |
| JPS6328341B2 (ja) | ||
| JPS63174349A (ja) | 半導体装置の製造方法 | |
| JPH02139923A (ja) | 半導体装置の製造方法 | |
| JPH0666312B2 (ja) | 半導体装置の製造方法 | |
| JPH01191446A (ja) | 半導体装置の製造方法 |