JPS60127755A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS60127755A JPS60127755A JP23678783A JP23678783A JPS60127755A JP S60127755 A JPS60127755 A JP S60127755A JP 23678783 A JP23678783 A JP 23678783A JP 23678783 A JP23678783 A JP 23678783A JP S60127755 A JPS60127755 A JP S60127755A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- polycrystalline silicon
- resistor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製法に関し、特に半導体集積回
路用としての制御性、再現性の優れた抵抗体の製法に関
する。
路用としての制御性、再現性の優れた抵抗体の製法に関
する。
背景技術とその問題点
半導体集積回路のより面密度化、ＩＱＩ速化に伴って多
層構造を持った集積回路素子の作詞が検討されζいる。
層構造を持った集積回路素子の作詞が検討されζいる。
例えば、従来の半導体基板内に埋め込まれた拡散抵抗の
代わりに、ＳｔＯ２ＭＬ ５ｉＪ４膜等の絶縁股上に多
結晶シリコン層を堆積し、この多結晶シリコン層にイオ
ン注入法等で不純物をドーピングし′ζ抵抗体を形成す
る技術もその１つである。この多結晶シリコン抵抗体の
形成技術は、多層構造とし“ζ高集積度が図れるばかり
でなく、抵抗値がバイアスに依存しない直線性の良い抵
抗体が得られること、又高抵抗体を小面積に形成するこ
とができる等の特長を有している。しかしながら、従来
の製法による多結晶シリコン抵抗体は、ＣＶＤ （化学
気相成長）法等による多結晶シリコンの堆積時における
形成条件の不安定性等もあって、不純物をイオン注入し
た後の熱処理で注入不純物を活性化させても、抵抗値の
再現性が乏しいという問題があった。これば堆積された
多結晶シリコン層の結晶粒径等のバラツキも一因として
挙げられる。すなわち、多結晶シリニｌン堆積時の条件
で結晶粒径９粒界密度が異なり、これがイオン注入した
不純物（キャリア）の活性化に影響して抵抗体としての
再現性、制御性が低下していた。
代わりに、ＳｔＯ２ＭＬ ５ｉＪ４膜等の絶縁股上に多
結晶シリコン層を堆積し、この多結晶シリコン層にイオ
ン注入法等で不純物をドーピングし′ζ抵抗体を形成す
る技術もその１つである。この多結晶シリコン抵抗体の
形成技術は、多層構造とし“ζ高集積度が図れるばかり
でなく、抵抗値がバイアスに依存しない直線性の良い抵
抗体が得られること、又高抵抗体を小面積に形成するこ
とができる等の特長を有している。しかしながら、従来
の製法による多結晶シリコン抵抗体は、ＣＶＤ （化学
気相成長）法等による多結晶シリコンの堆積時における
形成条件の不安定性等もあって、不純物をイオン注入し
た後の熱処理で注入不純物を活性化させても、抵抗値の
再現性が乏しいという問題があった。これば堆積された
多結晶シリコン層の結晶粒径等のバラツキも一因として
挙げられる。すなわち、多結晶シリニｌン堆積時の条件
で結晶粒径９粒界密度が異なり、これがイオン注入した
不純物（キャリア）の活性化に影響して抵抗体としての
再現性、制御性が低下していた。
一方、例えば厚さ１０００人の多結晶シリコン層にリン
イオン（キャリア）を４０ｇｅＶで夫々１ Ｘ １０１
４〜５ Ｘ １０” ｃｍ−注入した後の各シー１−抵
抗（ρＳ）値を測定すると、第１図の曲線（１）に示す
ように低注入量領域で急激なρＳ値の上昇が見られる。
イオン（キャリア）を４０ｇｅＶで夫々１ Ｘ １０１
４〜５ Ｘ １０” ｃｍ−注入した後の各シー１−抵
抗（ρＳ）値を測定すると、第１図の曲線（１）に示す
ように低注入量領域で急激なρＳ値の上昇が見られる。
これは多結晶シリコン層内の結晶粒界（キャリア捕獲密
度１ Ｘ １０” ｃｍ−３）にキャリア不純物が捕獲
され、実効キャリアが減少する為である。そごで、結晶
粒の増大による結晶粒界密度の低減が特性改善に必要で
あった。
度１ Ｘ １０” ｃｍ−３）にキャリア不純物が捕獲
され、実効キャリアが減少する為である。そごで、結晶
粒の増大による結晶粒界密度の低減が特性改善に必要で
あった。
なお、シリコン基板の主面に多結晶シリコン層を介して
不純物をイオン注入し゛ζ高不純物領域を形成し、次で
多結晶シリコン層上にこの高不純物領域のｉ電極を被着
形成する電極形成法が知られている。この場合、多結−
晶シリコン層は八βがシリコン基板中に拡散するのを防
止している（所謂へβのスパイク防止）。この多結晶シ
リコン則は電極取出に係るために低抵抗である必要があ
り、その低抵抗の制御性がめられている。
不純物をイオン注入し゛ζ高不純物領域を形成し、次で
多結晶シリコン層上にこの高不純物領域のｉ電極を被着
形成する電極形成法が知られている。この場合、多結−
晶シリコン層は八βがシリコン基板中に拡散するのを防
止している（所謂へβのスパイク防止）。この多結晶シ
リコン則は電極取出に係るために低抵抗である必要があ
り、その低抵抗の制御性がめられている。
発明の目的
本発明は、」ニ述の点に鑑み、多結晶の半導体層の結晶
粒を増大して結晶粒界密度の低減を図ることによって半
導体層の抵抗値の制御性１再現性を向上させるようにし
た半導体装置の製法を提供するものである。
粒を増大して結晶粒界密度の低減を図ることによって半
導体層の抵抗値の制御性１再現性を向上させるようにし
た半導体装置の製法を提供するものである。
発明の概要
本発明は、半導体基板又はこの基板の一主面に形成した
絶縁層上に半導体層を形成する工程と、中性元素を少な
くとも半導体基板又は絶縁層と半導体層との界面近傍を
含む領域にイオン注入する工程と、不純物元素をイオン
注入する工程と、熱処理する工程とを含む半導体装置の
製法である。
絶縁層上に半導体層を形成する工程と、中性元素を少な
くとも半導体基板又は絶縁層と半導体層との界面近傍を
含む領域にイオン注入する工程と、不純物元素をイオン
注入する工程と、熱処理する工程とを含む半導体装置の
製法である。
ここで中性元素とは半導体層に対し′ζ電気的中性な元
素（すなわち、半導体層に導電形を与えない７ｔＳ素）
をいう。このように半導体層に不純物元素とともに、比
較的高いエネルギーで中性元素をその絶縁１＠と半導体
層との界面近傍を含む領域にイオン注入することによっ
てこの界面近傍を含む領域が非晶質化され、その後の熱
処理で同相エピタキシャル的成長がなされ、半導体層全
体の結晶粒が増大して結晶粒界密度が低減する。この結
果半導体層の抵抗値の制御性、再現性が向上する。
素（すなわち、半導体層に導電形を与えない７ｔＳ素）
をいう。このように半導体層に不純物元素とともに、比
較的高いエネルギーで中性元素をその絶縁１＠と半導体
層との界面近傍を含む領域にイオン注入することによっ
てこの界面近傍を含む領域が非晶質化され、その後の熱
処理で同相エピタキシャル的成長がなされ、半導体層全
体の結晶粒が増大して結晶粒界密度が低減する。この結
果半導体層の抵抗値の制御性、再現性が向上する。
実施例
以下、本発明の実施例を述べる。
本実施例においては、例えば半導体基体、表面の絶縁層
、この場合熱酸化膜（５ｔ０２）上に抵抗体となるべき
多結晶シリコンからなる半導体薄層を形成し、この半導
体薄層に中性元素、本例のシリコン半導体薄層ではその
半導体薄層の構成元素であるＳｉ或はＧｅ等の同族（■
族） ノＣ素をイオン注入して半導体薄層を非晶質化さ
せる。特にこの場合、中性ノ［素のイオン注入は比較的
商い注入エネルギーによっ′ζ行い、中性元素を熱酸化
１漢と半導体薄層との界面を含む領域を選択的に非晶質
化させる。
、この場合熱酸化膜（５ｔ０２）上に抵抗体となるべき
多結晶シリコンからなる半導体薄層を形成し、この半導
体薄層に中性元素、本例のシリコン半導体薄層ではその
半導体薄層の構成元素であるＳｉ或はＧｅ等の同族（■
族） ノＣ素をイオン注入して半導体薄層を非晶質化さ
せる。特にこの場合、中性ノ［素のイオン注入は比較的
商い注入エネルギーによっ′ζ行い、中性元素を熱酸化
１漢と半導体薄層との界面を含む領域を選択的に非晶質
化させる。
その後、多結晶シリコン層にキャリアとなる不純物（例
えばリン、ヒ素、アンチモン、ホウ素等）をイオン注入
し、しかる後アニール処理して目的の抵抗体を形成する
。
えばリン、ヒ素、アンチモン、ホウ素等）をイオン注入
し、しかる後アニール処理して目的の抵抗体を形成する
。
第１図の曲線（ＩＩ）は、５０００人の！：ハ酸化膜上
に抵抗体となるべき１０００への多結晶シリコン層を堆
積し、４０ＫｅＶでリンイオン（Ｐ＋）を１ Ｘ １０
１４ｃｍ−２〜５ Ｘ １０” ｃｍ−２注入し、さら
に中性元素であるシリコンのイオン（Ｓｉ＋）を２ ’
Ａ １０” ｃｍ−’注入して後、アニール処理して得
た抵抗体のリンイオンの成人量に対するシート抵抗の変
化を示す特性曲線である。この様に中性元素であるシリ
コンイオン（Ｓｉ”）を注入した場合には多結晶シリコ
ン層が十分に非晶質化され、その後のアニール処理で結
晶粒が増大し°ζ結晶粒界密度が低減し、シート１１（
抗が比較的ゆるやかに減少しており抵抗値の制御が容易
であることが認められ為。
に抵抗体となるべき１０００への多結晶シリコン層を堆
積し、４０ＫｅＶでリンイオン（Ｐ＋）を１ Ｘ １０
１４ｃｍ−２〜５ Ｘ １０” ｃｍ−２注入し、さら
に中性元素であるシリコンのイオン（Ｓｉ＋）を２ ’
Ａ １０” ｃｍ−’注入して後、アニール処理して得
た抵抗体のリンイオンの成人量に対するシート抵抗の変
化を示す特性曲線である。この様に中性元素であるシリ
コンイオン（Ｓｉ”）を注入した場合には多結晶シリコ
ン層が十分に非晶質化され、その後のアニール処理で結
晶粒が増大し°ζ結晶粒界密度が低減し、シート１１（
抗が比較的ゆるやかに減少しており抵抗値の制御が容易
であることが認められ為。
ところで、第２図Ａ及びＢは熱酸化膜＋１１上に減圧Ｃ
ＶＤ法によって形成した多結晶シリコン屓（２）に対す
る中性元素（例えばＳｔ） （３１のイオン注入条件の
違いによる非晶質化及び再結晶化を不ず模式図である。
ＶＤ法によって形成した多結晶シリコン屓（２）に対す
る中性元素（例えばＳｔ） （３１のイオン注入条件の
違いによる非晶質化及び再結晶化を不ず模式図である。
第２図Ａは中性元素（３）のイオン注入によって多結晶
シリコン層（２）の表面層のみ非晶質化された場合であ
る。非晶質化層（４）を斜線で不ず。
シリコン層（２）の表面層のみ非晶質化された場合であ
る。非晶質化層（４）を斜線で不ず。
この状態では、熱酸化ＩｌＪ （１１との界面に残され
た微細な結晶粒（５）がアニール後の再結晶化の核とな
ってこれより表面側に矢印ａに向って結晶粒成長がなさ
れるもので、この場合には界面の微細結晶粒（５）が残
り、多結晶シリコン層（２）全体の結晶粒の増大が図れ
ない。これに対しζ、第２図Ｂに示す本発明の場合は熱
酸化膜（１）と多結晶シリコン層（２）の界面の微細結
晶粒が非晶質化される。この状態でアニールすると多結
晶シリコン層（２）の表面の比較的結晶粒の大きな領域
（６）から矢印すて示すように多結晶シリコン層（２）
の内部に向って再結晶化され、多結晶シリ＝ｒン層（２
）の全体の結晶粒の増大が図れる。なお、必ずしも多結
晶シリコン層（２）の表面層に結晶粒の大きな領域（６
）を残すことはなく、多結晶シリコン層（２）の全部を
非晶質化されてもよい。
た微細な結晶粒（５）がアニール後の再結晶化の核とな
ってこれより表面側に矢印ａに向って結晶粒成長がなさ
れるもので、この場合には界面の微細結晶粒（５）が残
り、多結晶シリコン層（２）全体の結晶粒の増大が図れ
ない。これに対しζ、第２図Ｂに示す本発明の場合は熱
酸化膜（１）と多結晶シリコン層（２）の界面の微細結
晶粒が非晶質化される。この状態でアニールすると多結
晶シリコン層（２）の表面の比較的結晶粒の大きな領域
（６）から矢印すて示すように多結晶シリコン層（２）
の内部に向って再結晶化され、多結晶シリ＝ｒン層（２
）の全体の結晶粒の増大が図れる。なお、必ずしも多結
晶シリコン層（２）の表面層に結晶粒の大きな領域（６
）を残すことはなく、多結晶シリコン層（２）の全部を
非晶質化されてもよい。
第３図は本発明の実施例においζ、中性元素イオン（シ
リコンイオン）の注入エネルギーに対するシート抵抗の
変化を示す特性図である。
リコンイオン）の注入エネルギーに対するシート抵抗の
変化を示す特性図である。
試料としては、５０００人のチ；ハ酸化１５１！（５ｉ
０２）上に抵抗体となるべき１５００人の多結晶シリコ
ン層を堆積させ、リンイオン（キャリア）を４０ＫｅＶ
で］ Ｘ １０” ｃｍ−２注入し、続いてシリコンイ
オン（Ｓｉ”）を注入エネルギーをパラメータとして２
Ｘ １０” ｃｍ−２注入したものを試料とした。イ
オン注入後のアニール処理は１０００℃、２０分間行っ
た。摂−卜抵抗ρＳはアニール後の値である。注入エネ
ルギー及びそのときの注入飛程（Ｒｐ）を上記に示す。
０２）上に抵抗体となるべき１５００人の多結晶シリコ
ン層を堆積させ、リンイオン（キャリア）を４０ＫｅＶ
で］ Ｘ １０” ｃｍ−２注入し、続いてシリコンイ
オン（Ｓｉ”）を注入エネルギーをパラメータとして２
Ｘ １０” ｃｍ−２注入したものを試料とした。イ
オン注入後のアニール処理は１０００℃、２０分間行っ
た。摂−卜抵抗ρＳはアニール後の値である。注入エネ
ルギー及びそのときの注入飛程（Ｒｐ）を上記に示す。
シリコンイオンを注入しない場合（符号０Ｏ））は、シ
ート抵抗値が１にΩ／口であるが、シリコンイオンの２
Ｘ １０１５ｃｍ”２注入を併用した場合はシート抵
抗値が２５０Ω／口とＡに低下するのが認められる。こ
のように粒界面を十分に非晶質化さ一ヒるごとにより、
多結晶シリコン表面よりの固相エピタキシャル的成長に
よって結晶粒をより効果的に増大させることができる。
ート抵抗値が１にΩ／口であるが、シリコンイオンの２
Ｘ １０１５ｃｍ”２注入を併用した場合はシート抵
抗値が２５０Ω／口とＡに低下するのが認められる。こ
のように粒界面を十分に非晶質化さ一ヒるごとにより、
多結晶シリコン表面よりの固相エピタキシャル的成長に
よって結晶粒をより効果的に増大させることができる。
上例では不純物イオン（キャリア）を１１ミ人し、続い
て非晶質化させる中性元素イオンを注入して後アニール
、活性化を行ったが、中性元素イオンを注入しアニール
処理して粒径を拡大した後に不純物イオン（キャリア）
を注入し“ζ活性化アニール処理することもできる。
て非晶質化させる中性元素イオンを注入して後アニール
、活性化を行ったが、中性元素イオンを注入しアニール
処理して粒径を拡大した後に不純物イオン（キャリア）
を注入し“ζ活性化アニール処理することもできる。
また、上例では半導体基板の一十面にある絶縁１偕上に
抵抗体となる多結晶シリコン層を形成したが、その他前
述したようにＡｊ２電極形成に際してｕ２電極及びシリ
コン基板間に介在させる低抵抗の多結晶シリコン層の形
成にも適用できる。このときには多結晶シリコン／シリ
コン基板の界面を含む領域の非晶質化を行っζ後、下地
のシリコン基板からの１１１結晶化にて結果粒径が拡大
する。
抵抗体となる多結晶シリコン層を形成したが、その他前
述したようにＡｊ２電極形成に際してｕ２電極及びシリ
コン基板間に介在させる低抵抗の多結晶シリコン層の形
成にも適用できる。このときには多結晶シリコン／シリ
コン基板の界面を含む領域の非晶質化を行っζ後、下地
のシリコン基板からの１１１結晶化にて結果粒径が拡大
する。
さらに上例では半導体層としてシリコン半導体を用いた
抵抗体等の形成に適用したが、これに限らずゲルマニウ
ム、化合物半導体等の一般の半導体層を用いた抵抗体等
の形成にも適用できる。
抵抗体等の形成に適用したが、これに限らずゲルマニウ
ム、化合物半導体等の一般の半導体層を用いた抵抗体等
の形成にも適用できる。
発明の効果
上述した如く、本発明によれは半導体層に不純物元素と
は別に非晶質化する中性元素を、半導体）Ｈと半導体基
板又は絶縁（−との界面を含む領域が十分非晶質化され
る条件でイオン注入することによって、その後の熱処理
で半導体層の結晶粒が増大し、結晶粒界密度が低減する
。このため、半導体層の抵抗値を容易に制御することが
Ｃき、＋Ｑ’現性よく安定した抵抗体等を得ることがで
きる。従っζ、ＭＯ３集積回路、バイポーラ築積回路に
絹み込まれた抵抗体の形成、或はへ７！電極のスパイク
防止に供する低抵抗の多結晶シリコン層の形成等に適用
して好適である。
は別に非晶質化する中性元素を、半導体）Ｈと半導体基
板又は絶縁（−との界面を含む領域が十分非晶質化され
る条件でイオン注入することによって、その後の熱処理
で半導体層の結晶粒が増大し、結晶粒界密度が低減する
。このため、半導体層の抵抗値を容易に制御することが
Ｃき、＋Ｑ’現性よく安定した抵抗体等を得ることがで
きる。従っζ、ＭＯ３集積回路、バイポーラ築積回路に
絹み込まれた抵抗体の形成、或はへ７！電極のスパイク
防止に供する低抵抗の多結晶シリコン層の形成等に適用
して好適である。
第１図は本発明の説明に供するリンイオン注入量による
抵抗体のシート抵抗の変化を測定した特性図、第２図Ａ
及びＢはシリコンイオン注入条件の違いによる多結晶シ
リコン層の非晶質化と再結晶化を承ず模式図、第３図は
シリコンイオン注入エネルギーによるシート抵抗の変化
を示す特性図である。 （１）は熱酸化膜、（２）は多結晶シリコンｊ惰、（３
）はシリコンのイオン注入である。 リクイ４ンン王入量（ｃｍ２） 第２図 Ａ Ｂ 第３図
抵抗体のシート抵抗の変化を測定した特性図、第２図Ａ
及びＢはシリコンイオン注入条件の違いによる多結晶シ
リコン層の非晶質化と再結晶化を承ず模式図、第３図は
シリコンイオン注入エネルギーによるシート抵抗の変化
を示す特性図である。 （１）は熱酸化膜、（２）は多結晶シリコンｊ惰、（３
）はシリコンのイオン注入である。 リクイ４ンン王入量（ｃｍ２） 第２図 Ａ Ｂ 第３図
Claims (1)
- 半導体基板上又はｉ基板の一生面に形成した絶縁層上に
半導体層を形成する工程と・中性元素を少なくとも上記
基板又は絶縁層と上記半導体ｙ−との界面近傍を含む領
域にイオン注入する工程と、不純物元素をイオン注入す
る工程と、熱処理する工程とを含む半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23678783A JPS60127755A (ja) | 1983-12-15 | 1983-12-15 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23678783A JPS60127755A (ja) | 1983-12-15 | 1983-12-15 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60127755A true JPS60127755A (ja) | 1985-07-08 |
| JPH0547987B2 JPH0547987B2 (ja) | 1993-07-20 |
Family
ID=17005786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23678783A Granted JPS60127755A (ja) | 1983-12-15 | 1983-12-15 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60127755A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151064A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6446966A (en) * | 1987-02-20 | 1989-02-21 | Fairchild Semiconductor | Manufacture of polycrystalline silicon resistor with required temperaure coefficient |
| US5240511A (en) * | 1987-02-20 | 1993-08-31 | National Semiconductor Corporation | Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient |
| JPH07169919A (ja) * | 1993-12-16 | 1995-07-04 | Nec Corp | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558026A (en) * | 1978-06-30 | 1980-01-21 | Matsushita Electric Ind Co Ltd | Semi-conductor device manufacturing method |
| JPS5676522A (en) * | 1979-11-29 | 1981-06-24 | Toshiba Corp | Formation of semiconductor thin film |
-
1983
- 1983-12-15 JP JP23678783A patent/JPS60127755A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558026A (en) * | 1978-06-30 | 1980-01-21 | Matsushita Electric Ind Co Ltd | Semi-conductor device manufacturing method |
| JPS5676522A (en) * | 1979-11-29 | 1981-06-24 | Toshiba Corp | Formation of semiconductor thin film |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151064A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6446966A (en) * | 1987-02-20 | 1989-02-21 | Fairchild Semiconductor | Manufacture of polycrystalline silicon resistor with required temperaure coefficient |
| US5240511A (en) * | 1987-02-20 | 1993-08-31 | National Semiconductor Corporation | Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient |
| JPH07169919A (ja) * | 1993-12-16 | 1995-07-04 | Nec Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0547987B2 (ja) | 1993-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4505759A (en) | Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals | |
| KR910000019B1 (ko) | 다결정 실리콘 저항기 제조방법 | |
| JPS58182259A (ja) | ポリシリコン抵抗体の形成方法 | |
| JPH0523055B2 (ja) | ||
| US5187559A (en) | Semiconductor device and process for producing same | |
| JPH07101677B2 (ja) | 半導体装置の製造方法 | |
| JPS60127755A (ja) | 半導体装置の製法 | |
| JPH0614549B2 (ja) | 薄膜トランジスタ | |
| JPS5856467A (ja) | 半導体装置の製造方法 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPS60213019A (ja) | 半導体装置の製造方法 | |
| JP3297781B2 (ja) | 半導体装置の製造方法 | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JPH077768B2 (ja) | 半導体装置の製造方法 | |
| JP4066022B2 (ja) | 半導体装置の製造方法 | |
| JPH04137619A (ja) | 半導体装置の製造方法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JPH0127581B2 (ja) | ||
| RU2170474C2 (ru) | Способ изготовления резисторов в интегральных схемах | |
| JPH03139827A (ja) | 原子半径の異なる２種類以上の元素をイオン注入してシリコンに低抵抗層を形成する方法 | |
| JP3070090B2 (ja) | 半導体装置の製造方法 | |
| JPH06342877A (ja) | 半導体抵抗製造方法 | |
| JPH08250661A (ja) | 多結晶シリコン薄膜のアモルファス化方法及びこのアモルファス化方法を用いた多結晶シリコン薄膜抵抗の製造方法 | |
| JPH01214139A (ja) | 導電性多結晶シリコン膜の形成方法 | |
| JPS60124962A (ja) | 半導体装置の製法 |