JPS6148938A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6148938A JPS6148938A JP17026784A JP17026784A JPS6148938A JP S6148938 A JPS6148938 A JP S6148938A JP 17026784 A JP17026784 A JP 17026784A JP 17026784 A JP17026784 A JP 17026784A JP S6148938 A JPS6148938 A JP S6148938A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- layer
- film
- polycrystalline silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、半導体装置の製造方法に係シ、特に、多結晶
シリコンからなる抵抗体を含む半導体装置の製造方法に
関する。
シリコンからなる抵抗体を含む半導体装置の製造方法に
関する。
例えば、所望の半導体領域の形成てれたシリコン基板上
に多結晶シリコン層を形成し、その１部に対し選択的に
高濃度の不純物添加をし、これを電極配線層とすると共
に、他の１部に対しそのま一！！あるいは低濃度の不純
、物添加をし、これを抵抗体層として用いた半導体装置
は製造が容易であることから広く利用されている。
に多結晶シリコン層を形成し、その１部に対し選択的に
高濃度の不純物添加をし、これを電極配線層とすると共
に、他の１部に対しそのま一！！あるいは低濃度の不純
、物添加をし、これを抵抗体層として用いた半導体装置
は製造が容易であることから広く利用されている。
従来、この種の半導体装置における配線層および抵抗体
の形成は以下のようにして行なわれる。
の形成は以下のようにして行なわれる。
まず、所望の半導体領域が形成されると共に、フィール
ド酸化膜の形成されたシリコン基板上に多結晶シリクン
層を形ＩｔｉＬＬｔた後、写真食刻工程によシ配線層と
なる部分と抵抗体層となる部分を一殻して不用な多結晶
シリコン層を除去し、多結晶シリコン・母ターンを形成
する。
ド酸化膜の形成されたシリコン基板上に多結晶シリクン
層を形ＩｔｉＬＬｔた後、写真食刻工程によシ配線層と
なる部分と抵抗体層となる部分を一殻して不用な多結晶
シリコン層を除去し、多結晶シリコン・母ターンを形成
する。
続いて、該多結晶シリコンパターン内に必要に応じて不
純物を添加した後、抵抗体層となる部分にレソストパタ
ーンを形成する。
純物を添加した後、抵抗体層となる部分にレソストパタ
ーンを形成する。
そして、このレソストハターンをマスクとして高濃度の
不純物を添加することによυ、抵抗値を下げ、配線層を
形成した後、最後に該レソストパターンを除去すること
により、マスク下の多結晶シリコン層を抵抗体層として
いた。
不純物を添加することによυ、抵抗値を下げ、配線層を
形成した後、最後に該レソストパターンを除去すること
により、マスク下の多結晶シリコン層を抵抗体層として
いた。
この方法によると、高濃度に不純物を添加する方法とし
て熱拡散あるいはイオン注入を行なった後、熱処理を行
なわねばならず該熱処理の工程においてマスクの横方向
への不純物の拡散は避けられず、所望の抵抗値を有する
抵抗体を精度良く形成するのは困難であった。
て熱拡散あるいはイオン注入を行なった後、熱処理を行
なわねばならず該熱処理の工程においてマスクの横方向
への不純物の拡散は避けられず、所望の抵抗値を有する
抵抗体を精度良く形成するのは困難であった。
また、該抵抗体のもつ抵抗値が２穏以上となる場合、抵
抗体層の不純物濃度を変化させるのは制御に困難が伴う
ため、不純物濃度は一定とし、抵抗体層の長さ又は幅を
変えなければならず、／Ｊターン設計が複雑となシ半導
体装置の高集積化をはばむ原因となっていた。
抗体層の不純物濃度を変化させるのは制御に困難が伴う
ため、不純物濃度は一定とし、抵抗体層の長さ又は幅を
変えなければならず、／Ｊターン設計が複雑となシ半導
体装置の高集積化をはばむ原因となっていた。
本発明は、前記実情に鑑みてなされたもので、抵抗値の
制御を精度良く行なうことができると共に、・母ターン
精度の良好な抵抗体層および配線層を形成すること金目
的とする。
制御を精度良く行なうことができると共に、・母ターン
精度の良好な抵抗体層および配線層を形成すること金目
的とする。
そこで、本発明では、多結晶シリコンＡターン内の抵抗
体形成領域すなわち抵抗体となるべき選択領域を絶縁被
覆し、選択気相成長によ）露呈する多結晶シリコンパタ
ーン表面に高融点金属薄膜を形成し、これを配線層とす
るようにしている。
体形成領域すなわち抵抗体となるべき選択領域を絶縁被
覆し、選択気相成長によ）露呈する多結晶シリコンパタ
ーン表面に高融点金属薄膜を形成し、これを配線層とす
るようにしている。
すなわち、本発明は、例えば所望の半導体領域の形成さ
れた半導体基板上に多結晶シリコン層を着膜した後パタ
ーニングし、多結晶シリコン・臂ターンを形成する工程
と、該多結晶シリコンＩ？ターンのうち抵抗体となるべ
き選択領域に対し、必要に応じて不純物添加し、所望の
抵抗値とした後、絶縁被覆を行なう工程と、選択気相成
長法によ）、露呈する多結晶シリコンパターン表面にの
み、高融点金属薄膜を着膜し、配線層を形成する工程と
からなるものである。
れた半導体基板上に多結晶シリコン層を着膜した後パタ
ーニングし、多結晶シリコン・臂ターンを形成する工程
と、該多結晶シリコンＩ？ターンのうち抵抗体となるべ
き選択領域に対し、必要に応じて不純物添加し、所望の
抵抗値とした後、絶縁被覆を行なう工程と、選択気相成
長法によ）、露呈する多結晶シリコンパターン表面にの
み、高融点金属薄膜を着膜し、配線層を形成する工程と
からなるものである。
本発明によれば、従来、多結晶シリコン層への高濃度の
不純物添加によって行なわれていた配線層の形成が、す
でに形成されている抵抗体層上を絶縁膜によって被覆し
た後、該絶縁膜をマスクとし、選択気相成長法によシ露
呈する多結晶シリコン層上に高融点金属薄膜を着膜する
ことによってなされるため、抵抗体形成領域すなわち、
抵抗体となる多結晶シリコン領域がほぼマスク通りに維
持され、抵抗値の制御も容易であり、再現性が良く安定
な抵抗体を得ることができると共に、配線領域も従来の
高濃度に不純物添加のなされた多結晶シリコンの場合に
比べて比抵抗が１桁以上小さくなるため、半導体集積回
路の動作速度を向上させることができる。
不純物添加によって行なわれていた配線層の形成が、す
でに形成されている抵抗体層上を絶縁膜によって被覆し
た後、該絶縁膜をマスクとし、選択気相成長法によシ露
呈する多結晶シリコン層上に高融点金属薄膜を着膜する
ことによってなされるため、抵抗体形成領域すなわち、
抵抗体となる多結晶シリコン領域がほぼマスク通りに維
持され、抵抗値の制御も容易であり、再現性が良く安定
な抵抗体を得ることができると共に、配線領域も従来の
高濃度に不純物添加のなされた多結晶シリコンの場合に
比べて比抵抗が１桁以上小さくなるため、半導体集積回
路の動作速度を向上させることができる。
また、必要一応じて不純物濃度を２段階以上に変化さ昼
ることもでき、かなシ゛比抵抗の低い（高不純物濃度）
の抵抗体領域をも、配線領域に影響を与えることなく形
成することができる。従って、抵抗体領域の幅や長さを
変えることなく２８を類以上の異なる抵抗値をもつ抵抗
体領域を形成でき、高集積化をめざした・母ターン設計
も容易となる。
ることもでき、かなシ゛比抵抗の低い（高不純物濃度）
の抵抗体領域をも、配線領域に影響を与えることなく形
成することができる。従って、抵抗体領域の幅や長さを
変えることなく２８を類以上の異なる抵抗値をもつ抵抗
体領域を形成でき、高集積化をめざした・母ターン設計
も容易となる。
また、抵抗体領域を被覆する絶縁膜は、選択気相成長工
程におけるマスクとしての役割の他、完成後は保護膜と
しての役割をし、パターン精度が良好で安定な半導体装
置の形成が可能となる。
程におけるマスクとしての役割の他、完成後は保護膜と
しての役割をし、パターン精度が良好で安定な半導体装
置の形成が可能となる。
以下、本発明の実施例全図面を参照しつつ詳細に説明す
る。
る。
これは、抵抗値の異なる２種類の抵抗体（第１および第
２の抵抗体）と配線層とを具えた半導体装置の製造方法
の１例を示すものである。
２の抵抗体）と配線層とを具えた半導体装置の製造方法
の１例を示すものである。
まず、所望の半導体領域（図示せず）の形成されたシリ
コン基板１上に、第１図に示す如くフィールド絶縁膜２
としての酸化、シリコ／基板を形成する。：４
−１、−１．、−５・ ノー ・−１・・次いで、
第２図に示す如く該シリコ／基板１の表面全体に気相成
長法によって多結晶シリコン膜３を形成した後、該多結
晶シリコン膜３内にイオン注入法により、テロン（Ｂ）
を添加し、該多結晶シリコン膜の層抵抗値（比抵抗）が
高い方の抵抗値をとる第１の抵抗体の層抵抗値となるよ
うにする。
コン基板１上に、第１図に示す如くフィールド絶縁膜２
としての酸化、シリコ／基板を形成する。：４
−１、−１．、−５・ ノー ・−１・・次いで、
第２図に示す如く該シリコ／基板１の表面全体に気相成
長法によって多結晶シリコン膜３を形成した後、該多結
晶シリコン膜３内にイオン注入法により、テロン（Ｂ）
を添加し、該多結晶シリコン膜の層抵抗値（比抵抗）が
高い方の抵抗値をとる第１の抵抗体の層抵抗値となるよ
うにする。
この後、写真食刻法によ）所望のレゾストパターンを形
成し、これをマスクとして反応性イオンエツチングする
ことにより、第３図に示す如く該多結晶シリコン膜３の
ノ４ターニングヲ行なう。
成し、これをマスクとして反応性イオンエツチングする
ことにより、第３図に示す如く該多結晶シリコン膜３の
ノ４ターニングヲ行なう。
続いて、該シリコン基板１の表面全体に気相成長法によ
シ酸化シリコン膜を堆積した後、同様に写真食刻法およ
び反応性イオンエツチング法を用いて、パターニングを
行ない第４図に示す如く、該第１の抵抗体Ｒ，の形成領
域上のみを第１の絶縁膜４としての酸化シリコン膜で被
覆する。
シ酸化シリコン膜を堆積した後、同様に写真食刻法およ
び反応性イオンエツチング法を用いて、パターニングを
行ない第４図に示す如く、該第１の抵抗体Ｒ，の形成領
域上のみを第１の絶縁膜４としての酸化シリコン膜で被
覆する。
そして、第５図に示す如く該第１の絶縁膜４をマスクと
してイオン注入法により、前記多結晶シリコン膜内に更
に、ボロンＢｆ、添加し、層抵抗値が低い方の抵抗値を
とる第２の抵抗体Ｒ２の層抵抗値となるようにする。こ
の後、窒素（Ｎ２）等の不活性ガス雰囲気中で、９００
℃１０分間の熱処理を行ない、多結晶シリコン膜中に添
加したボロン（不純物）を活性化する。
してイオン注入法により、前記多結晶シリコン膜内に更
に、ボロンＢｆ、添加し、層抵抗値が低い方の抵抗値を
とる第２の抵抗体Ｒ２の層抵抗値となるようにする。こ
の後、窒素（Ｎ２）等の不活性ガス雰囲気中で、９００
℃１０分間の熱処理を行ない、多結晶シリコン膜中に添
加したボロン（不純物）を活性化する。
更に、第６図に示す如くプラズマ気相成長法により、窒
化シリコン膜を形成した後写真食刻法および反応性イオ
ンエツチング法を用いてパターニングを行ない、第２の
抵抗体Ｒ，の形成領域上のみを第２の絶縁膜５としての
窒化シリコン膜で被覆する。
化シリコン膜を形成した後写真食刻法および反応性イオ
ンエツチング法を用いてパターニングを行ない、第２の
抵抗体Ｒ，の形成領域上のみを第２の絶縁膜５としての
窒化シリコン膜で被覆する。
そして最後に、第７図に示す如く六弗化タングステン（
ＷＦ′６）十水素（Ｎ２）の混合ガス雰囲気中で気相成
長法により、前記第１および第２の絶縁膜によって被覆
されずに露呈している多結晶シリコン層上に配線Ｍ６と
しての膜厚２００〜２０００Ｘのタングステン（Ｗ）薄
膜を形成する。
ＷＦ′６）十水素（Ｎ２）の混合ガス雰囲気中で気相成
長法により、前記第１および第２の絶縁膜によって被覆
されずに露呈している多結晶シリコン層上に配線Ｍ６と
しての膜厚２００〜２０００Ｘのタングステン（Ｗ）薄
膜を形成する。
このようにして形成された半導体装置では第１の抵抗体
Ｒ１および第２の抵抗体Ｒ２の抵抗値のバラツキは小さ
く、再現性良く所定の抵抗値とすることが可能となる。
Ｒ１および第２の抵抗体Ｒ２の抵抗値のバラツキは小さ
く、再現性良く所定の抵抗値とすることが可能となる。
また、これらの抵抗体層は夫々形成後、順次、絶縁層に
よって被覆保護されるため安定であると共に、これらの
絶縁層は、配線層形成のための選択的気相成長工程にお
けるマスクの役割を果たし、製造工数も少なく製造が容
易である。
よって被覆保護されるため安定であると共に、これらの
絶縁層は、配線層形成のための選択的気相成長工程にお
けるマスクの役割を果たし、製造工数も少なく製造が容
易である。
更に、配線層も金属薄膜から構成されているため、高濃
度に不純物添加のなされた多結晶シリコン層を用いた従
来のものに比べて抵抗値が大幅に小さくなっておシ、良
好な特性を呈する。
度に不純物添加のなされた多結晶シリコン層を用いた従
来のものに比べて抵抗値が大幅に小さくなっておシ、良
好な特性を呈する。
なお、実施例においては、多結晶シリコン膜の下地層を
フィールド絶縁膜としての酸化シリコン層としたが、絶
縁膜であればその下にいがなる素子や配線があっても、
影響を受けることなく同様の効果を呈することは言うま
でもない。
フィールド絶縁膜としての酸化シリコン層としたが、絶
縁膜であればその下にいがなる素子や配線があっても、
影響を受けることなく同様の効果を呈することは言うま
でもない。
また、実施例においては不純物濃度を２段階とし、同一
パターンで異なる抵抗値をもつ２つの抵抗体を形成した
が、１段階あるいは３段階以上の不純物濃度をとるよう
にすることも可能である。
パターンで異なる抵抗値をもつ２つの抵抗体を形成した
が、１段階あるいは３段階以上の不純物濃度をとるよう
にすることも可能である。
このときは、順次、不純物濃度を高めていくようにし、
不純物濃度が設定値となる度毎に所定の領域（その抵抗
値をもつべき抵抗体形成領域）を絶縁被覆していくよう
にすればよい。
不純物濃度が設定値となる度毎に所定の領域（その抵抗
値をもつべき抵抗体形成領域）を絶縁被覆していくよう
にすればよい。
更に、配線部となる高融点金属薄膜としては、タングス
テンの他、モリブデン（ＭＯ）、ニオブ（Ｎｂ）、タン
タル（Ｔａ）、チタン（Ｔ１）等地の金属を用いても良
い。
テンの他、モリブデン（ＭＯ）、ニオブ（Ｎｂ）、タン
タル（Ｔａ）、チタン（Ｔ１）等地の金属を用いても良
い。
第１図乃至第７図は本発明実施例の半導体装置の製造方
法を説明するための工程斜視図である。 １・・・シリコン基板、２・・・フィールド酸化膜、３
・・・多結晶シリコン膜、４・・・第１の絶縁膜、５・
・第２の絶縁膜、６・・・配線層、Ｒ１・・・第１の抵
抗体、Ｒ２・・・第２の抵抗体。 第１図 第２図 第３図 第５図 第６図 第７図
法を説明するための工程斜視図である。 １・・・シリコン基板、２・・・フィールド酸化膜、３
・・・多結晶シリコン膜、４・・・第１の絶縁膜、５・
・第２の絶縁膜、６・・・配線層、Ｒ１・・・第１の抵
抗体、Ｒ２・・・第２の抵抗体。 第１図 第２図 第３図 第５図 第６図 第７図
Claims (2)
- （１）基体上に多結晶シリコンパターンを形成する工程
と、該多結晶シリコンパターンのうち選択された領域を
絶縁層によって被覆して抵抗体層とする抵抗体層形成工
程と、選択気相成長法により、該絶縁層によって被覆さ
れていない多結晶シリコンパターン上に高融点金属薄膜
を着膜し配線層とする工程とからなることを特徴とする
半導体装置の製造方法。 - （２）前記抵抗体層形成工程は、複数の不純物添加工程
を含み、かつ各不純物添加工程毎に、これに先立つ所望
の抵抗体層上への絶縁層形成工程を含むことにより、各
領域毎に不純物濃度の異なる抵抗体層を形成するように
したことを特徴とする特許請求の範囲第（１）項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17026784A JPS6148938A (ja) | 1984-08-15 | 1984-08-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17026784A JPS6148938A (ja) | 1984-08-15 | 1984-08-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148938A true JPS6148938A (ja) | 1986-03-10 |
Family
ID=15901766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17026784A Pending JPS6148938A (ja) | 1984-08-15 | 1984-08-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148938A (ja) |
-
1984
- 1984-08-15 JP JP17026784A patent/JPS6148938A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4643777A (en) | Method of manufacturing a semiconductor device comprising resistors of high and low resistances | |
| US4125426A (en) | Method of manufacturing semiconductor device | |
| JPS6152595B2 (ja) | ||
| JPH01143252A (ja) | 半導体装置 | |
| US4261765A (en) | Method of manufacturing a semiconductor device | |
| JPH05326849A (ja) | 半導体装置およびその製造方法 | |
| JPS6148938A (ja) | 半導体装置の製造方法 | |
| JPS6029222B2 (ja) | 固体電子装置の製造方法 | |
| GB2034519A (en) | Masking procedure for semiconductor device manufacture | |
| JPS6057227B2 (ja) | 半導体装置の製造方法 | |
| JPS59161857A (ja) | 半導体装置用配線および抵抗体 | |
| JP3147930B2 (ja) | 多結晶シリコン高抵抗素子の製造方法 | |
| JP3153921B2 (ja) | 半導体装置の製造方法 | |
| JPS63152164A (ja) | 半導体装置 | |
| JPS6236396B2 (ja) | ||
| JP3736030B2 (ja) | 半導体装置の製造方法 | |
| JPS63281424A (ja) | ポリサイド電極の形成方法 | |
| JPS6138264B2 (ja) | ||
| JPS639661B2 (ja) | ||
| JPS5932126A (ja) | 半導体装置の製造方法 | |
| JPH01268047A (ja) | ポリシリコン抵抗の形成方法 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| RU2095886C1 (ru) | Способ изготовления моп бис с прецизионными поликремниевыми резисторами | |
| JPS6328341B2 (ja) |