JPH0414863A

JPH0414863A - 半導体装置の抵抗素子形成方法

Info

Publication number: JPH0414863A
Application number: JP11792890A
Authority: JP
Inventors: Takashi Omori; 孝大森
Original assignee: Kawasaki Steel Corp
Current assignee: JFE Steel Corp
Priority date: 1990-05-08
Filing date: 1990-05-08
Publication date: 1992-01-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野］この発明は、抵抗素子を有する半導体装置の抵抗素子の
形成方法であって、抵抗素子の一部に逆接合となる領域
を有する抵抗素子を形成する方法に関する。

〔従来の技術〕

従来、不純物イオンを導入して半導体装置に抵抗素子を
形成する方法には、例えば特開昭６０−７４４６５号公
報に記載される方法があった。

すなわち、この方法によっては、まず、上面を絶縁した
基板上に多結晶シリコンを形成し、この多結晶シリコン
に、Ｎ型又はＰ型不純物を導入することにより配線とな
る低抵抗体を形成する。そして、ホトレジストにより所
定の領域をマスクし、この領域以外に、先に多結晶シリ
コンに導入した不純物イオンと反対型の不純物イオンを
重ねて導入し、この領域の低抵抗体を抵抗素子となる高
抵抗体に変化させることにより、半導体装置に抵抗素子
を形成する。

かくして、この抵抗素子の形成方法によっては、高抵抗
体と低抵抗体間のイオンの濃度勾配が低くなるために、
多結晶シリコンに不純物イオンを導入する際、この不純
物イオンがマスクした領域以外に拡散することを防止す
る効果が得られる。

〔発明が解決しようとする課題〕

しかしながら、近年、半導体装置は高集積化が進み、こ
の半導体装置に形成される抵抗素子はそのサイズが幅１
〜２μ、長さ２〜４μにまで小型化されているが、その
一方で抵抗値も１０’〜１０１２Ωの高抵抗ものが要求
されている。

そして、前記従来の抵抗素子の形成方法によっては、抵
抗素子となる高抵抗体と、その他、配線となる低抵抗体
との厚みが同一となるが、配線の断面積が小さくなると
配線抵抗が上昇するために、抵抗素子の抵抗値を上げる
手段として多結晶シリコンの厚さ自体を薄（することは
できない。従って、抵抗素子の抵抗値を上昇させるため
には抵抗素子を長（しなければならず、上記のような高
抵抗で且つ小型の抵抗素子を形成することは困難であっ
た。

また、前記従来例によって形成された抵抗素子を加工し
、高抵抗体の部分のみをエツチングすることにより抵抗
素子の厚みを薄くすることも考えられるが、抵抗素子の
強度が不足しクランク等が生じやすくなり、耐久性が低
下するために望ましい方法ではなかった。

一方、多結晶シリコンの成長過程途中において酸素をリ
ークして数人の厚さでシリコン酸化膜を形成し、その上
に多結晶シリコンを成長させる作業を繰り返すことによ
り多結晶シリコンのブレーンサイズを小さくし、もって
、抵抗値を上昇させる方法も提案されているが、同方法
では多結晶シリコンの成長過程が複雑で歩留りが悪くな
り、またエツチング形状も悪化するという問題点があっ
た。

そこで、この発明はこのような課題を考慮してなされた
ものであり、本発明の目的は、高抵抗で且つ小型の抵抗
素子を形成する一方で、抵抗素子の強度が低下すること
はなく、もって耐久性に優れ、抵抗素子形成の際の歩留
りに優れた抵抗素子を容易に形成する方法を提案するこ
とにある。

［課題を解決するための手段］この発明は、基板上に第１導電型の不純物イオンを導入
した多結晶シリコンにより、抵抗素子となる抵抗部を形
成する工程と、第２導電型の不純物イオンを、前記抵抗
部の少なくとも一部の表面から所定の深さに導入して第
２導電型領域を形成する工程と、を有してなる半導体装
置の抵抗素子形成方法を提案して、前記の課題を解決し
ている。

〔作用］第１導電型としてＮ型又はＰ型のいずれか一方の不純物
イオンを導入した多結晶シリコンにより、基板上に抵抗
素子となる抵抗部を形成する。そして、この抵抗部の少
なくとも一部に、先に導入した不純物イオンと反対型の
、第２導電型の不純物イオンを所定の深さで導入するこ
とにより、この部分に第２導電型領域を形成し、同領域
にＰＮ接合を形成する。

この状態にあっては、抵抗部に任意の方向に電流を流し
ても、第９導電型領域の一方の接合が電流を通し難いた
めに、その分、通電可能な抵抗部の断面積が減少し、も
って、抵抗素子の抵抗値が上昇する。従って、抵抗素子
の長さを長くすることなく高抵抗の抵抗素子を形成し得
るために、高集積化を達成する。

また、抵抗素子自体の厚さは最初に形成された多結晶シ
リコンの厚さのままで薄くなることばないために、強度
が低下することはなく、もって歩留り及び耐久性に優れ
た抵抗素子を形成し得る。

さらに、逆導電型領域の長さ、深さ及び幅を調整するこ
とにより、抵抗素子の抵抗値を容易に制御し得る。

〔実施例〕

次に、本発明の一実施例について、以下に説明する。第
１図（ａ）〜（Ｃ）は、本発明の一実施例に基づく抵抗
素子の形成工程の説明図である。

先ず、第１図（ａ）に示す工程を説明する。半導体の基
板１と後の工程によって形成される配線との電気的な分
離を行うために、この基板１の上面に例えばシリコン酸
化膜等の、絶縁膜２を形成し、その後、さらにこの絶縁
膜２の上面に重ねて、４００人〜６０００人のノンドー
プの多結晶シリコン３を積層する。

そして、この多結晶シリコン３に、ｌＸｌ０”〜２　Ｘ
　１０　”Ｃ１１−”程度の低ドーズ量で、第１導電型
たるリン等のＮ型不純物イオンを注入することにより、
この多結晶シリコン３を、抵抗部である高抵抗体３Ａと
する。

次いで、第１図（ｂ）の工程に移り、リソグラフィー技
術により、抵抗素子を形成する領域Ｓｌに合わせてパタ
ーニングしたホトレジストを用い（図示せず）、同９１
　Ｊｅｔ　Ｓ　＋　のマスクを行う。そして、開領域Ｓ
、以外の領域の多結晶シリコン３に、２ｘ　ｌ　Ｑ　１
５〜５　Ｘ　Ｉ　Ｑ　”ａｍ−”　　程度の高ドーズ量
で、さらにリン等のＮ型不純物イオンを注入し、この領
域のシート抵抗を下げ、低抵抗体３Ｂを形成する。一方
、上記のようにマスクされた領域Ｓ、には、不純物イオ
ンが注入されることなく、同領域ＳＩは高抵抗体３Ａと
して残存する。

さらに、第１図（Ｃ）の工程に進み、高抵抗体３Ａノ一
部の領域Ｓ２以外をホトレジストによりマスクして（図
示せず）、この領域Ｓ２の多結晶シリコン３に第２導電
型たる、ボロン等のＰ型不純物イオンが所定の深さまで
進行するように注入する。

そして、９５０〜１０００°Ｃで熱処理を行い、不純物
イオンを活性化させる。

このＰ型不純物イオンの注入によって、同領域Ｓ２は、
第２導電型領域たる逆導電型領域４となり、Ｎ型不純物
イオンが注入されている領域Ｓｌに対して接合を形成す
る。そして、この後、さらに多結晶シリコン３にホトレ
ジストをマスクして不要部分をエツチングし、高抵抗体
３Ａと通導電体領域４とにより抵抗素子Ｒを形成し、ま
た、低抵抗体３Ｂにより配線Ｗを形成する。なお、配線
パターン等の形成は、第２導電型イオンの注入前に行っ
てもよい。

ここで、この逆導電型領域４の厚さは、多結晶シリコン
３の厚さが４０００人の場合、１０００〜３０００人と
するが、この深さは不純物イオンの打ち込み速度や打ち
込み時間を制御することにより調整することができる。

また、この逆導電型領域４の長さ及び幅は、ホトレジス
トのサイズを換えることにより容易に調整することがで
きる。

かくして、逆導電型領域４は任意の方向に電流を流して
も電流が流れ難くなり、先に形成された高抵抗体３Ａは
、この逆導電型領域４の厚さ分だけ断面積が減少するた
めに、抵抗値をより高くすることかできる一方、抵抗素
子Ｒ自体の厚さは、多結晶シリコン３の厚さのままで薄
くなることはないために、強度が低下することはなく、
もって耐久性及び歩留りに優れた半導体装置を生産する
ことができる。

また、抵抗素子の抵抗値は、逆導電型領域４の深さ、長
さ及び幅を変化させることにより容易に制御することが
でき、容易に所望の抵抗値を設定することができる。

なお、本実施例においては、逆導電型領域４を一箇所に
形成したが、本発明の方法はこれに限られるものではな
く、間隔をおいて複数箇所に形成してもよい。

また、本実施例においては、先に注入する第１導電型の
不純物イオンをＮ型とし、後から注入する第２導電型の
不純物イオンをＰ型としたが、これら不純物イオンの型
を反対にして、先にＰ型のものを注入し、後にＮ型のも
のを注入することもできるのは勿論である。

〔発明の効果］以上説明したように、本発明の抵抗素子の形成方法によ
っては、抵抗素子の一部に第２導電型領域を形成し通電
する抵抗部の断面積を小さくすることにより、抵抗素子
の長さを長くすることなく高抵抗の抵抗素子を得ること
ができ、高集積化を達成できる。また、抵抗素子自体の
厚さを１くする必要はないために、抵抗素子の強度が低
下することはなく、もって、耐久性に優れた抵抗素子を
形成することができる。

また、本発明によっては、反対型の不純物イオンを導入
するだけで容易に高抵抗の抵抗素子を形成することがで
きるために、抵抗素子の形成工程が単純となり歩留りよ
く抵抗素子を形成することができる。

また、第２導電型領域の深さ、長さ及び幅を変化させる
ことにより、抵抗素子の抵抗値を容易に制御するとかで
きる効果も有する。

【図面の簡単な説明】

第１図は本発明の一実施例における抵抗素子の形成工程
の説明図である。図中、１は基板、２は絶縁膜、３は多結晶シリコン、３
Ａは高抵抗体（抵抗部）、３Ｂは低抵抗体、４は逆導電
型領域（第２導電型領域）である。

Claims

【特許請求の範囲】

（１）半導体装置に抵抗素子を形成する方法において、
基板上に第１導電型の不純物イオンを導入した多結晶シ
リコンにより、抵抗素子となる抵抗部を形成する工程と
、第２導電型の不純物イオンを、前記抵抗部の少なくと
も一部の表面から所定の深さに導入して第２導電型領域
を形成する工程と、を有してなることを特徴とする半導
体装置の抵抗素子形成方法。