JPS582056A - 回路選択可ｉｃパツケ−ジ方式 - Google Patents
回路選択可ｉｃパツケ−ジ方式Info
- Publication number
- JPS582056A JPS582056A JP9823781A JP9823781A JPS582056A JP S582056 A JPS582056 A JP S582056A JP 9823781 A JP9823781 A JP 9823781A JP 9823781 A JP9823781 A JP 9823781A JP S582056 A JPS582056 A JP S582056A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuits
- input
- development
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、回路選択化ＩＣパッケージ方式に関するもの
である。
である。
従来、パッケージ化した集積回路は、一つの機能を有す
る回路のみを含んでいる。しかし、最近のＩＣ化技術の
発達により、１ケのチップに多数の回路素子を集積でき
るようになった。
る回路のみを含んでいる。しかし、最近のＩＣ化技術の
発達により、１ケのチップに多数の回路素子を集積でき
るようになった。
一方パッケージは、大きさは入出力端子のビン数でその
大きざが決まり、チップに比し大きなものである。バツ
〃−ジ化された集積回路の価格はチップの集積度に殆ど
依存しなく、むしろパッケージに依存している場合が多
い。
大きざが決まり、チップに比し大きなものである。バツ
〃−ジ化された集積回路の価格はチップの集積度に殆ど
依存しなく、むしろパッケージに依存している場合が多
い。
本発明の目的は、１つのＩＣ中に複数の機能を含ませ、
目的に応じて求める機能を選択できるＩＣを実現し、Ｉ
Ｃ開発の際の費用を大幅に低減できる回路選択可ＩＣパ
ッケージ化方式を提供することにある。
目的に応じて求める機能を選択できるＩＣを実現し、Ｉ
Ｃ開発の際の費用を大幅に低減できる回路選択可ＩＣパ
ッケージ化方式を提供することにある。
本発明は１つのＩＣパンケージ中に、複数の回路機能を
もち、かつそれらの機能を動作させるための入出力信号
を外部の電気信号により切り替え、ＩＣの外部端子を複
数の回路が共有している様な動作を行なうことかできる
チップを収納し、こｎにより、１つのＩＣで、外部電気
信号を設定することにより、目的とする機能を行なわせ
ることができ、多くのＩＣを開発する必要がある場合に
は、その開発を格段に減らせる可能性を有するものであ
る。
もち、かつそれらの機能を動作させるための入出力信号
を外部の電気信号により切り替え、ＩＣの外部端子を複
数の回路が共有している様な動作を行なうことかできる
チップを収納し、こｎにより、１つのＩＣで、外部電気
信号を設定することにより、目的とする機能を行なわせ
ることができ、多くのＩＣを開発する必要がある場合に
は、その開発を格段に減らせる可能性を有するものであ
る。
本発明の構成例を図に示す。この回路は４つの回路を２
ビツトの選択信号をデコードした信号により選択する回
路である。選択は、入・出カピンを選択することにより
行なわれる。このような構成にすると、１つの入出力ピ
ンを多くの回路が共有できＩＣのピンを低減することが
できる。
ビツトの選択信号をデコードした信号により選択する回
路である。選択は、入・出カピンを選択することにより
行なわれる。このような構成にすると、１つの入出力ピ
ンを多くの回路が共有できＩＣのピンを低減することが
できる。
従来１つのＩＣにのせることができる機能はＩＣのビン
数により制限されていたため、多くの機能をもつ回路を
ＬＳＩ化する場合、複数個の別の種類のＩＣを開発する
必要があった。本方式によれば、同じＩＣを外部電気信
号により別の機能をもつＩＣとして使えるため、１つの
ＩＣを開発するのみでよい。このため、開発費が大幅に
低減できる効果を有するものである。
数により制限されていたため、多くの機能をもつ回路を
ＬＳＩ化する場合、複数個の別の種類のＩＣを開発する
必要があった。本方式によれば、同じＩＣを外部電気信
号により別の機能をもつＩＣとして使えるため、１つの
ＩＣを開発するのみでよい。このため、開発費が大幅に
低減できる効果を有するものである。
図は、人力１．出力１の異なる４つの回路を２ビツトの
電気信号により、切り替えることができる本発明の実施
例の回路の構成図である。 １・・・ＩＣ人力ピン、 ２・・・ＩＣ人力ピン、
Ｓ・・・ 〃 ４・・・ＩＣ出力ピン、５
・・・回路１、 ６・・・回路２．７・・・回
路５、 ８・・・回路４．９・・・デコーダ、
１ｏ・・・ＡＮＩ）ゲート、１１・・・ＡＮＤゲー
ト、 １２・・・ ＃：１５・・・ 〃
１４・・・ １１５… ｌ
１６・・・ 〃１７・・・ 〃１８・・
・ＯＲゲート。 代理人弁理士 薄 田ごｒ捧 、ｉ。
電気信号により、切り替えることができる本発明の実施
例の回路の構成図である。 １・・・ＩＣ人力ピン、 ２・・・ＩＣ人力ピン、
Ｓ・・・ 〃 ４・・・ＩＣ出力ピン、５
・・・回路１、 ６・・・回路２．７・・・回
路５、 ８・・・回路４．９・・・デコーダ、
１ｏ・・・ＡＮＩ）ゲート、１１・・・ＡＮＤゲー
ト、 １２・・・ ＃：１５・・・ 〃
１４・・・ １１５… ｌ
１６・・・ 〃１７・・・ 〃１８・・
・ＯＲゲート。 代理人弁理士 薄 田ごｒ捧 、ｉ。
Claims (1)
- １、 複数の独立機能回路を１ケのチップに集積して、
パンケージ化し、各回路に対応する異なる電気信号を対
応させ、該電気信号の入力端子ヲバクケージの端子に設
け、入力の該電気信号に対応する機能回路の入出力端子
をパッケージの端子に対応させたことを特徴とする回路
選択可ＩＣパッケージ方方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9823781A JPS582056A (ja) | 1981-06-26 | 1981-06-26 | 回路選択可ｉｃパツケ−ジ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9823781A JPS582056A (ja) | 1981-06-26 | 1981-06-26 | 回路選択可ｉｃパツケ−ジ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS582056A true JPS582056A (ja) | 1983-01-07 |
Family
ID=14214345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9823781A Pending JPS582056A (ja) | 1981-06-26 | 1981-06-26 | 回路選択可ｉｃパツケ−ジ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582056A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6211612A (ja) * | 1985-07-10 | 1987-01-20 | Toshiba Mach Co Ltd | 射出成形用高混練スクリュ |
-
1981
- 1981-06-26 JP JP9823781A patent/JPS582056A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6211612A (ja) * | 1985-07-10 | 1987-01-20 | Toshiba Mach Co Ltd | 射出成形用高混練スクリュ |
| JPH0576408B2 (ja) * | 1985-07-10 | 1993-10-22 | Toshiba Machine Co Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0582660B1 (en) | Device and method for multiplexing pins for in-system programming | |
| EP0096225B1 (en) | Interlaced programmable logic array having shared elements | |
| JPH0754829B2 (ja) | 集積回路チップ用の入力回路および集積回路チップの入力ピンに多機能性を与えるための方法 | |
| JPH0191525A (ja) | プログラマブル論理素子 | |
| US4093993A (en) | Bit-slice type large scale integrated circuit with multiple functions on a one-chip semiconductor device | |
| US4644192A (en) | Programmable array logic with shared product terms and J-K registered outputs | |
| JPS582056A (ja) | 回路選択可ｉｃパツケ−ジ方式 | |
| US6351799B1 (en) | Integrated circuit for executing software programs | |
| US4309629A (en) | MOS Transistor decoder circuit | |
| JPS5661151A (en) | Package semiconductor integrated circuit | |
| JPH02226753A (ja) | マルチチップパッケージ | |
| JPS62192085A (ja) | ビツト処理回路 | |
| EP0070458A2 (en) | Single chip microcomputer | |
| JPS6441257A (en) | Lsi | |
| JPS5613586A (en) | Semiconductor memory circuit | |
| JPS59128464A (ja) | 半導体集積回路のテスト入力回路 | |
| JPH01117525A (ja) | チップセレクト入力付デコード回路 | |
| KR200225315Y1 (ko) | 롬 테이블을 이용한 어드레스 디코더 | |
| JPS60145726A (ja) | 論理回路 | |
| JPS5715440A (en) | Semiconductor device | |
| JPS6482247A (en) | State setting circuit | |
| JPS60236185A (ja) | 出力ビツト可変半導体メモリ | |
| JPS63207167A (ja) | 半導体集積回路 | |
| JPH03185696A (ja) | 半導体装置 | |
| JPH022430A (ja) | 半導体集積回路装置 |