JPH022430A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH022430A JPH022430A JP63141713A JP14171388A JPH022430A JP H022430 A JPH022430 A JP H022430A JP 63141713 A JP63141713 A JP 63141713A JP 14171388 A JP14171388 A JP 14171388A JP H022430 A JPH022430 A JP H022430A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- everchip
- product
- module
- product chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000011156 evaluation Methods 0.000 claims description 16
- 238000011161 development Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 5
- 238000012938 design process Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 239000011093 chipboard Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路方式に関するもので、例えば
マイクロコンピュータのようにハードウェア又はソフト
ウェア開発に不可欠な評価用マイクロコンピュータに利
用し′Ｃ特に有利な技術に関するものである。
マイクロコンピュータのようにハードウェア又はソフト
ウェア開発に不可欠な評価用マイクロコンピュータに利
用し′Ｃ特に有利な技術に関するものである。
従来の技術では製品チップを改造してエバチップを設計
する場合、又は製品チップとゲートアレイ等の別チップ
又は回路を組合わせ又エバチップを構成する場合の方法
がある。しかしこれらは製品チップ以外の別チップ又は
基板を新規に設計することが必要となり設計効率がよ（
なり上に特性の面で製品チップと異なっ又いた。
する場合、又は製品チップとゲートアレイ等の別チップ
又は回路を組合わせ又エバチップを構成する場合の方法
がある。しかしこれらは製品チップ以外の別チップ又は
基板を新規に設計することが必要となり設計効率がよ（
なり上に特性の面で製品チップと異なっ又いた。
例エバエミュレーション用のエバチップに関しては、特
開昭６１−０７７９３３号がある。
開昭６１−０７７９３３号がある。
本発明の目的はエバチップモジュールト称すエバチップ
専用のエリアを用意し、製品チップを内部へ組み込むこ
とによりエバチップの設計を行うことにある。これによ
り製品チップの開発完了時にエバモジュールを組合せる
ことにより容易にエバチップを構成することが可能とな
る。又エバチップ／ｌ！！品チップ切換スイッチをもう
け、これの切換えＫよりエバチップでありながら製品チ
ップとしても使用できることにより、製品チップのデバ
ッグをエバチップにて行うことも可能になる。
専用のエリアを用意し、製品チップを内部へ組み込むこ
とによりエバチップの設計を行うことにある。これによ
り製品チップの開発完了時にエバモジュールを組合せる
ことにより容易にエバチップを構成することが可能とな
る。又エバチップ／ｌ！！品チップ切換スイッチをもう
け、これの切換えＫよりエバチップでありながら製品チ
ップとしても使用できることにより、製品チップのデバ
ッグをエバチップにて行うことも可能になる。
更にユーザから見たメリットとし工、製品チップのｘ１
０ｍ子がそのままエバチップ端子として入出力されるた
め、機能的に１００％同等及び性能。
０ｍ子がそのままエバチップ端子として入出力されるた
め、機能的に１００％同等及び性能。
特性的にも同等となり、エバチップ（エミユレーシヨン
）から量産まで一貫した評価が可能となる。
）から量産まで一貫した評価が可能となる。
（従来方式だとＩ１０形状のオプション等の相違及び特
性の相違がある。） 〔課題を解決するための手段〕 上記目的は、製品共通に使用できるエバモジエールを準
備することにある。このモジエール内に製品の本体チッ
プを内蔵する手法により大幅なメリットが生じる。又モ
ード切替え端子を設けることによりエバチップベより本
体チップの機能を１００％評価できるため、デバッグ効
率が上がり品質的にも短期間にて向上させることが可能
となる。
性の相違がある。） 〔課題を解決するための手段〕 上記目的は、製品共通に使用できるエバモジエールを準
備することにある。このモジエール内に製品の本体チッ
プを内蔵する手法により大幅なメリットが生じる。又モ
ード切替え端子を設けることによりエバチップベより本
体チップの機能を１００％評価できるため、デバッグ効
率が上がり品質的にも短期間にて向上させることが可能
となる。
〔作用〕
上記手段でエバチップを評価することにより。
製品チップの評価もモード切替えにより実現できる。ま
た、製品チップを内蔵するため、１製品の開発方法で２
つの製品が同時に開発でき、大幅な設計効率の向上とな
る。
た、製品チップを内蔵するため、１製品の開発方法で２
つの製品が同時に開発でき、大幅な設計効率の向上とな
る。
以下、本発明の実施例を第１図により説明する。
本発明では標準化されたエバチップモジュールと個々の
製品チップをデータ上で合成しエバチップ１を構成する
。この断固１の様に製品チップ２内にポンディングパッ
ド３及びエバチップモジュールｌ内部にモード専用切替
端子４が存在する。エバチップモジエール１のサイズ、
パッドの数及び位置、必要な論理セルの種類は標準化さ
れ−Ｃ（・るため、基本的に製品チップデータが完成す
れば短期間で容易にエバチップデータを作成でき、設計
工数の低減が可能となる。また、エバチップ１にて製品
チップ２の機能を１００％評価するためにモード切替専
用端子４がある。モード切替端子４とその端子に対応す
るＲＯＭの入出力回路５との間に、エバチップ専用入出
力制御回路６が設けられている。本実施例では内蔵ＲＯ
Ｍとエバチップ用外付けＲＯＭの切替えをモード切替専
用端子４で行い、内蔵ＲＯＭ選択時には製品チップ用の
Ｉ１０端子以外は選択されないように工夫されている。
製品チップをデータ上で合成しエバチップ１を構成する
。この断固１の様に製品チップ２内にポンディングパッ
ド３及びエバチップモジュールｌ内部にモード専用切替
端子４が存在する。エバチップモジエール１のサイズ、
パッドの数及び位置、必要な論理セルの種類は標準化さ
れ−Ｃ（・るため、基本的に製品チップデータが完成す
れば短期間で容易にエバチップデータを作成でき、設計
工数の低減が可能となる。また、エバチップ１にて製品
チップ２の機能を１００％評価するためにモード切替専
用端子４がある。モード切替端子４とその端子に対応す
るＲＯＭの入出力回路５との間に、エバチップ専用入出
力制御回路６が設けられている。本実施例では内蔵ＲＯ
Ｍとエバチップ用外付けＲＯＭの切替えをモード切替専
用端子４で行い、内蔵ＲＯＭ選択時には製品チップ用の
Ｉ１０端子以外は選択されないように工夫されている。
モード切替方法としてプログラムにてソフト的に行うこ
とも可能である。
とも可能である。
すなわち、本発明はエバチップを評価することにより、
製品チップの評価もモード切替えにより実現できる。又
製品チップを内蔵するため１製品の開発パワーで２つの
製品が同時開発でき大幅な設計効率同上となる。
製品チップの評価もモード切替えにより実現できる。又
製品チップを内蔵するため１製品の開発パワーで２つの
製品が同時開発でき大幅な設計効率同上となる。
第１図は本発明の実施例を示す図である。
１・・・エバチップ、２・・・製品チップ、３・・・ポ
ンディングパッド、４・・・モード専用切替端子、５・
・・入出力回路、６・・・エバチップ専用入出力制御回
路。 第 １ 図
ンディングパッド、４・・・モード専用切替端子、５・
・・入出力回路、６・・・エバチップ専用入出力制御回
路。 第 １ 図
Claims (1)
- １、外部装置をアクセスするためのインターフェースを
有するデータ処理機能を内蔵する評価用半導体集積回路
装置であって製品チップを内蔵し、さらに製品チップ機
能／評価チップ機能を切替え可能とするモード切替機能
を有することにより、評価チップにて製品チップの評価
が可能となり、同一機能、特性を有する製品チップの開
発も容易に実現できることを可能とする半導体集積回路
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63141713A JPH022430A (ja) | 1988-06-10 | 1988-06-10 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63141713A JPH022430A (ja) | 1988-06-10 | 1988-06-10 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022430A true JPH022430A (ja) | 1990-01-08 |
Family
ID=15298469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63141713A Pending JPH022430A (ja) | 1988-06-10 | 1988-06-10 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022430A (ja) |
-
1988
- 1988-06-10 JP JP63141713A patent/JPH022430A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4527234A (en) | Emulator device including a semiconductor substrate having the emulated device embodied in the same semiconductor substrate | |
| JPH022430A (ja) | 半導体集積回路装置 | |
| JP2000332192A (ja) | マルチチップ型半導体装置 | |
| US6845496B2 (en) | Semiconductor integrated circuit device using programmable peripheral control | |
| EP0633529B1 (en) | Emulation system for microcomputer | |
| JP2601792B2 (ja) | 大規模集積回路装置 | |
| JPS63108741A (ja) | 半導体集積回路装置 | |
| JPH04219045A (ja) | 大規模集積回路装置及び大規模集積回路装置用エミュレータ装置 | |
| US7755177B2 (en) | Carrier structure of SoC with custom interface | |
| US20220337249A1 (en) | Chained command architecture for packet processing | |
| JPS6293736A (ja) | 開発用半導体装置の製造方法 | |
| CN111352878B (zh) | 数字信号处理***及方法 | |
| JPH0346350A (ja) | 半導体集積回路装置 | |
| JPH01293647A (ja) | 半導体装置 | |
| JPH0358141A (ja) | ユーザ用ロジックつき集積回路 | |
| JPS6120781Y2 (ja) | ||
| JPH06175871A (ja) | エミュレーション装置 | |
| JPS582056A (ja) | 回路選択可ｉｃパツケ−ジ方式 | |
| JP2582295B2 (ja) | 半導体集積回路装置 | |
| JPH05334460A (ja) | シングルチップマイクロコンピュータ | |
| JPS61160951A (ja) | 集積回路装置 | |
| JPH0364062A (ja) | 半導体集積回路装置 | |
| JPH02158844A (ja) | マイクロコントローラ | |
| JP2005134983A (ja) | Ｌｓｉ評価ボード装置 | |
| JPH0323658A (ja) | 半導体集積回路装置 |