JPS5817673A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPS5817673A
JPS5817673A JP11528281A JP11528281A JPS5817673A JP S5817673 A JPS5817673 A JP S5817673A JP 11528281 A JP11528281 A JP 11528281A JP 11528281 A JP11528281 A JP 11528281A JP S5817673 A JPS5817673 A JP S5817673A
Authority
JP
Japan
Prior art keywords
oxide film
film
gate
silicon oxide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11528281A
Other languages
English (en)
Inventor
Tadashi Utagawa
忠 歌川
Jiro Yoshida
二朗 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP11528281A priority Critical patent/JPS5817673A/ja
Publication of JPS5817673A publication Critical patent/JPS5817673A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電界効果トランジスタに係り、特にチャンネル
が二重拡散法で形成される場合に、絶縁ゲートをシリコ
ン酸化膜−オキシナイトライド膜−シリコン酸化膜の多
層構造にすることによって、素子製造上熱処理工程によ
り基板表面の不純物の再分布を防止し、またチャンネル
内の不純物濃度の制御と、スレッシェホールド電圧の制
御およびパスチスルー現象の抑制を容易にすると＃に、
耐圧、漏れ電流特性を改善し、素子歩留を高める事を可
能とし丸構造に嘴するものである。
通常二重拡散法によってチャンネルを形成する電界効果
トランジスタに於いては、シリコン酸化膜（８ｉ０２）
　、シリコンナイトライド膜（Ｓｉ３Ｎ４）等を拡散マ
スクとして、二重拡散法によってチャンネルを形成した
後、その上部に絶縁ゲートを作る方法と、先に絶縁ゲー
トを形成した後にこの絶縁ゲートを拡散マスクとして二
重拡散を行ないゲートの下にチャンネルを形成する二つ
の方法がある。
前者の方法は通常の二重拡散法によって作られるトラン
ジスタや電界効果トランジスタの製法であり素子の製作
は容易であるが、絶縁ゲートを形成する際の熱酸化工機
により基板表面の不純物の再分布が起秒、チャンネル内
の不純物濃度の制御が難しくなり、その結果スレッシェ
ホールド電圧や高バイアス時のチャンネル部のパンチス
ルー現象の制御が峻しくなる。これに対し、後者の方法
を用ｉると熱処理による不純物の再分布は防止でき、ス
レッシェホールド電圧の制御とパンチスルー効果の抑制
の面で信頼性は向上するが、ゲート酸化膜の厚さが薄り
丸めに、その上にポリシリコン等の電極を形成しチャン
ネル部形成のための拡散を行なうと、不純物がゲート酸
化膜を突き抜けたり、またポリシリコンとゲート酸化膜
の界面に沿って拡散し九不純物がゲート酸化膜を突き抜
けて基板に達する問題点が発生する。
後者の方法を用いる際に問題となるもう１つの点はノー
ス領域を形成する場合拡散不純物源としてＧ〕法によ１
１　Ｐ２Ｏ膜や８８Ｇ膜でソース領域を形成し、そのＰ
２Ｏ，ＢＳＧ膜を除去する際、薬品処理によってゲート
電極直下の酸化膜にもエツチングがおよびソース領域を
形成した場合に所望の形状が得られずチャンネル長も、
不均一となることとゲート電極と基板の間の短絡原因と
もなる。
一方、上述した二つの方法以外に絶縁ゲートをシリコン
酸化膜（８１０２）とシリコン窒化ＩＥ（Ｓｉ３Ｎ４）
およびシリコン酸化膜（Ｓｉ０２）を多段に重ねた多層
構造にする方法がある。この方法では、　５１３Ｎ４膜
が不純物拡散係数が小さいと云う利点があ抄、その丸め
に絶縁ゲートを不純物が突き抜け、別基板に拡散する事
を防止でき、また８１ｓＮ４ｇは。
８ｉ０２１［に比ベエッチングの際には侵されずゲート
電極と基板間の短絡は防ぐことができるが、周知ｏｓ　
Ｋ　金１１４−８１ｓＮ４−８１０ｚ−８１構造ｔｉ　
ＭＮＯＳ　構ｊｔ　ト呼ばれ８１０．膜が薄い場合には
Ｓ　ｌｏ２膜を通して侵入した電荷がＳ　ｌ　３Ｎ４−
８１０２界面に蓄積しメモリー効果を持つ丸。この効果
は８ｉ３Ｎ４−ｓｉ０２構造を電界効果トランジスタの
絶縁ゲートとして使用する場合には、スレッシェホール
ド電圧の変動を生じるため素子の信頼性を低下させる。
信頼性を向上させるためには８１０２膜を５ｏｏＸ以上
の厚さで形成し、８１０２中のアルカリイオン等の浸入
を防止すれば、メモリー効果によるスレッシェホールド
電圧の変動を十分小さくし得るが、８１０２膜を５００
＾制御する峻しさと、８１０２−ｓｉｓＮ４−８層０ｇ
　多１ｉｉ１　’ｌ　　）　構造ノ丸め、ゲート膜の厚
ｉさが増し、ゲート容量が大きな問題がある。
これらの問題点を第１図に示す、第１図（ａ）はゲート
酸化膜２を突き抜けて不、細物が基板３に拡散すること
を示しており、この現象は１で示したゲート電極をポリ
シリコンで形成し、４で示したペース拡散層が深い場合
に最っとも問題となる。第２１伽）はゲート電極１の下
にゲート酸化膜２が不必要にエツチングされ九場合５で
示し、二重拡散法によるソース領域６を形成した場合に
形状が異やチャンネル長７が不均一となる。又、図中８
で示し九様な現象が生じるとペース領域４とソース領域
６が短絡する原因ともなり一方ゲート電極と基板の間の
短絡原因ともなり得る。
本発明は上記問題点を解決する丸めになされ九もので１
ｈり、絶縁ゲートをシリコン酸化膜８１０２−シリコン
オキシナイトライド膜（８ｉｘＯｙＮｚ）−シリコン酸
化膜ｓｉｏ、と順次積み重ねた多層構造とすることによ
）、ゲート酸化膜を突き抜ける拡散を防止すると共にゲ
ート酸化膜へのエツチングの食い込みを小さく押え、ア
ルカリイオン等の浸入を防止スる。ｔたスレッシェホー
ルド電圧の変動を無くし信頼性の高い二重拡散型電界効
果トランジスタを提供するものである。
以下に図を参照して本発明について説明する。
第２図に示し九のは絶縁ゲートをシリコン酸化膜−シリ
コンオキシナイトライド膜−シリコン酸化膜と順次積み
重ねた多層構造とした例である。
この例では絶縁ゲートは２１．２２で示した５ｔＯ２層
間に形成された図中２３で示したシリコンオキシナイト
ライド膜の３層で形成したものである。
本発明がシリコンオキシナイトライド膜２３をシリコン
酸化膜２１．２２の間にはさみ込んだ構造としたのは、
シリコンオキシナイトライド膜は、不純物拡散係数がナ
イトライド膜と同じで極めて小さいため絶縁ゲート２７
を突きぬけて不純物が８ｉ基板２６に拡散されるのを防
止できると共にエツチングの際にも浸され１いため二重
数歌によるチャンネル長の制御が容易である。また薄い
ゲート絶縁膜構造が可能のためゲート容量が大なくなる
ことが防げる一方、５ｉｎ２膜を通して電荷が浸入でき
ず、スレッシ−ホールド電圧の変動を無くし素子の信頼
性を大きく向上させる。
第２図に示した多層構造の絶縁膜ゲートは実際に次のよ
うにして作製できる。Ｓｉ基板２６上のゲート酸化ｌ［
２１は通常のゲート酸化膜を生成する場合と同様に塩酸
を含んだ酸素雰囲気中で熱酸化によってシリコン酸化膜
２１を生成し、その上にシラン（Ｓ這Ｈ４）アンモニア
（Ｐａ（Ｂ）系にＮｏ　、Ｎｏ２　、Ｎ２０２などの酸
化窒素化合物を６〜０．１襲含む窒素ま九は水素ガスを
含有せしめて、シリコンオキシナイトライド膜２３を生
成すると共に、直ちｙＣＮＨ３とＮＯ，ＦＭ）２．Ｎｚ
０２　ノ酸化窒素化合物ｔ　除’ｌｉ　Ｓ　１Ｈｉ−Ｏ
ｚ系によってシリコン酸化膜２２を生成してシリコン酸
化膜−シリコンオキシナイトライド膜−シリコン酸化膜
の多層構造のゲート膜を絶縁膜を作るシリコンオキシナ
イトライド膜上の酸化膜は別Ｈ４−０２系で生成し九が
、塩酸を含んだ酸素雰囲気中で生成しても良い。
以上の工程によって多層構造を持つ絶縁ゲートは形成さ
れるが、このような絶縁ゲートを用いることによって、
１）拡散不純物が絶縁ゲート膜を突き抜けて８五基板２
６４Ｃ拡散されるのを防止する。
２）熱処理工程によｐ基１Ｎ２６表面の不純物の再分布
を防止する。３）エツチングの際ゲート膜は侵されない
丸め二重数歌によりチャンネル長２８の制御が容易とな
る。４）ゲート電極２７と基板２６閣の短絡が防止でき
る。５）薄いゲート絶縁膜が可能のためゲート容量が大
きくなることが防止できる。
６）　ＭＮＯ８ｍ造と異る丸めゲート酸化膜２１を通し
て侵入し丸電荷の蓄積が起らずスレッシュホールド電圧
ゐ変動が生じないなど数多くの極めて有効な効果を奏し
得るものである。
この発明は上述したような電界効果トランジスタのみに
適用されるものではなく通常のプレーナ構造のトランジ
スタや、二重拡欽法で作製される構造の半導体素子の製
造などに適用できることは熱論である。
【図面の簡単な説明】
ｆＩＩ＆１図（１）　（ｂ）は従来の方法によって処理
した電界効果トランジスタの状態を示す図、第２図は本
実―の方法による電界効果トランジスタの状態を示す閣
である。１はゲート電極、２はゲート酸化膜、３は基板
、４はベース領域、５は不必要にエツチングされたゲー
）酸化膜、６はソース領域、７はチャンネル長、８はベ
ース領域とソース領域が短絡し丸状ｌＩを示し、２１．
２２は絶縁ゲート鹸化膜、２３はシリコンオキシナイト
ライド膜、２４はベース領域、２５はソース領域、２６
は基板、２７はゲート電極、２Ｂはチャンネル長を示す
。 代理人　弁理士　　則　近　憲　佑 （ほか１名） 第１図 ２グ　　　２５　２り

Claims (1)

    【特許請求の範囲】
  1. １つの伝導型の半導体基板と、鍍基板の１つの表面から
    広がりている反対の伝導型を有する第１の領域と、該第
    １の領域内に該第１の領域と反対の伝導型を有する第２
    の領域と、前記第１．第２の領域の形成するＰＮ接合と
    、前記第１の領域と基板とが形成するＰＮ接合の両者を
    被覆する絶縁層と、鋏絶縁上に形成される導電性物質か
    らなるゲート電極を備え、骸絶縁曖をシリコン酸化膜−
    シ１７　ｊンオキシナイトツイド膜（８１ｘＯｙＮｉ）
    　−シリコン酸化膜と順次積み震なり九多層構造とし九
    ことを特徴とする電界効果トランジスタ。
JP11528281A 1981-07-24 1981-07-24 電界効果トランジスタ Pending JPS5817673A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11528281A JPS5817673A (ja) 1981-07-24 1981-07-24 電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11528281A JPS5817673A (ja) 1981-07-24 1981-07-24 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPS5817673A true JPS5817673A (ja) 1983-02-01

Family

ID=14658796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11528281A Pending JPS5817673A (ja) 1981-07-24 1981-07-24 電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPS5817673A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150964A (ja) * 1986-12-15 1988-06-23 Texas Instr Japan Ltd 半導体装置
US4868619A (en) * 1984-11-21 1989-09-19 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
US5319229A (en) * 1991-08-22 1994-06-07 Noriyuki Shimoji Semiconductor nonvolatile memory with wide memory window and long data retention time
US5319230A (en) * 1991-09-11 1994-06-07 Rohm Co., Ltd. Non-volatile storage device
US5387540A (en) * 1993-09-30 1995-02-07 Motorola Inc. Method of forming trench isolation structure in an integrated circuit
US5712208A (en) * 1994-06-09 1998-01-27 Motorola, Inc. Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants
US5726087A (en) * 1992-04-30 1998-03-10 Motorola, Inc. Method of formation of semiconductor gate dielectric

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868619A (en) * 1984-11-21 1989-09-19 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
JPS63150964A (ja) * 1986-12-15 1988-06-23 Texas Instr Japan Ltd 半導体装置
US5319229A (en) * 1991-08-22 1994-06-07 Noriyuki Shimoji Semiconductor nonvolatile memory with wide memory window and long data retention time
US5319230A (en) * 1991-09-11 1994-06-07 Rohm Co., Ltd. Non-volatile storage device
US5726087A (en) * 1992-04-30 1998-03-10 Motorola, Inc. Method of formation of semiconductor gate dielectric
US5387540A (en) * 1993-09-30 1995-02-07 Motorola Inc. Method of forming trench isolation structure in an integrated circuit
US5436488A (en) * 1993-09-30 1995-07-25 Motorola Inc. Trench isolator structure in an integrated circuit
US5712208A (en) * 1994-06-09 1998-01-27 Motorola, Inc. Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants

Similar Documents

Publication Publication Date Title
JPS5946107B2 (ja) Ｍｉｓ型半導体装置の製造法
JPH0638496B2 (ja) 半導体装置
JPH03286536A (ja) 半導体装置およびその製造方法
JPS5817673A (ja) 電界効果トランジスタ
JP3050165B2 (ja) 半導体装置およびその製造方法
JP2889295B2 (ja) 半導体装置及びその製造方法
JPH098135A (ja) 半導体装置の製造方法
JPH05304158A (ja) 半導体装置およびその製造方法
JPS6331944B2 (ja)
JP2968548B2 (ja) 半導体装置及びその製造方法
JPS63241965A (ja) 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法
JPH06163576A (ja) 半導体装置の製造方法
JPS62296472A (ja) 半導体装置の製造方法
JPH10256537A (ja) 半導体装置およびその製造方法
JPS6156448A (ja) 相補型半導体装置の製造方法
JPS6039868A (ja) 半導体装置の製造方法
JP3030569B2 (ja) 不揮発性半導体メモリの製造方法
JPS6068656A (ja) 半導体装置の製造方法
JPH11176959A (ja) 半導体装置の製造方法
JPH01179363A (ja) 絶縁ゲート型電界効果トランジスタ及びその製造方法
JPH03276680A (ja) 半導体装置およびその製造方法
JPS6238857B2 (ja)
JPH10173171A (ja) 半導体装置の製造方法および半導体装置
JPH025411A (ja) 半導体装置の製造方法
JPH08125168A (ja) 半導体装置及びその製造方法