JPS58109254U - フエ−スダウン接続形チツプ用チツプキヤリヤ− - Google Patents

フエ−スダウン接続形チツプ用チツプキヤリヤ−

Info

Publication number
JPS58109254U
JPS58109254U JP506982U JP506982U JPS58109254U JP S58109254 U JPS58109254 U JP S58109254U JP 506982 U JP506982 U JP 506982U JP 506982 U JP506982 U JP 506982U JP S58109254 U JPS58109254 U JP S58109254U
Authority
JP
Japan
Prior art keywords
chip
face
chip carrier
dimension
down connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP506982U
Other languages
English (en)
Inventor
草野　正昭
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to JP506982U priority Critical patent/JPS58109254U/ja
Publication of JPS58109254U publication Critical patent/JPS58109254U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来公知のチップキャリヤーの断面図第２図は
本考案でなるチップキャリヤーの一実施例を示す断面図
、第３図はその平面図、第４図は本考案のキャビティ寸
法を示す断面図、第５図は、導体パターンにはんだ層を
形成した断面図である。 １１・・・・・・第１のセラミック層、１２・・・・・
・第２のセラミック層、１３・・・・・・セラミックキ
ャップ、１５・・・・・・フェースダウン接続形集積回
路チップ、１６・・・・・・第１の導体パターン、１６
Ａ・・・・・・チップ接続ペターン、１７・・・・・・
第２の導体パターン、１−８′・・・・・・封止用導体
パターン、１９・・・・・・外部接続用導体パターン、
２０・・・・・・はんだ接続部、２１・・・　　　。 ・・・はんだ封止層、２２・・・・・・はんだ層、Ｗ・
・・・・・チップ電ｔ１寸Ｌ　ｓ・・・・・・スペース
、Ｃ・・・・・・キャビティ寸法。

Claims (1)

    【実用新案登録請求の範囲】
  1. フェースダウン形集積回路チップのはんだ電極と接続す
    る第１の導体パターンを形成した第１のセラミック層と
    、該第１のセラミック層上に封止用の第２の導体パター
    ンを形成したチップ収納キャビティを有する第２のセラ
    ミック層より成り、該キャビティ寸法とチップ外形寸法
    とのスペースを、チップ電極寸法に等しいか、それ以下
    としたことを特徴とするフェースダウン接続形チップ用
    チップキャリヤー。　　゛
JP506982U 1982-01-20 1982-01-20 フエ−スダウン接続形チツプ用チツプキヤリヤ− Pending JPS58109254U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP506982U JPS58109254U (ja) 1982-01-20 1982-01-20 フエ−スダウン接続形チツプ用チツプキヤリヤ−

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP506982U JPS58109254U (ja) 1982-01-20 1982-01-20 フエ−スダウン接続形チツプ用チツプキヤリヤ−

Publications (1)

Publication Number Publication Date
JPS58109254U true JPS58109254U (ja) 1983-07-25

Family

ID=30017883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP506982U Pending JPS58109254U (ja) 1982-01-20 1982-01-20 フエ−スダウン接続形チツプ用チツプキヤリヤ−

Country Status (1)

Country Link
JP (1) JPS58109254U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254655A (ja) * 1994-11-21 1995-10-03 Matsushita Electron Corp 電子部品及びその製造方法
JPH08264676A (ja) * 1996-04-24 1996-10-11 Matsushita Electron Corp 電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254655A (ja) * 1994-11-21 1995-10-03 Matsushita Electron Corp 電子部品及びその製造方法
JPH08264676A (ja) * 1996-04-24 1996-10-11 Matsushita Electron Corp 電子部品

Similar Documents

Publication Publication Date Title
JPS5827934U (ja) 半導体装置
JPS58109254U (ja) フエ−スダウン接続形チツプ用チツプキヤリヤ−
JPS58120662U (ja) チツプキヤリヤ−
JPS58168141U (ja) リ−ドレスパツケ−ジ
JPS59131158U (ja) チツプキヤリヤ−
JPS609226U (ja) 半導体の実装用パツケ−ジ
JPS58159756U (ja) 集積回路装置
JPS60192456U (ja) 保護キヤツプ付き混合機能回路装置
JPS58182438U (ja) 半導体装置
JPS592146U (ja) 電子部品パツケ−ジ
JPS5970347U (ja) 集積回路装置
JPS6122362U (ja) 混成集積回路
JPS606242U (ja) 混成集積回路
JPS5863703U (ja) チツプ抵抗器
JPS5878660U (ja) 集積回路
JPS5989542U (ja) モノリシツク集積回路容器
JPS6298242U (ja)
JPS5952665U (ja) 混成集積回路
JPS5999454U (ja) 集積回路の実装構造
JPS5860942U (ja) 混成集積回路装置
JPS60149166U (ja) 混成集積回路装置
JPS59176154U (ja) 混成集積回路装置
JPS5881940U (ja) 半導体素子の取付構造
JPS59140450U (ja) 混成集積回路装置
JPS5822741U (ja) 半導体パツケ−ジ