JPS58107649A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS58107649A JPS58107649A JP20654081A JP20654081A JPS58107649A JP S58107649 A JPS58107649 A JP S58107649A JP 20654081 A JP20654081 A JP 20654081A JP 20654081 A JP20654081 A JP 20654081A JP S58107649 A JPS58107649 A JP S58107649A
- Authority
- JP
- Japan
- Prior art keywords
- power source
- source wiring
- lines
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路装置に関し、特に半導体基板表
面に設けらｎる電源線の配置に関する。
面に設けらｎる電源線の配置に関する。
近年、半導体集積回路装置の高密度集積化に伴い、限ら
ｎた半導体チップ内に集積さｎる素子数が増加し、その
ため消費力も増え、電源線の配置の仕方によっては電源
線の電気的抵抗による電圧降下も無視できなくなってい
る。
ｎた半導体チップ内に集積さｎる素子数が増加し、その
ため消費力も増え、電源線の配置の仕方によっては電源
線の電気的抵抗による電圧降下も無視できなくなってい
る。
第１図は従来の反転回路の一例の回路図である。
反転回路はＰチャンネルＭＣＪ８１＝″Ｅ’ｌ’：Ｑｔ
を負荷素子とし、ＮチャンネルＭＬ）Ｓｋ’Ｅ’ｌ’
：Ｑ！ｔ−駆動素子として直列接続し、喘子Ａ、ｉｓか
ら信号管入力し、４子Ｃから出力を取出す。
を負荷素子とし、ＮチャンネルＭＬ）Ｓｋ’Ｅ’ｌ’
：Ｑ！ｔ−駆動素子として直列接続し、喘子Ａ、ｉｓか
ら信号管入力し、４子Ｃから出力を取出す。
！＄２図は第１図に示した反転回路を形成した半導体チ
ップの一例の平面図でおる。
ップの一例の平面図でおる。
半導体チップに拡散層Ｉｔ設け、絶縁膜を介してポリシ
リコンのゲート２を設け、更に絶縁膜を介してＡＩ等に
よｐｔ源ｙａｖｃｃ！接地疎むＮＤ瞥出力取出し線Ｃ１
−設ける。こｎらの＠は、絶縁膜にあけたコンタクト孔
３により拡散層ｌと接続している。ゲート２の一端に入
力端子に、Ｂｆ設ける。
リコンのゲート２を設け、更に絶縁膜を介してＡＩ等に
よｐｔ源ｙａｖｃｃ！接地疎むＮＤ瞥出力取出し線Ｃ１
−設ける。こｎらの＠は、絶縁膜にあけたコンタクト孔
３により拡散層ｌと接続している。ゲート２の一端に入
力端子に、Ｂｆ設ける。
半導体集積（９）路装置の集積密度が低いうちは上記の
ような配線で済んでいた。しかし、集積密度が高くなっ
てくると、配線数も多くなり他の素子の上に配ＩＩ全通
して面積の有効利用化が針らｎるようになってきた。
ような配線で済んでいた。しかし、集積密度が高くなっ
てくると、配線数も多くなり他の素子の上に配ＩＩ全通
して面積の有効利用化が針らｎるようになってきた。
１！３図はｌ第１図に示した反転回路を形成した半導体
チップの他の例の平面図である。
チップの他の例の平面図である。
前述のように１面積の有効利用化のために、他の素子の
信号線φ１１φ雪−φＳを反転回路の上を通過させる。
信号線φ１１φ雪−φＳを反転回路の上を通過させる。
このため電源線ｖｃｃＩ接地線ＬｉＮＬ）。
出力取出し標Ｃの形状ｔ−変え、拡散Ｉｌｌ １に接続
するコンタクト孔３の数を極喝に減らす。このため４源
線Ｖ。Ｃが拡散領域の４喝で接続したとするとＤ 拡散Ｉｌｌ １の他方の端部１例えば図の接地ＩＩＯ参
拝の下の部分までの距禰が長くなり、その間は拡散・−
の抵抗により゛電圧降下が起り、こｏｔ電圧降下無視で
きないという欠点がある。
するコンタクト孔３の数を極喝に減らす。このため４源
線Ｖ。Ｃが拡散領域の４喝で接続したとするとＤ 拡散Ｉｌｌ １の他方の端部１例えば図の接地ＩＩＯ参
拝の下の部分までの距禰が長くなり、その間は拡散・−
の抵抗により゛電圧降下が起り、こｏｔ電圧降下無視で
きないという欠点がある。
本発明は上記欠点を除去し、′−電圧降下起らないよう
に電源＠を配電した半導体集積回路を提供するものであ
る。
に電源＠を配電した半導体集積回路を提供するものであ
る。
本発明は、半導体基板に半導体素子を複数個設け１表面
に複数の電源線及び信号線を配置した半導体集積回路装
置において、第１の電源の配線の近傍に第２の電源の配
＠を配置しｔことを特徴とする。
に複数の電源線及び信号線を配置した半導体集積回路装
置において、第１の電源の配線の近傍に第２の電源の配
＠を配置しｔことを特徴とする。
本発明の実施例について図ｌ１ｌｉを用いて説明する。
渠４図扛本祐明の一実施例の平面図である。
半導体チップに拡散層１ｆｆｉ設け、絶縁膜を介してポ
リシリコンｑゲート２を設け、１８縁暎を介してアルミ
ニウムで１ｍ４１ｉ１ＶＣＣＩ接地線ＵＮ Ｌ）、出力
取出し線Ｃｔ設け、コンタクト穴３により拡散Ｉｌｌ
１と接続させる。ゲート２には入力端子Ａ、Ｂを設ける
。信号線φＩＩφｌ＃φ３は他の端子に接続されるもの
である。
リシリコンｑゲート２を設け、１８縁暎を介してアルミ
ニウムで１ｍ４１ｉ１ＶＣＣＩ接地線ＵＮ Ｌ）、出力
取出し線Ｃｔ設け、コンタクト穴３により拡散Ｉｌｌ
１と接続させる。ゲート２には入力端子Ａ、Ｂを設ける
。信号線φＩＩφｌ＃φ３は他の端子に接続されるもの
である。
本発明は′ｉＩｃ＃線の配置に特徴がめる。今、電源纏
ｖＣｃｔ−第１の電源の配線、接地線ＧｈＤを第２の電
源の配縁とすると、第１の電源の配４ｓｖｃｃのの近傍
に第２の電源の配＠ＧへＤ２配置する。このように電源
４ｍを配置すると拡散層１における電ｊＩｔ平行に配列
するとレイアウトの自由度が増し。
ｖＣｃｔ−第１の電源の配線、接地線ＧｈＤを第２の電
源の配縁とすると、第１の電源の配４ｓｖｃｃのの近傍
に第２の電源の配＠ＧへＤ２配置する。このように電源
４ｍを配置すると拡散層１における電ｊＩｔ平行に配列
するとレイアウトの自由度が増し。
高密度集積化と設計が容易になるという利点も得ら１６
・
１以上詳細に説明したように１本発明によｎば電圧
降下を低減させ、しかも高密度集積化が容易な半導体集
積回路装置が得られるのでその効果は大きい。
・
１以上詳細に説明したように１本発明によｎば電圧
降下を低減させ、しかも高密度集積化が容易な半導体集
積回路装置が得られるのでその効果は大きい。
第１図は従来の反転回路の一例の回路図、第２図は纂１
図に示した反転回路を形成した半導体チ、プの一例の平
面図、第３図は第１図に示した反転回路を形成した半導
体チップの他の例の平面図。 第４図は本発明の一実施例の平面図である。 ｌ・・・・・・拡散層、２・・・・・・ゲート、３・・
・・・・コンタクト孔、Ａ、Ｂ・・・・・・入力端子、
Ｃ・・・・・・出力取出し線。 ＧＮｉ）・・・・・・接地線、Ｑ１９Ｑｓ・・・・・・
ＭＯＳＦＥＴ。 ＶｃＣ・・・・・・電源線、φ１−φｌ−φ３・・・・
・・信号線。 蓼３ 目 ネ４ 図 手続補正書（自発） 特許庁長官 殿 １、事件の表示 昭和５６年特 許願第２０６５
４０号２、発明の名称 半導体集積回路装置３、補
正をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 ４、代理人 〒１０８ 東京都港区芝五丁目３７番８号 住人三田
ビル６、補正の内容（特願昭５６−２０６５４０号）（
１） 明細書第２頁、１行目のｒＰＪをｒＮＪＫ訂正
いたします。
図に示した反転回路を形成した半導体チ、プの一例の平
面図、第３図は第１図に示した反転回路を形成した半導
体チップの他の例の平面図。 第４図は本発明の一実施例の平面図である。 ｌ・・・・・・拡散層、２・・・・・・ゲート、３・・
・・・・コンタクト孔、Ａ、Ｂ・・・・・・入力端子、
Ｃ・・・・・・出力取出し線。 ＧＮｉ）・・・・・・接地線、Ｑ１９Ｑｓ・・・・・・
ＭＯＳＦＥＴ。 ＶｃＣ・・・・・・電源線、φ１−φｌ−φ３・・・・
・・信号線。 蓼３ 目 ネ４ 図 手続補正書（自発） 特許庁長官 殿 １、事件の表示 昭和５６年特 許願第２０６５
４０号２、発明の名称 半導体集積回路装置３、補
正をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 ４、代理人 〒１０８ 東京都港区芝五丁目３７番８号 住人三田
ビル６、補正の内容（特願昭５６−２０６５４０号）（
１） 明細書第２頁、１行目のｒＰＪをｒＮＪＫ訂正
いたします。
Claims (1)
- 半導体基板に半導体素子を複数個設け１表面に複数の電
源線及び信号！！を配置し九半導体集積回路装置におい
て、第１の電源の配線の近傍に第２の１源の配＠を配置
したことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20654081A JPS58107649A (ja) | 1981-12-21 | 1981-12-21 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20654081A JPS58107649A (ja) | 1981-12-21 | 1981-12-21 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58107649A true JPS58107649A (ja) | 1983-06-27 |
Family
ID=16525060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20654081A Pending JPS58107649A (ja) | 1981-12-21 | 1981-12-21 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107649A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60193361A (ja) * | 1984-03-14 | 1985-10-01 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPS61219164A (ja) * | 1985-03-25 | 1986-09-29 | Nec Corp | 半導体集積回路 |
| JPS6254939A (ja) * | 1985-09-04 | 1987-03-10 | Nec Corp | モノリシツク集積回路 |
| JPH0282638A (ja) * | 1988-09-20 | 1990-03-23 | Sanyo Electric Co Ltd | 半導体集積回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4939314A (ja) * | 1972-08-14 | 1974-04-12 | ||
| JPS4939556A (ja) * | 1972-08-23 | 1974-04-13 | ||
| JPS5858751A (ja) * | 1981-10-05 | 1983-04-07 | Hitachi Ltd | 集積回路装置 |
-
1981
- 1981-12-21 JP JP20654081A patent/JPS58107649A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4939314A (ja) * | 1972-08-14 | 1974-04-12 | ||
| JPS4939556A (ja) * | 1972-08-23 | 1974-04-13 | ||
| JPS5858751A (ja) * | 1981-10-05 | 1983-04-07 | Hitachi Ltd | 集積回路装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60193361A (ja) * | 1984-03-14 | 1985-10-01 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPS61219164A (ja) * | 1985-03-25 | 1986-09-29 | Nec Corp | 半導体集積回路 |
| JPS6254939A (ja) * | 1985-09-04 | 1987-03-10 | Nec Corp | モノリシツク集積回路 |
| JPH0587018B2 (ja) * | 1985-09-04 | 1993-12-15 | Nippon Electric Co | |
| JPH0282638A (ja) * | 1988-09-20 | 1990-03-23 | Sanyo Electric Co Ltd | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021928A (ja) | 半導体集積回路 | |
| JP3217336B2 (ja) | 半導体装置 | |
| US7595561B2 (en) | Semiconductor device including multiple rows of peripheral circuit units | |
| EP0249988A2 (en) | A master-slice integrated circuit having an improved arrangement of transistor elements for simplified wirings | |
| JPH04102370A (ja) | 半導体集積回路装置 | |
| JP2987088B2 (ja) | Ｍｏｓ技術電力デバイスチィップ及びパッケージ組立体 | |
| JPS58107649A (ja) | 半導体集積回路装置 | |
| JPH1065146A (ja) | 半導体集積回路装置 | |
| US3478229A (en) | Multifunction circuit device | |
| JPS586157A (ja) | Ｃｍｏｓマスタ・スライスｌｓｉ | |
| JPH0252468A (ja) | 半導体装置 | |
| JPS62150740A (ja) | 半導体集積回路装置 | |
| EP0104754A1 (en) | Metal insulator semiconductor device with source region connected to a reference voltage | |
| JPS58119648A (ja) | 半導体集積回路装置 | |
| JPS6325962A (ja) | 半導体集積回路装置 | |
| JP3211871B2 (ja) | 入出力保護回路 | |
| JPS58222573A (ja) | 半導体集積回路装置 | |
| JPS63107140A (ja) | 半導体集積回路装置 | |
| JPH0666412B2 (ja) | 積層型半導体集積回路 | |
| JPH0221642A (ja) | 電力用半導体装置 | |
| JP3010911B2 (ja) | 半導体装置 | |
| JP3271435B2 (ja) | 半導体集積回路装置 | |
| JP3060235B2 (ja) | Ｃｍｏｓ集積回路 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPH04120771A (ja) | マスタースライス方式集積回路装置用遅延セル |