JPH1197328A - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法Info
- Publication number
- JPH1197328A JPH1197328A JP25218997A JP25218997A JPH1197328A JP H1197328 A JPH1197328 A JP H1197328A JP 25218997 A JP25218997 A JP 25218997A JP 25218997 A JP25218997 A JP 25218997A JP H1197328 A JPH1197328 A JP H1197328A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- resist pattern
- pattern
- processed
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 解像性に優れた高精度なリフトオフ用の微細
なレジストパターンを形成することを可能にする。 【解決手段】 被処理基板１上に感度の異なる第１およ
び第２のレジスト層３，５を順次形成する工程と、露光
および現像処理する工程と、を備えていることを特徴と
する。
なレジストパターンを形成することを可能にする。 【解決手段】 被処理基板１上に感度の異なる第１およ
び第２のレジスト層３，５を順次形成する工程と、露光
および現像処理する工程と、を備えていることを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、リフトオフ用のレ
ジストパターンを形成するレジストパターンの形成方法
に関する。
ジストパターンを形成するレジストパターンの形成方法
に関する。
【０００２】
【従来の技術】現在、ＧａＡｓ集積回路の高集積化、高
速化に伴い、リソグラフィー技術においては、微細でし
かも寸法制御性に優れたレジストパターンの形成技術が
要求されている。
速化に伴い、リソグラフィー技術においては、微細でし
かも寸法制御性に優れたレジストパターンの形成技術が
要求されている。
【０００３】ＧａＡｓ集積回路の配線には、オーミック
金属との整合性から通常、Ａｕ系の金属が用いられてい
る。しかし、この金属はＲＩＥ（Reactive Ion-Etchin
g）法を用いて加工するのが極めて困難であり、加工に
はリフトオフ法が用いられている。
金属との整合性から通常、Ａｕ系の金属が用いられてい
る。しかし、この金属はＲＩＥ（Reactive Ion-Etchin
g）法を用いて加工するのが極めて困難であり、加工に
はリフトオフ法が用いられている。
【０００４】従来、このリフトオフ法を用いてレジスト
パターンを形成する場合には、イメージリバースレジス
トに染料が添加される。この染料が添加されたことによ
って、露光光（例えばｇ線）に対するレジストの透過率
を大幅に低減させるとともにレジスト表面での光の吸収
を大きくする。この状態でパターンを露光し、露光後に
リバーサルベークを行い、現像処理することによってリ
フトオフに適した逆テーパ状のレジストパターンを形成
していた。
パターンを形成する場合には、イメージリバースレジス
トに染料が添加される。この染料が添加されたことによ
って、露光光（例えばｇ線）に対するレジストの透過率
を大幅に低減させるとともにレジスト表面での光の吸収
を大きくする。この状態でパターンを露光し、露光後に
リバーサルベークを行い、現像処理することによってリ
フトオフに適した逆テーパ状のレジストパターンを形成
していた。
【０００５】
【発明が解決しようとする課題】従来、上述のように、
リフトオフ用のレジストパターンを形成する場合は染料
が添加されたイメージリバースレジストを用いられてい
た。このイメージリバースレジスを用いて形成されたパ
ターンは逆テーパ形状となるため、パターン寸法を微細
化すると、パターン倒れ等が発生して解像性が著しく低
下し、リフトオフ用の微細レジストパターンを形成する
のが極めて困難となる問題が生じる。
リフトオフ用のレジストパターンを形成する場合は染料
が添加されたイメージリバースレジストを用いられてい
た。このイメージリバースレジスを用いて形成されたパ
ターンは逆テーパ形状となるため、パターン寸法を微細
化すると、パターン倒れ等が発生して解像性が著しく低
下し、リフトオフ用の微細レジストパターンを形成する
のが極めて困難となる問題が生じる。
【０００６】本発明は上記事情を考慮してなされたもの
であって、解像性に優れた高精度なリフトオフ用の微細
なレジストパターンを形成することのできるレジストパ
ターンの形成方法を提供することを目的とする。
であって、解像性に優れた高精度なリフトオフ用の微細
なレジストパターンを形成することのできるレジストパ
ターンの形成方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明によるレジストパ
ターンの形成方法は、被処理基板上に感度の異なる第１
および第２のレジスト層を順次形成する工程と、露光お
よび現像処理する工程と、を備えていることを特徴とす
る。
ターンの形成方法は、被処理基板上に感度の異なる第１
および第２のレジスト層を順次形成する工程と、露光お
よび現像処理する工程と、を備えていることを特徴とす
る。
【０００８】また、前記第１のレジスト層は被処理基板
にレジストを塗布した後、第１の所定温度の雰囲気中で
プリベークを行うことによって形成し、前記第２のレジ
スト層は前記第１のレジスト層上にレジストを塗布した
後、前記第１の所定温度よりも低い第２の所定温度の雰
囲気中でプリベークを行って形成するように構成しても
良い。
にレジストを塗布した後、第１の所定温度の雰囲気中で
プリベークを行うことによって形成し、前記第２のレジ
スト層は前記第１のレジスト層上にレジストを塗布した
後、前記第１の所定温度よりも低い第２の所定温度の雰
囲気中でプリベークを行って形成するように構成しても
良い。
【０００９】
【発明の実施の形態】本発明によるレジストパターンの
形成方法の一実施の形態を図１を参照して説明する。図
１は上記実施の形態のレジストパターン形成の工程断面
図である。
形成方法の一実施の形態を図１を参照して説明する。図
１は上記実施の形態のレジストパターン形成の工程断面
図である。
【００１０】まず被加工膜（例えばＳｉＯ2 ）が形成さ
れた被処理基板（例えばＧａＡｓ基板）１の上記被加工
膜上に化学増幅系ネガ型電子線レジスト（例えばシプレ
ー社製ＳＡＬ６０１）を塗布し、例えば２μｍの厚さの
レジスト層３を形成する（図１（ａ）参照）。続いて１
４５℃の雰囲気中で１分間程度のプリベークを行う。化
学増幅系のレジストには酸が含まれており、ベークされ
ると上記酸を触媒にして架橋反応が連続的に生じる。
れた被処理基板（例えばＧａＡｓ基板）１の上記被加工
膜上に化学増幅系ネガ型電子線レジスト（例えばシプレ
ー社製ＳＡＬ６０１）を塗布し、例えば２μｍの厚さの
レジスト層３を形成する（図１（ａ）参照）。続いて１
４５℃の雰囲気中で１分間程度のプリベークを行う。化
学増幅系のレジストには酸が含まれており、ベークされ
ると上記酸を触媒にして架橋反応が連続的に生じる。
【００１１】次に上記レジスト層上に、化学増幅系ネガ
型電子線レジストを塗布し、例えば０．５μｍの膜厚の
レジスト層５を形成する（図１（ｂ）参照）。続いて６
５℃の雰囲気中で１分間程度のプリベークを行う。
型電子線レジストを塗布し、例えば０．５μｍの膜厚の
レジスト層５を形成する（図１（ｂ）参照）。続いて６
５℃の雰囲気中で１分間程度のプリベークを行う。
【００１２】次に加速電圧が５０ＫＶの電子線を用い
て、照射量１５μＣ／cm2 の条件でパターン寸法０．２
μｍのスペースパターンを描画する（図１（ｃ）参
照）。その後、１１５℃に設定されたホットプレートを
用い、大気中で２分間程度の露光後ベーク処理を行う。
て、照射量１５μＣ／cm2 の条件でパターン寸法０．２
μｍのスペースパターンを描画する（図１（ｃ）参
照）。その後、１１５℃に設定されたホットプレートを
用い、大気中で２分間程度の露光後ベーク処理を行う。
【００１３】次に、例えばアルカリ濃度が０．２７のテ
トラメチルアンモニュウムハイドロオキサイドベースの
現像液中に上記被処理基板を１０分間浸漬することによ
り現像処理を行い、リフトオフ用の微細レジストパター
ン６を形成する（図１（ｄ）参照）。
トラメチルアンモニュウムハイドロオキサイドベースの
現像液中に上記被処理基板を１０分間浸漬することによ
り現像処理を行い、リフトオフ用の微細レジストパター
ン６を形成する（図１（ｄ）参照）。
【００１４】上述のように本実施の形態においては、下
層のレジスト層３を比較的高温（例えば１４５℃）でプ
リベークし、上層のレジスト層５を比較的低温（例えば
６５℃）でプリベークしたことにより、下層レジストの
架橋率が小さくなって感度が低くなり、また上層のレジ
スト層５の架橋率が大きくなって感度が高くなる。この
状態で露光し、現像した場合には、架橋率の小さい下層
のレジスト層３の方が溶解速度が大きくなり、設計寸法
（露光寸法）よりも仕上がり寸法が大幅に減少する（図
１（ｃ）、（ｄ）参照）。しかし架橋率の大きい上層の
レジスト層ではほぼ設計寸法通りに仕上がる。このた
め、パターン倒れが生じぜず解像性に優れた高精度なリ
フトオフ用の微細なレジストパターンを形成することが
できる。
層のレジスト層３を比較的高温（例えば１４５℃）でプ
リベークし、上層のレジスト層５を比較的低温（例えば
６５℃）でプリベークしたことにより、下層レジストの
架橋率が小さくなって感度が低くなり、また上層のレジ
スト層５の架橋率が大きくなって感度が高くなる。この
状態で露光し、現像した場合には、架橋率の小さい下層
のレジスト層３の方が溶解速度が大きくなり、設計寸法
（露光寸法）よりも仕上がり寸法が大幅に減少する（図
１（ｃ）、（ｄ）参照）。しかし架橋率の大きい上層の
レジスト層ではほぼ設計寸法通りに仕上がる。このた
め、パターン倒れが生じぜず解像性に優れた高精度なリ
フトオフ用の微細なレジストパターンを形成することが
できる。
【００１５】なお、上記実施の形態においてレジスト層
３のプリベーク温度としては１４０〜１５０℃の範囲で
あれば同様の効果を得ることができる。またレジスト層
５のプリベーク温度としては６０〜７０℃の範囲であれ
ば同様の効果を得ることができる。
３のプリベーク温度としては１４０〜１５０℃の範囲で
あれば同様の効果を得ることができる。またレジスト層
５のプリベーク温度としては６０〜７０℃の範囲であれ
ば同様の効果を得ることができる。
【００１６】なお、上記実施の形態においては、レジス
トとして化学増幅系がネガ型電子線レジストを用いた
が、化学増幅系に限らず、電子線に感度を有するネガ型
レジストを用いても良いことは云うまでもない。
トとして化学増幅系がネガ型電子線レジストを用いた
が、化学増幅系に限らず、電子線に感度を有するネガ型
レジストを用いても良いことは云うまでもない。
【００１７】
【発明の効果】以上述べたように本発明によれば、解像
性に優れた高精度なリフトオフ用の微細なレジストパタ
ーンを形成するとができる。
性に優れた高精度なリフトオフ用の微細なレジストパタ
ーンを形成するとができる。
【図１】本発明によるレジストパターンの形成方法の一
実施の形態の構成を示す工程断面図。
実施の形態の構成を示す工程断面図。
１ 被処理基板 ３ レジスト層 ５ レジスト層 ６ レジストパターン
Claims (3)
- 【請求項１】被処理基板上に感度の異なる第１および第
２のレジスト層を順次形成する工程と、 露光および現像処理する工程と、 を備えていることを特徴とするレジストパターンの形成
方法。 - 【請求項２】前記第１のレジスト層は被処理基板にレジ
ストを塗布した後、第１の所定温度の雰囲気中でプリベ
ークを行うことによって形成し、前記第２のレジスト層
は前記第１のレジスト層上にレジストを塗布した後、前
記第１の所定温度よりも低い第２の所定温度の雰囲気中
でプリベークを行って形成することを特徴とする請求項
１記載のレジストパターンの形成方法。 - 【請求項３】前記レジスト層の形成にネガ型電子線レジ
ストが用いられることを特徴とする請求項１または２記
載のレジストパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25218997A JPH1197328A (ja) | 1997-09-17 | 1997-09-17 | レジストパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25218997A JPH1197328A (ja) | 1997-09-17 | 1997-09-17 | レジストパターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197328A true JPH1197328A (ja) | 1999-04-09 |
Family
ID=17233747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25218997A Pending JPH1197328A (ja) | 1997-09-17 | 1997-09-17 | レジストパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197328A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002139842A (ja) * | 2000-11-01 | 2002-05-17 | Fujitsu Ltd | パターン形成方法と半導体装置 |
| WO2002080239A2 (en) * | 2001-03-28 | 2002-10-10 | Advanced Micro Devices, Inc. | Process for forming sub-lithographic photoresist features |
| US6589709B1 (en) | 2001-03-28 | 2003-07-08 | Advanced Micro Devices, Inc. | Process for preventing deformation of patterned photoresist features |
| US6653231B2 (en) | 2001-03-28 | 2003-11-25 | Advanced Micro Devices, Inc. | Process for reducing the critical dimensions of integrated circuit device features |
| EP1372191A2 (en) * | 2002-06-14 | 2003-12-17 | Filtronic Compound Semiconductor Limited | Method for depositing a device feature on a substrate |
| US6716571B2 (en) | 2001-03-28 | 2004-04-06 | Advanced Micro Devices, Inc. | Selective photoresist hardening to facilitate lateral trimming |
| US6774365B2 (en) | 2001-03-28 | 2004-08-10 | Advanced Micro Devices, Inc. | SEM inspection and analysis of patterned photoresist features |
| US6815359B2 (en) | 2001-03-28 | 2004-11-09 | Advanced Micro Devices, Inc. | Process for improving the etch stability of ultra-thin photoresist |
| KR100995313B1 (ko) * | 2008-02-28 | 2010-11-19 | 재단법인서울대학교산학협력재단 | 나노 구조물을 이용한 발색체 몰드의 제조 방법 |
| JP2016127234A (ja) * | 2015-01-08 | 2016-07-11 | 株式会社アルバック | レジスト構造体の製造方法 |
-
1997
- 1997-09-17 JP JP25218997A patent/JPH1197328A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002139842A (ja) * | 2000-11-01 | 2002-05-17 | Fujitsu Ltd | パターン形成方法と半導体装置 |
| US6774365B2 (en) | 2001-03-28 | 2004-08-10 | Advanced Micro Devices, Inc. | SEM inspection and analysis of patterned photoresist features |
| WO2002080239A3 (en) * | 2001-03-28 | 2002-12-12 | Advanced Micro Devices Inc | Process for forming sub-lithographic photoresist features |
| US6589709B1 (en) | 2001-03-28 | 2003-07-08 | Advanced Micro Devices, Inc. | Process for preventing deformation of patterned photoresist features |
| US6630288B2 (en) | 2001-03-28 | 2003-10-07 | Advanced Micro Devices, Inc. | Process for forming sub-lithographic photoresist features by modification of the photoresist surface |
| US6653231B2 (en) | 2001-03-28 | 2003-11-25 | Advanced Micro Devices, Inc. | Process for reducing the critical dimensions of integrated circuit device features |
| US6716571B2 (en) | 2001-03-28 | 2004-04-06 | Advanced Micro Devices, Inc. | Selective photoresist hardening to facilitate lateral trimming |
| WO2002080239A2 (en) * | 2001-03-28 | 2002-10-10 | Advanced Micro Devices, Inc. | Process for forming sub-lithographic photoresist features |
| US6815359B2 (en) | 2001-03-28 | 2004-11-09 | Advanced Micro Devices, Inc. | Process for improving the etch stability of ultra-thin photoresist |
| KR100836948B1 (ko) | 2001-03-28 | 2008-06-11 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 서브-리소그래픽 포토레지스트 피처 형성 프로세스 |
| EP1372191A2 (en) * | 2002-06-14 | 2003-12-17 | Filtronic Compound Semiconductor Limited | Method for depositing a device feature on a substrate |
| EP1372191A3 (en) * | 2002-06-14 | 2004-04-07 | Filtronic Compound Semiconductor Limited | Method for depositing a device feature on a substrate |
| KR100995313B1 (ko) * | 2008-02-28 | 2010-11-19 | 재단법인서울대학교산학협력재단 | 나노 구조물을 이용한 발색체 몰드의 제조 방법 |
| JP2016127234A (ja) * | 2015-01-08 | 2016-07-11 | 株式会社アルバック | レジスト構造体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2565119B2 (ja) | パターン形成方法 | |
| JPH1197328A (ja) | レジストパターンの形成方法 | |
| JP2994501B2 (ja) | パターン形成方法 | |
| JP2000031025A (ja) | レジストパターンの形成方法 | |
| JPH05326358A (ja) | 微細パターン形成方法 | |
| KR920005636B1 (ko) | 포토레지스트패턴 형성방법 | |
| JP2002305135A (ja) | レジストパターンの形成方法 | |
| JPH07325382A (ja) | 位相シフトマスクの製造方法 | |
| JP2768139B2 (ja) | 半導体装置の製造方法 | |
| JPH06338452A (ja) | レジストパタ−ンの形成方法 | |
| JPH11153867A (ja) | レジストパターン形成方法 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| JP2966127B2 (ja) | レジストパターンの形成方法 | |
| JPH04342260A (ja) | レジストパターンの形成方法 | |
| JPH11153871A (ja) | レジストパターン形成方法及び半導体基板 | |
| JPS60207339A (ja) | パタ−ン形成方法 | |
| JPS61129645A (ja) | 電子線レジストパタ−ンの形成方法 | |
| JPS61102739A (ja) | パタ−ン形成方法 | |
| JPH02103054A (ja) | パターン形成方法 | |
| JPH08199375A (ja) | レジストパターンの形成方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPH01137634A (ja) | 半導体装置の製造方法 | |
| JPH04186641A (ja) | 半導体装置の製造方法 | |
| JPH0620937A (ja) | レジストパターンの形成方法 | |
| JPS6229134A (ja) | 微細パタ−ンの形成方法 |