JPH1187713A - 電圧駆動型電力用半導体装置 - Google Patents

電圧駆動型電力用半導体装置

Info

Publication number
JPH1187713A
JPH1187713A JP10194456A JP19445698A JPH1187713A JP H1187713 A JPH1187713 A JP H1187713A JP 10194456 A JP10194456 A JP 10194456A JP 19445698 A JP19445698 A JP 19445698A JP H1187713 A JPH1187713 A JP H1187713A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor device
emitter
voltage
iegt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10194456A
Other languages
English (en)
Other versions
JP3480811B2 (ja
Inventor
Hironobu Kin
宏信 金
Yoshinori Iwano
義範 岩野
Mitsuhiko Kitagawa
光彦 北川
Shigeru Hasegawa
滋 長谷川
Michiaki Hiyoshi
道明 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19445698A priority Critical patent/JP3480811B2/ja
Priority to US09/115,238 priority patent/US6147368A/en
Publication of JPH1187713A publication Critical patent/JPH1187713A/ja
Priority to US09/684,904 priority patent/US6967357B1/en
Application granted granted Critical
Publication of JP3480811B2 publication Critical patent/JP3480811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】複数の電力用半導体素子が並列接続されて圧接
される電力用半導体装置において、ＩＥＧＴのスイッチ
ング時に素子間の電流バランス及びｄｖ／ｄｔ、ｄｉ／
ｄｔを良好にすることができ、破壊耐量を向上させるこ
とができる電力用半導体装置を提供する。 【解決手段】ＩＥＧＴチップ２が接続媒体によりパッケ
ージの外部端子と接続して構成された電圧駆動型の電力
用半導体装置であって、上記ＩＥＧＴチップ２のエミッ
タとエミッタ圧接電極板６間の薄銅板１１ａ，１１ｂに
１００ｎＨ以下のインダクタンス成分を持たせ、上記薄
銅板１１ａ，１１ｂを含むようにこの電力用半導体装置
のエミッタが上記エミッタ圧接電極板６に接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の電圧駆動型
の電力用半導体素子が並列に圧接接続されて構成される
電圧駆動型電力用半導体装置に関し、特に、エミッタ側
のキャリア蓄積効果を増やした電圧駆動型電力用半導体
装置のパッケージ内部構造および接続方法に関するもの
である。
【０００２】
【従来の技術】従来より、上記電力用半導体装置は、イ
ンバータやコンバータ等の電力変換や電力制御等の用途
に多く使われており、電力分野では必要不可欠なものと
なっている。そして近年、電力の大容量化、高周波スイ
ッチング化に伴い、電力用半導体装置の大容量化、スイ
ッチングの高速化が求められている。
【０００３】大容量の電力用半導体装置としては、ＧＴ
Ｏに代表される電流駆動型の電力用半導体装置が使われ
ているが、機器の小型化や高周波スイッチング等の面で
問題があり、ＩＧＢＴ（Ｉnsulated Ｇate Ｂipolar
Ｔransistor （以下ＩＧＢＴと記す））に代表される電
圧駆動型の電力用半導体装置の使用が増加している。
【０００４】しかし、ＩＧＢＴはまだＧＴＯ並の容量を
達成できてはいない。そこで、大容量化、高周波スイッ
チング化を可能とする電圧駆動型の電力用半導体装置と
してＩＥＧＴ（Ｉnjection Ｅnhanced Ｇate Ｔransis
tor （以下ＩＥＧＴと記す））が開発され、ポストＧＴ
Ｏとして注目を浴びている。
【０００５】次に、従来の圧接電極型のＩＥＧＴパッケ
ージについて説明する。図４６は、従来の圧接電極型の
ＩＥＧＴパッケージ構造の一例を示す断面図である。ま
た図４７は、この圧接電極型のＩＥＧＴパッケージの電
気的構成を示す回路図である。図中の破線ＢがＩＥＧＴ
パッケージに相当する部分を示している。
【０００６】これらの図に示すように、電力用半導体素
子（ＩＥＧＴチップ）３００ａ〜３００ｄ、及び逆導通
ダイオード（フライホイールダイオード，以下ＦＷＤと
記す）チップ３１０ａは、モリブデン板３２０ａ〜３２
０ｆを介して上下からコレクタ（アノード）圧接電極板
３３０とエミッタ（カソード）圧接電極板３４０により
圧接されている。
【０００７】また、各々のＩＥＧＴチップ３００ａ〜３
００ｄを圧接する銅ポストにはゲートピン３５０ａ〜３
５０ｄがそれぞれ設けられており、これらゲートピン３
５０ａ〜３５０ｄは、圧接電極型のＩＥＧＴパッケージ
の外部に備えられたゲート回路３６０にゲート線３７０
にて接続されている。さらに、上記ゲート回路３６０
は、上記エミッタ圧接電極板３４０にエミッタ線３８０
にて接続されている。
【０００８】このような構成の圧接電極型のＩＥＧＴパ
ッケージにおいては、その長所の１つとして、パッケー
ジのコレクタ圧接電極板（外部端子）３３０とＩＥＧＴ
チップ３００ａ〜３００ｄのコレクタ間の接続媒体のイ
ンダクタンス成分を非常に小さくできる。また、同様に
パッケージのエミッタ圧接電極板（外部端子）３４０と
ＩＥＧＴチップ３００ａ〜３００ｄのエミッタ間の接続
媒体のインダクタンス成分を非常に小さくできる。
【０００９】
【発明が解決しようとする課題】しかしながら、上記Ｉ
ＥＧＴチップはターンオフ時のｄｖ／ｄｔを抑えるため
にゲート抵抗Ｒｇを比較的大きな値に設定しており、そ
のためゲート電流が小さくなりミラー効果の時間が長
い。上記ゲート抵抗Ｒｇの値は次の式を満足するように
設定されている。ＩＥＧＴチップの素子有効面積（アク
ティブエリア）［ｃｍ2 ］×Ｒｇ［Ω］＞２０。さら
に、ＩＥＧＴはＩＧＢＴに比べ非常に大きなＭＯＳゲー
ト静電容量を持っており、コレクタ−エミッタ間電圧Ｖ
ｃｅに対する容量の変化が非常に大きい。
【００１０】このため、オフ信号をゲートに入力した
後、ターンオフ直前のゲート回路の入力容量への逆充電
のわずかな差により、ＩＥＧＴチップ間で入力容量に大
きな差が生じ、ＩＥＧＴチップのゲート間で振動が発生
する。このゲートの振動によりＩＥＧＴ素子電流も大き
く振動するため、ターンオフ時に急峻なｄｉ／ｄｔが発
生し、このｄｉ／ｄｔによりｄｖ／ｄｔがきつくなりＩ
ＥＧＴチップを破壊してしまう場合がある。
【００１１】また、ＩＥＧＴは、ＩＧＢＴに比べて非常
に大きな通電能力を有する。このため、素子過電流時、
例えば短絡事故発生時などには、ＩＥＧＴはＩＧＢＴに
比べてより確実な過電流保護が必要である。
【００１２】そこで本発明は、上記課題に鑑みてなされ
たものであり、複数の電圧駆動型の電力用半導体素子が
並列接続されて圧接される電圧駆動型の電力用半導体装
置において、ＩＥＧＴのスイッチング時のこの素子間の
電流バランス及びｄｖ／ｄｔ、ｄｉ／ｄｔを良好にする
ことができ、破壊耐量を向上させることができる電圧駆
動型の電力用半導体装置を提供することを目的とする。
【００１３】さらに本発明は、過電流保護機能を飛躍的
に向上させることができる電圧駆動型の電力用半導体装
置を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る電圧駆動型電力用半導体装置は、電圧
駆動型の電力用半導体素子と、前記電力用半導体素子の
コレクタに接続されたコレクタ電極と、前記電力用半導
体素子のエミッタとエミッタ電極とを接続するインダク
タンス成分を有する接続手段とを具備すること特徴とす
る。
【００１５】このように構成された電圧駆動型電力用半
導体装置においては、ターンオフ時の急峻なｄｉ／ｄｔ
（電流変化）により上記接続手段のインダクタンス成分
に電流を妨げる方向に誘導起電力が生じ、またこの起電
力はゲート電圧に対して逆バイアスとなる。従って、タ
ーンオフ時の急峻なｄｉ／ｄｔを抑えることができ、さ
らにこのｄｉ／ｄｔによる急峻なｄｖ／ｄｔ（電圧変
化）も抑えることができるため、電力用半導体素子の破
壊を防止することができる。
【００１６】また、本発明に係る電圧駆動型電力用半導
体装置は、電圧駆動型の電力用半導体素子と、前記電力
用半導体素子のコレクタに接続され、このコレクタ側か
ら前記電力用半導体素子を圧接するコレクタ電極板と、
前記電力用半導体素子のエミッタ側から前記電力用半導
体素子を圧接するエミッタ電極板と、前記電力用半導体
素子のエミッタと前記エミッタ電極板とを接続するイン
ダクタンス成分を有する接続手段とを具備することを特
徴とする。
【００１７】このように構成された電圧駆動型電力用半
導体装置においては、ターンオフ時の急峻なｄｉ／ｄｔ
（電流変化）により上記接続手段のインダクタンス成分
に電流を妨げる方向に誘導起電力が生じ、またこの起電
力はゲート電圧に対して逆バイアスとなる。従って、タ
ーンオフ時の急峻なｄｉ／ｄｔを抑えることができ、さ
らにこのｄｉ／ｄｔによる急峻なｄｖ／ｄｔ（電圧変
化）も抑えることができるため、電力用半導体素子の破
壊を防止することができる。
【００１８】また、本発明に係る電圧駆動型電力用半導
体装置は、複数の電圧駆動型の電力用半導体素子と、前
記複数の電力用半導体素子の各々のコレクタに接続さ
れ、これらコレクタ側から前記電力用半導体素子を圧接
するコレクタ電極板と、前記複数の電力用半導体素子の
各々のエミッタ側から前記電力用半導体素子を圧接する
エミッタ電極板と、前記複数の電力用半導体素子の各々
のエミッタと前記エミッタ電極板とを接続するインダク
タンス成分を有する複数の接続手段とを具備することを
特徴とする。
【００１９】このように構成された電圧駆動型電力用半
導体装置においては、ターンオフ直前の素子間の電流振
動により上記接続手段のインダクタンス成分に電流を妨
げる方向に誘導起電力が生じ、またこの起電力はゲート
電圧に対して逆バイアスとなる。さらに、ターンオフ時
の急峻なｄｉ／ｄｔにより上記接続手段に同様の誘導起
電力が生じる。従って、ターンオフ直前の素子間の電流
振動を抑えると共にターンオフ時の急峻なｄｉ／ｄｔを
抑えることができ、さらに、このｄｉ／ｄｔによる急峻
なｄｖ／ｄｔも抑えることができるため、電力用半導体
素子の破壊を防止することができる。
【００２０】また、本発明に係る電圧駆動型電力用半導
体装置は、電圧駆動型の電力用半導体素子と、前記電力
用半導体素子のコレクタに接続され、このコレクタ側か
ら前記電力用半導体素子を圧接するコレクタ電極板と、
前記電力用半導体素子のエミッタに接続され、このエミ
ッタ側から前記電力用半導体素子を圧接するエミッタ電
極板と、前記電力用半導体素子のエミッタと前記エミッ
タ電極板との圧接面付近に、その周囲を取り囲むように
配置されたインダクタンス成分を有する手段とを具備す
ることを特徴とする。
【００２１】このように構成された電圧駆動型電力用半
導体装置においては、ターンオフ時の急峻なｄｉ／ｄｔ
（電流変化）により上記接続手段のインダクタンス成分
に電流を妨げる方向に誘導起電力が生じ、またこの起電
力はゲート電圧に対して逆バイアスとなる。従って、タ
ーンオフ時の急峻なｄｉ／ｄｔを抑えることができ、さ
らにこのｄｉ／ｄｔによる急峻なｄｖ／ｄｔ（電圧変
化）も抑えることができるため、電力用半導体素子の破
壊を防止することができる。
【００２２】また、本発明に係る電圧駆動型電力用半導
体装置は、複数の電圧駆動型の電力用半導体素子と、前
記複数の電力用半導体素子の各々のコレクタに接続さ
れ、これらコレクタ側から前記電力用半導体素子を圧接
するコレクタ電極板と、前記複数の電力用半導体素子の
各々のエミッタに接続され、これらエミッタ側から前記
電力用半導体素子を圧接するエミッタ電極板と、前記複
数の電力用半導体素子の各々のエミッタと前記エミッタ
電極板との各々の圧接面付近に、それらの周囲を取り囲
むように配置されたインダクタンス成分を有する複数の
手段とを具備することを特徴とする。
【００２３】このように構成された電圧駆動型電力用半
導体装置においては、ターンオフ直前の素子間の電流振
動により上記接続手段のインダクタンス成分に電流を妨
げる方向に誘導起電力が生じ、またこの起電力はゲート
電圧に対して逆バイアスとなる。さらに、ターンオフ時
の急峻なｄｉ／ｄｔにより上記接続手段に同様の誘導起
電力が生じる。従って、ターンオフ直前の素子間の電流
振動を抑えると共にターンオフ時の急峻なｄｉ／ｄｔを
抑えることができ、さらに、このｄｉ／ｄｔによる急峻
なｄｖ／ｄｔも抑えることができるため、電力用半導体
素子の破壊を防止することができる。
【００２４】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記電力用半導体素子のゲートと前記
エミッタ電極あるいは前記エミッタ電極板に接続され、
前記ゲートに駆動用の電圧を出力して前記電力用半導体
素子の動作を制御するゲート回路を具備することを特徴
とする。
【００２５】このように構成された電圧駆動型電力用半
導体装置においては、ターンオフ直前の素子間の電流振
動により上記接続手段のインダクタンス成分に電流を妨
げる方向に誘導起電力が生じ、またこの起電力はゲート
電圧に対して逆バイアスとなる。さらに、ターンオフ時
の急峻なｄｉ／ｄｔにより上記接続手段に同様の誘導起
電力が生じる。従って、このインダクタンス成分の電圧
降下分に相当する電圧をゲートに加えることで、ターン
オフ直前の素子間の電流振動を抑えると共に、ターンオ
フ時の急峻なｄｉ／ｄｔを抑えることができ、さらにこ
のｄｉ／ｄｔによる急峻なｄｖ／ｄｔも抑えることがで
きるため、電力用半導体素子の破壊を防止することがで
きる。
【００２６】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記電力用半導体素子は電流センス端
子を有しており、前記電流センス端子から出力されるセ
ンス信号に応答して前記電力用半導体素子を保護する保
護回路を具備することを特徴とする。
【００２７】このように構成された電圧駆動型電力用半
導体装置においては、過電流発生時の急峻なｄｉ／ｄｔ
（電流変化）により上記接続手段のインダクタンス成分
に電流を妨げる方向に誘導起電力が生じ、またこの起電
力はゲート電圧に対して逆バイアスとなる。従って、過
電流発生時の急峻なｄｉ／ｄｔを抑えることができ、電
力用半導体素子に接続された保護回路とともに、この電
圧駆動型電力用半導体装置の安定な過電流保護が可能で
ある。
【００２８】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記複数の電力用半導体素子の各々の
ゲートと前記エミッタ電極板に接続され、前記ゲートに
駆動用の電圧を出力して前記電力用半導体素子の動作を
制御するゲート回路を具備することを特徴とする。
【００２９】このように構成された電圧駆動型電力用半
導体装置においては、ターンオフ直前の素子間の電流振
動により上記接続手段のインダクタンス成分に電流を妨
げる方向に誘導起電力が生じ、またこの起電力はゲート
電圧に対して逆バイアスとなる。さらに、ターンオフ時
の急峻なｄｉ／ｄｔにより上記接続手段に同様の誘導起
電力が生じる。従って、このインダクタンス成分の電圧
降下分に相当する電圧をゲートに加えることで、ターン
オフ直前の素子間の電流振動を抑えると共に、ターンオ
フ時の急峻なｄｉ／ｄｔを抑えることができ、さらにこ
のｄｉ／ｄｔによる急峻なｄｖ／ｄｔも抑えることがで
きるため、電力用半導体素子の破壊を防止することがで
きる。
【００３０】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、複数の前記電力用半導体素子のうち、
少なくとも１つは電流センス端子を有しており、前記電
流センス端子から出力されるセンス信号に応答して前記
電力用半導体素子を保護する保護回路を具備することを
特徴とする。
【００３１】このように構成された電圧駆動型電力用半
導体装置においては、過電流発生時の電力用半導体素子
間の電流振動により上記接続手段のインダクタンス成分
に電流を妨げる方向に誘導起電力が生じ、またこの起電
力はゲート電圧に対して逆バイアスとなる。さらに、過
電流発生時の急峻なｄｉ／ｄｔ（電流変化）により上記
接続手段に同様の誘導起電力が生じる。従って、保護回
路動作時の電力用半導体素子間の電流振動を抑えるとと
もに、過電流発生時の急峻なｄｉ／ｄｔを抑えることが
でき、マルチペレット型の電力用半導体装置でも安定し
た過電流の保護が可能である。
【００３２】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記保護回路が、前記電力用半導体素
子に過電流が流れ込んだときにこの過電流を一定の電流
値にクランプし、前記電力用半導体素子が破壊されたと
きに前記電力用半導体素子に流れ込む電流を基準電位に
逃がすことを特徴とする。
【００３３】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記電力用半導体素子が、ＩＥＧＴ
（Injection Enhanced Gate Transistor）であることを
特徴とする。
【００３４】このように構成された電圧駆動型電力用半
導体装置では、処理電力の大容量化や、高周波によるス
イッチングが可能になる。
【００３５】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記接続手段あるいは前記インダクタ
ンス成分を有する手段が、１００ｎＨ以下のインダクタ
ンス成分を有することを特徴とする。
【００３６】このように構成された電圧駆動型電力用半
導体装置においては、上記インダクタンス成分は、ゲー
ト電圧の定格電圧、回路構成等により異なるが、実験に
よりターンオフ時あるいは過電流発生時のｄｉ／ｄｔを
確認し、１００ｎＨ以下の適切な値とする。実験的に
は、上記インダクタンス成分が０．１ｎＨ以上あれば、
効果がある。
【００３７】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記インダクタンス成分を有する手段
が、前記電力用半導体素子のエミッタ及び前記エミッタ
電極板と絶縁されることを特徴とする。
【００３８】また、さらに本発明に係る電圧駆動型電力
用半導体装置は、前記インダクタンス成分を有する複数
の手段が、前記複数の電力用半導体素子の各々のエミッ
タ及び前記エミッタ電極板と絶縁されることを特徴とす
る。
【００３９】
【発明の実施の形態】以下に、本発明の第１の実施の形
態の電圧駆動型の電力用半導体装置について説明する。
この電圧駆動型の電力用半導体装置は、電力用半導体素
子である複数のＩＥＧＴチップと、これらＩＥＧＴチッ
プに通電方向を逆にして並列接続される複数の逆導通ダ
イオード（ＦＷＤ）チップとを１対の圧接電極板で圧接
して構成した圧接型のＩＥＧＴパッケージである。なお
ここでは、１個のＩＥＧＴチップと１個のＦＷＤチップ
からなる圧接型のＩＥＧＴパッケージの断面図を用いて
説明する。また、以降の図中において破線Ｂ内がＩＥＧ
Ｔパッケージに相当する部分を示すものとする。
【００４０】図１は、本発明の第１の実施の形態の電圧
駆動型の電力用半導体装置における主要部を示す断面図
である。この電圧駆動型の電力用半導体装置１は、以下
のように構成されている。
【００４１】図１に示すように、ＩＥＧＴチップ２及び
ＦＷＤチップ３は、モリブデン板４ａ，４ｂ，４ｃを介
して上下からコレクタ（アノード）圧接電極板５とエミ
ッタ（カソード）圧接電極板６により圧接されている。
【００４２】上記ＩＥＧＴチップ２のゲートにはゲート
ピン７が接しており、このゲートピン７は、上記ＩＥＧ
Ｔチップ２を駆動制御するためのゲート回路８にゲート
線９にて接続されている。さらに、上記ゲート回路８
は、上記エミッタ圧接電極板６にエミッタ線１０にて接
続されている。
【００４３】上記ＩＥＧＴチップ２のエミッタとモリブ
デン板４ｂとの間には、薄銅板１１ａと絶縁薄板１２が
設けられ、またモリブデン板４ｃとエミッタ圧接電極板
６との間には、薄銅板１１ｂが設けられている。さら
に、ＩＥＧＴチップ２のエミッタ側に設けられた上記薄
銅板１１ａと、エミッタ圧接電極板６側に設けられた上
記薄銅板１１ｂとの間には、インダクタンス成分として
１００ｎＨ以下のインダクタンス１３が設けられてい
る。そして、図１中の順電流ｉは、矢印で示したように
コレクタ圧接電極板５→モリブデン板４ａ→ＩＥＧＴチ
ップ２→薄銅板１１ａ→インダクタンス１３→薄銅板１
１ｂ→エミッタ圧接電極板６の経路で流れる。
【００４４】図２は、この第１の実施の形態の電圧駆動
型の電力用半導体装置の電気的構成を示す回路図であ
る。上記コレクタ圧接電極板５には、ＩＥＧＴチップ２
のコレクタと、ＦＷＤチップ３のカソードが接続されて
いる。上記エミッタ圧接電極板６には、ＩＥＧＴチップ
２のエミッタに接続された上記インダクタンス１３と、
ＦＷＤチップ３のアノードが接続されている。また、上
記ゲート回路８のゲート線９がＩＥＧＴチップ２のゲー
トに接続され、ゲート回路８のエミッタ線１０がエミッ
タ圧接電極板６に接続されている。
【００４５】上述の図１，２に示すように構成された電
圧駆動型の電力用半導体装置では、インダクタンス１３
において上記ＩＥＧＴチップ２のターンオフ時の急峻な
ｄｉ／ｄｔにより、上記インダクタンス１３を流れる電
流を妨げる方向に誘導起電力が生じる。さらに、この誘
導起電力は、ゲート電圧に対しても逆バイアスとなる。
【００４６】以上説明したようにこの第１の実施の形態
によれば、ＩＥＧＴチップ２のエミッタとエミッタ圧接
電極板６との間に設けられた上記インダクタンス１３に
発生する誘導起電力により、ターンオフ時の急峻なｄｉ
／ｄｔを抑えることができ、さらにこのｄｉ／ｄｔによ
る急峻なｄｖ／ｄｔも抑えることができる。これによ
り、ＩＥＧＴチップ２が破壊されるのを防止することが
できる。
【００４７】次に、本発明の第２の実施の形態の電圧駆
動型の電力用半導体装置について説明する。上記第１の
実施の形態と同様に、この電圧駆動型の電力用半導体装
置は、電力用半導体素子である複数のＩＥＧＴチップ
と、これらＩＥＧＴチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード（ＦＷＤ）チップとを
１対の圧接電極板で圧接して構成した圧接型のＩＥＧＴ
パッケージである。なおここでは、１個のＩＥＧＴチッ
プと１個のＦＷＤチップからなる圧接型のＩＥＧＴパッ
ケージの断面図を用いて説明する。
【００４８】図３は、本発明の第２の実施の形態の電圧
駆動型の電力用半導体装置における主要部を示す断面図
である。この電圧駆動型の電力用半導体装置２１は、以
下のように構成されている。
【００４９】図３に示すように、ＩＥＧＴチップ２２及
びＦＷＤチップ２３は、モリブデン板２４ａ，２４ｂ，
２４ｃを介して上下からコレクタ（アノード）圧接電極
板２５とエミッタ（カソード）圧接電極板２６により圧
接されている。
【００５０】上記ＩＥＧＴチップ２２のゲートにはゲー
トピン２７が接しており、このゲートピン２７は、上記
ＩＥＧＴチップ２２を駆動制御するためのゲート回路２
８にゲート線２９にて接続されている。さらに、上記ゲ
ート回路２８は、上記エミッタ圧接電極板２６にエミッ
タ線３０にて接続されている。
【００５１】上記ＩＥＧＴチップ２２のエミッタとモリ
ブデン板２４ｂとの間には、薄銅板３１と絶縁薄板３２
が設けられている。さらに、ＩＥＧＴチップ２２のエミ
ッタ側に設けられた上記薄銅板３１と、エミッタ圧接電
極板２６との間には、インダクタンス成分として１００
ｎＨ以下のインダクタンス３３が設けられている。
【００５２】図４は、この第２の実施の形態の電圧駆動
型の電力用半導体装置の電気的構成を示す回路図であ
る。この第２の実施の形態は、回路的には上記第１の実
施の形態と同様であり、上記コレクタ圧接電極板２５に
は、ＩＥＧＴチップ２２のコレクタと、ＦＷＤチップ２
３のカソードが接続されている。上記エミッタ圧接電極
板２６には、ＩＥＧＴチップ２２のエミッタに接続され
た上記インダクタンス３３と、ＦＷＤチップ２３のアノ
ードが接続されている。また、上記ゲート回路２８のゲ
ート線２９がＩＥＧＴチップ２２のゲートに接続され、
ゲート回路２８のエミッタ線３０がエミッタ圧接電極板
２６に接続されている。
【００５３】上述の図３，４に示すように構成された電
圧駆動型の電力用半導体装置では、インダクタンス３３
において上記ＩＥＧＴチップ２２のターンオフ時の急峻
なｄｉ／ｄｔにより、上記インダクタンス３３を流れる
電流を妨げる方向に誘導起電力が生じる。さらに、この
誘導起電力は、ゲート電圧に対しても逆バイアスとな
る。
【００５４】以上説明したようにこの第２の実施の形態
によれば、ＩＥＧＴチップ２２のエミッタとエミッタ圧
接電極板２６との間に設けられた上記インダクタンス３
３に発生する誘導起電力により、ターンオフ時の急峻な
ｄｉ／ｄｔを抑えることができ、さらにこのｄｉ／ｄｔ
による急峻なｄｖ／ｄｔも抑えることができる。これに
より、ＩＥＧＴチップ２２が破壊されるのを防止するこ
とができる。
【００５５】次に、本発明の第３の実施の形態の電圧駆
動型の電力用半導体装置について説明する。上記第１の
実施の形態と同様に、この電圧駆動型の電力用半導体装
置は、電力用半導体素子である複数のＩＥＧＴチップ
と、これらＩＥＧＴチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード（ＦＷＤ）チップとを
１対の圧接電極板で圧接して構成した圧接型のＩＥＧＴ
パッケージである。
【００５６】図５は、本発明の第３の実施の形態の電圧
駆動型の電力用半導体装置における主要部を示す断面図
である。この電圧駆動型の電力用半導体装置４１は、以
下のように構成されている。
【００５７】図５に示すように、ＩＥＧＴチップ４２
ａ，４２ｂは、上にモリブデン板４３ａを、下にモリブ
デン板４３ｂ，４３ｃ、薄銅板４４ａ，４４ｂ、絶縁薄
板４５ａ，４５ｂを介して、上下からコレクタ（アノー
ド）圧接電極板４６とエミッタ（カソード）圧接電極板
４７により圧接されている。また、ＦＷＤチップ４８
ａ，４８ｂ，４８ｃは、上にモリブデン板４３ａを、下
にモリブデン板４３ｄ，４３ｅ，４３ｆを介して、上下
から同様に上記コレクタ圧接電極板４６とエミッタ圧接
電極板４７により圧接されている。
【００５８】また、上記ＩＥＧＴチップ４２ａ，４２ｂ
のゲートにはゲートピン４９ａ，４９ｂが接しており、
これらゲートピン４９ａ，４９ｂはＩＥＧＴチップ４２
ａ，４２ｂを駆動制御するためのゲート回路５０にゲー
ト線５１にて接続されている。さらに、上記ゲート回路
５０は、上記エミッタ圧接電極板４７にゲート回路５０
のエミッタ線５２にて接続されている。
【００５９】さらに、ＩＥＧＴチップ４２ａ，４２ｂの
エミッタ側に設けられた上記薄銅板４４ａ，４４ｂとエ
ミッタ圧接電極板４７との間には、インダクタンス成分
として１００ｎＨ以下のインダクタンス５３ａ，５３ｂ
がそれぞれ設けられている。
【００６０】図６は、この第３の実施の形態の電圧駆動
型の電力用半導体装置の電気的構成を示す回路図であ
る。
【００６１】この図６に示すように、上記コレクタ圧接
電極板４６にはＩＥＧＴチップ４２ａ，４２ｂのコレク
タと、ＦＷＤチップ４８ａ，４８ｂ，４８ｃのカソード
が接続されている。上記エミッタ圧接電極板４７には、
ＩＥＧＴチップ４２ａ，４２ｂのエミッタにそれぞれ接
続された上記インダクタンス５３ａ，５３ｂと、ＦＷＤ
チップ４８ａ，４８ｂ，４８ｃのアノードが接続されて
いる。
【００６２】また、上記ゲート回路５０のゲート線５１
がＩＥＧＴチップ４２ａ，４２ｂのゲートに接続され、
ゲート回路５０のエミッタ線５２がエミッタ圧接電極板
４７に接続されている。
【００６３】上述の図５，図６に示すように構成された
電圧駆動型の電力用半導体装置では、インダクタンス５
３ａ，５３ｂにおいて上記ＩＥＧＴチップ４２ａ，４２
ｂのターンオフ時の急峻なｄｉ／ｄｔにより、上記イン
ダクタンス５３ａ，５３ｂを流れる電流を妨げる方向に
誘導起電力が生じる。さらに、この誘導起電力は、ゲー
ト電圧に対しても逆バイアスとなる。
【００６４】以上説明したようにこの第３の実施の形態
によれば、ＩＥＧＴチップ４２ａ，４２ｂのエミッタと
エミッタ圧接電極板４７との間に設けられた上記インダ
クタンス５３ａ，５３ｂに発生する誘導起電力により、
ターンオフ時の急峻なｄｉ／ｄｔを抑えることができ、
さらにこのｄｉ／ｄｔによる急峻なｄｖ／ｄｔも抑える
ことができる。これにより、上記ＩＥＧＴチップ４２
ａ，４２ｂが破壊されるのを防止することができる。
【００６５】次に、本発明の第４の実施の形態の電圧駆
動型の電力用半導体装置について説明する。上記第１の
実施の形態と同様に、この電圧駆動型の電力用半導体装
置は、電力用半導体素子である複数のＩＥＧＴチップ
と、これらＩＥＧＴチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード（ＦＷＤ）チップとを
１対の圧接電極板で圧接して構成した圧接型のＩＥＧＴ
パッケージである。なおここでは、１個のＩＥＧＴチッ
プと１個のＦＷＤチップからなる圧接型のＩＥＧＴパッ
ケージの断面図を用いて説明する。
【００６６】図７は、本発明の第４の実施の形態の電圧
駆動型の電力用半導体装置における主要部を示す断面図
である。この電圧駆動型の電力用半導体装置６０は、以
下のように構成されている。
【００６７】図７に示すように、ＩＥＧＴチップ６１及
びＦＷＤチップ６２の上部にはモリブデン板６３ａが設
けられ、上記ＩＥＧＴチップ６１の下部にはモリブデン
板６３ｂ、また上記ＦＷＤチップ６２の下部にはモリブ
デン板６３ｃが設けられている。さらに、上記モリブデ
ン板６３ｂの下部には、１００ｎＨ以下のインダクタン
ス成分を有するスパイラル状エミッタピン６４とモリブ
デン板６３ｄが設けられている。
【００６８】そして、上記ＩＥＧＴチップ６１及びＦＷ
Ｄチップ６２は、上記モリブデン板６３ａと、上記モリ
ブデン板６３ｄ、スパイラル状エミッタピン６４、モリ
ブデン板６３ｂ、及び上記モリブデン板６３ｃを介し
て、上下からコレクタ（アノード）圧接電極板６５とエ
ミッタ（カソード）圧接電極板６６により圧接されてい
る。
【００６９】また、上記ＩＥＧＴチップ６１のゲートに
はゲートピン６７が接しており、このゲートピン６７は
ＩＥＧＴチップ６１を駆動制御するためのゲート回路６
８にゲート線６９にて接続されている。さらに、上記ゲ
ート回路６８は、エミッタ圧接電極板６６にゲート回路
６８のエミッタ線７０にて接続されている。
【００７０】ここで、上記スパイラル状エミッタピン６
４について以下に詳細に説明する。図８は上記スパイラ
ル状エミッタピン６４を拡大して示す斜視図であり、図
９はその内部構造を示す断面図である。
【００７１】このスパイラル状エミッタピン６４は、導
体６４ａの周囲を絶縁体６４ｂで覆った板状の絶縁被膜
を有するスパイラル状導体であり、スパイラル状（らせ
ん状）に巻かれた形状からなり弾力性を有している。上
記スパイラル状エミッタピン６４のらせん形状の中心に
は、所定の透磁率を持つ芯６４ｃが挿入されており、こ
の芯６４ｃの透磁率を選択することにより所望のインダ
クタンス成分を得ることができる。
【００７２】なお、上記モリブデン板６３ｂ，６３ｄと
接触する部分は絶縁体６４ｂで覆われておらず、これら
モリブデン板６３ｂ，６３ｄに電気的に接続されてい
る。さらに、上記スパイラル状エミッタピン６４は、圧
接時においてはスプリングとして作用し、複数個のＩＥ
ＧＴチップを均一に圧接することを可能にする。
【００７３】また、この第４の実施の形態の電力用半導
体装置の電気的構成については、上記第１の実施の形態
と同様であり、上記コレクタ圧接電極板６５には、ＩＥ
ＧＴチップ６１のコレクタと、ＦＷＤチップ６２のカソ
ードが接続されている。上記エミッタ圧接電極板６６に
は、ＩＥＧＴチップ６１のエミッタに接続された上記ス
パイラル状エミッタピン６４と、ＦＷＤチップ６２のア
ノードが接続されている。また、上記ゲート回路６８の
ゲート線６９がＩＥＧＴチップ６１のゲートに接続さ
れ、ゲート回路６８のエミッタ線７０がエミッタ圧接電
極板６６に接続されている。
【００７４】上述の図７〜図９に示すように構成された
電圧駆動型の電力用半導体装置では、スパイラル状エミ
ッタピン６４において上記ＩＥＧＴチップ６１のターン
オフ時の急峻なｄｉ／ｄｔにより、上記スパイラル状エ
ミッタピン６４を流れる電流を妨げる方向に誘導起電力
が生じる。さらに、この誘導起電力は、ゲート電圧に対
しても逆バイアスとなる。
【００７５】以上説明したようにこの第４の実施の形態
によれば、ＩＥＧＴチップ６１のエミッタとエミッタ圧
接電極板６６との間に設けられた上記スパイラル状エミ
ッタピン６４に発生する誘導起電力により、ターンオフ
時の急峻なｄｉ／ｄｔを抑えることができ、さらにこの
ｄｉ／ｄｔによる急峻なｄｖ／ｄｔも抑えることができ
る。これにより、上記ＩＥＧＴチップ６１が破壊される
のを防止することができる。
【００７６】また、上記コレクタ圧接電極板６５及びエ
ミッタ圧接電極板６６による圧接時おいて、上記スパイ
ラル状エミッタピン６４がスプリングとして作用するた
め、複数個のＩＥＧＴチップを均一に圧接することが可
能である。さらに、上記スパイラル状エミッタピン６４
のらせん形状の中心に挿入する芯６４ｃを入れ換えて、
上記芯６４ｃの透磁率を変更することにより、所望のイ
ンダクタンス成分を形成することができる。
【００７７】次に、本発明の第５の実施の形態の電圧駆
動型の電力用半導体装置について説明する。上記第１の
実施の形態と同様に、この電圧駆動型の電力用半導体装
置は、電力用半導体素子である複数のＩＥＧＴチップ
と、これらＩＥＧＴチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード（ＦＷＤ）チップとを
１対の圧接電極板で圧接して構成した圧接型のＩＥＧＴ
パッケージである。また、上記第４の実施の形態ではＩ
ＥＧＴチップのエミッタ側にスパイラル状エミッタピン
を設けたが、この第５の実施の形態ではゲート回路のゲ
ート線側に上記スパイラル状導体を設けるものである。
なおここでは、１個のＩＥＧＴチップと１個のＦＷＤチ
ップからなる圧接型のＩＥＧＴパッケージの断面図を用
いて説明する。
【００７８】図１０は、本発明の第５の実施の形態の電
圧駆動型の電力用半導体装置における主要部を示す断面
図である。この電圧駆動型電力用半導体装置７１は、以
下のように構成されている。
【００７９】図１０に示すように、ＩＥＧＴチップ７２
及びＦＷＤチップ７３は、上記モリブデン板７４ａと、
モリブデン板７４ｂ及びモリブデン板７４ｃを介して、
上下からコレクタ（アノード）圧接電極板７５とエミッ
タ（カソード）圧接電極板７６により圧接されている。
【００８０】また、上記ＩＥＧＴチップ７２と上記エミ
ッタ圧接電極板７６との間にはスパイラル状ゲートピン
７７が設けられており、このスパイラル状ゲートピン７
７はＩＥＧＴチップ７２を駆動制御するためのゲート回
路７８にゲート線７９にて接続されている。さらに、上
記ゲート回路７８は、エミッタ圧接電極板７６にエミッ
タ線８０にて接続されている。
【００８１】ここで用いる上記スパイラル状ゲートピン
７７は、上記第４の実施の形態で用いた上記スパイラル
状エミッタピン６４と同様の構造を持つものである。こ
のスパイラル状ゲートピン７７は、導体の周囲を絶縁体
で覆った板状の絶縁被膜を有するスパイラル状導体であ
り、スパイラル状（らせん状）に巻かれた形状からなり
弾力性を有している。上記スパイラル状ゲートピン７７
のらせん形状の中心には、所定の透磁率を持つ芯が挿入
されており、この芯の透磁率を選択することにより所望
のインダクタンスを得ることができる。なお、上記スパ
イラル状ゲートピン７７は、ＩＥＧＴチップ７２のゲー
トと接触する部分は絶縁体で覆われておらず、上記ゲー
トに電気的に接続されている。
【００８２】図１１は、この第５の実施の形態の電圧駆
動型の電力用半導体装置の電気的構成を示す回路図であ
る。
【００８３】この図１１に示すように、上記コレクタ圧
接電極板７５にはＩＥＧＴチップ７２のコレクタと、Ｆ
ＷＤチップ７３のカソードが接続されている。上記エミ
ッタ圧接電極板７６には、ＩＥＧＴチップ７２のエミッ
タと、ＦＷＤチップ７３のアノードが接続されている。
【００８４】また、上記ゲート回路７８のゲート線７９
には上記スパイラル状ゲートピン７７が直列に接続さ
れ、さらにこのスパイラル状ゲートピン７７はＩＥＧＴ
チップ７２のゲートに接続されている。さらに上記ゲー
ト回路７８のエミッタ線８０がエミッタ圧接電極板７６
に接続されている。
【００８５】上述の図１０、図１１に示すように構成さ
れた電圧駆動型の電力用半導体装置では、ゲート回路の
ゲート線側にスパイラル状ゲートピン７７を直列に接続
することにより、ゲート電圧の発振を防ぐことができ
る。
【００８６】以上説明したようにこの第５の実施の形態
によれば、ゲート回路のゲート線側にスパイラル状ゲー
トピン７７を直列に接続することにより、ゲート電圧の
発振を防ぐことができる。これにより、ターンオフ時の
急峻なｄｉ／ｄｔを抑えることができ、さらにこのｄｉ
／ｄｔによる急峻なｄｖ／ｄｔも抑えることができるた
め、上記ＩＥＧＴチップ７２が破壊されるのを防止する
ことができる。
【００８７】さらに、上記スパイラル状ゲートピン７７
のらせん形状の中心に挿入する芯を入れ換えて、上記芯
の透磁率を変更することにより、上記スパイラル状ゲー
トピン７７に所望のインダクタンス成分を形成すること
ができる。
【００８８】次に、本発明の第６の実施の形態の電圧駆
動型の電力用半導体装置について説明する。上記第１の
実施の形態と同様に、この電圧駆動型の電力用半導体装
置は、電力用半導体素子である複数のＩＥＧＴチップ
と、これらＩＥＧＴチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード（ＦＷＤ）チップとを
１対の圧接電極板で圧接して構成した圧接型のＩＥＧＴ
パッケージである。なおここでは、１個のＩＥＧＴチッ
プと１個のＦＷＤチップからなる圧接型のＩＥＧＴパッ
ケージの断面図を用いて説明する。
【００８９】図１２は、本発明の第６の実施の形態の電
圧駆動型の電力用半導体装置における主要部を示す断面
図である。この電圧駆動型電力用半導体装置８１は、以
下のように構成されている。
【００９０】図１２に示すように、ＩＥＧＴチップ８２
及びＦＷＤチップ８３は、上記モリブデン板８４ａと、
上記モリブデン板８４ｂ及びモリブデン板８４ｃを介し
て、上下からコレクタ（アノード）圧接電極板８５とエ
ミッタ（カソード）圧接電極板８６により圧接されてい
る。
【００９１】また、上記ＩＥＧＴチップ８２のゲートに
はゲートピン８７が接しており、このゲートピン８７は
ＩＥＧＴチップ８２を駆動制御するためのゲート回路８
８にゲート線８９にて接続されている。このとき、この
ゲート線８９は、エミッタ圧接電極板８６の電極ポスト
８６ａにコイル状に巻かれた巻き線９０を形成してい
る。さらに、上記ゲート回路８８は、エミッタ圧接電極
板８６にエミッタ線９１にて接続されている。
【００９２】図１３は、この第６の実施の形態の電圧駆
動型の電力用半導体装置の電気的構成を示す回路図であ
る。
【００９３】この図１３に示すように、上記コレクタ圧
接電極板８４にはＩＥＧＴチップ８２のコレクタと、Ｆ
ＷＤチップ８３のカソードが接続されている。上記エミ
ッタ圧接電極板８６には、ＩＥＧＴチップ８２のエミッ
タと、ＦＷＤチップ８３のアノードが接続されている。
【００９４】また、上記ゲート回路８８のゲート線８９
には上記巻き線９０が形成され、さらにこの巻き線９０
はＩＥＧＴチップ８２のゲートに接続されている。さら
に上記ゲート回路８８のエミッタ線９１がエミッタ圧接
電極板８６に接続されている。
【００９５】上述の図１２、図１３に示すように構成さ
れた電圧駆動型の電力用半導体装置では、ＩＥＧＴチッ
プ８２のゲート線８９がこのＩＥＧＴチップのエミッタ
側である電極ポスト８６ａにコイル状に巻かれた巻き線
９０となっているため、ターンオフ時の急峻なｄｉ／ｄ
ｔにより、上記電極ポスト８６ａのインダクタンス成分
に発生する起電力が上記ゲート線８９に誘導起電力とし
て誘導される。
【００９６】すなわち、上記ＩＥＧＴチップ８２のター
ンオフ時の急峻なｄｉ／ｄｔにより、上記電極ポスト８
６ａのインダクタンス成分にこの電極ポスト８６ａを流
れる電流を妨げる方向に起電力が生じ、この起電力によ
り上記ゲート線に発生する誘導起電力がゲート電圧に対
して逆バイアスとなる。
【００９７】以上説明したようにこの第６の実施の形態
によれば、ＩＥＧＴチップ８２のエミッタ側である電極
ポスト８６ａにゲート線８９をコイル状に巻き付けるこ
とで、上記ＩＥＧＴチップ８２のターンオフ時の急峻な
ｄｉ／ｄｔにより、上記電極ポスト８６ａを流れる電流
を妨げる方向に起電力を発生させ、この起電力によって
上記ゲート線８９に発生する誘導起電力がゲート電圧に
対して逆バイアスとなるように巻き線９０を形成してい
る。これにより、ターンオフ時の急峻なｄｉ／ｄｔを抑
えることができ、さらにこのｄｉ／ｄｔによる急峻なｄ
ｖ／ｄｔも抑えることができる。よって、上記ＩＥＧＴ
チップ８２が破壊されるのを防止することができる。
【００９８】なお、この第６の実施の形態の変形例とし
て、上記電極ポスト８６ａの形状を図１４に示すよう
に、電極ポストの底部にゲート線８９を埋め込むための
溝９２を形成した形状としてもよい。このような形状の
電極ポスト９３を用いることにより、ゲート線８９の巻
き付けが容易になるとともに、実際にこの電力用半導体
装置の使用中にゲート線の巻き付け形状が変形したり、
この変形に伴ってインダクタンス成分が変化したりする
のを防ぐことができる。
【００９９】さらに、この第６の実施の形態の別の変形
例として、上記電極ポスト８６ａの形状を図１５に示す
ように、電極ポストの側面にゲート線８９を埋め込むた
めの溝９４を形成した形状としてもよい。このような形
状の電極ポスト９５を用いることにより、同様にゲート
線８９の巻き付けが容易になるとともに、実際にこの電
力用半導体装置の使用中にゲート線の巻き付け形状が変
形したり、この変形に伴ってインダクタンス成分が変化
したりするのを防ぐことができる。
【０１００】次に、本発明の第７の実施の形態の電圧駆
動型の電力用半導体装置について説明する。上記第１の
実施の形態と同様に、この電圧駆動型の電力用半導体装
置は、電力用半導体素子である複数のＩＥＧＴチップ
と、これらＩＥＧＴチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード（ＦＷＤ）チップとを
１対の圧接電極板で圧接して構成した圧接型のＩＥＧＴ
パッケージである。なおここでは、１個のＩＥＧＴチッ
プと１個のＦＷＤチップからなる圧接型のＩＥＧＴパッ
ケージの断面図を用いて説明する。
【０１０１】図１６は、本発明の第７の実施の形態の電
圧駆動型の電力用半導体装置における主要部を示す断面
図である。この電圧駆動型電力用半導体装置１００は、
以下のように構成されている。
【０１０２】図１６に示すように、ＩＥＧＴチップ１０
１及びＦＷＤチップ１０２の上部にはモリブデン板１０
３ａが設けられ、上記ＩＥＧＴチップ１０１の下部には
モリブデン板１０３ｂ、また上記ＦＷＤチップ１０２の
下部にはモリブデン板１０３ｃが設けられている。さら
に、上記モリブデン板１０３ｂの下部には、１００ｎＨ
以下のインダクタンス成分を有するインダクタンス材料
１０４とモリブデン板１０３ｄが設けられている。
【０１０３】そして、上記ＩＥＧＴチップ１０１及びＦ
ＷＤチップ１０２は、上記モリブデン板１０３ａと、上
記モリブデン板１０３ｄ、インダクタンス材料１０４、
モリブデン板１０３ｂ、及び上記モリブデン板１０３ｃ
を介して、上下からコレクタ（アノード）圧接電極板１
０５とエミッタ（カソード）圧接電極板１０６により圧
接されている。
【０１０４】また、上記ＩＥＧＴチップ１０１のゲート
にはゲートピン１０７が接しており、このゲートピン１
０７はＩＥＧＴチップ１０１を駆動制御するためのゲー
ト回路１０８にゲート線１０９にて接続されている。さ
らに、上記ゲート回路１０８は、エミッタ圧接電極板１
０６にエミッタ線１１０にて接続されている。
【０１０５】ここで、上記インダクタンス材料１０４に
ついて、いくつかの例を上げて説明する。図１７，図１
８は、上記インダクタンス材料１０４を形成する一構成
例を示す図である。図１７に示す材料は、シリコン（Ｓ
ｉ）に熱膨張係数が近く、金属よりも導電率の低い材料
１０４ａ、例えばＳｉＣ、空気（空間）などの一部に、
この材料１０４ａを貫通する導電率の高い材料１０４
ｂ、例えばＡｌワイヤを配設したものである。また、図
１８に示す材料は、Ｓｉに熱膨張係数が近く、金属より
も導電率の低い材料、例えばＳｉＣと、導電率の高い材
料、例えばＡｌとから成る複合材料１０４ｃである。上
述したようなインダクタンス材料１０４では、Ａｌワイ
ヤの配設ピッチやＡｌの含有量を変更することにより、
所望のインダクタンス成分を形成することができる。
【０１０６】以上説明したようにこの第７の実施の形態
によれば、ＩＥＧＴチップ１０１のエミッタとエミッタ
圧接電極板１０６との間に設けられた上記インダクタン
ス材料１０４に発生する誘導起電力により、ターンオフ
時の急峻なｄｉ／ｄｔを抑えることができ、さらにこの
ｄｉ／ｄｔによる急峻なｄｖ／ｄｔも抑えることができ
る。これにより、上記ＩＥＧＴチップ１０１が破壊され
るのを防止することができる。
【０１０７】なお、ＩＥＧＴチップ１０１のエミッタと
エミッタ圧接電極板１０６との間にインダクタンス材料
１０４ではなくモリブデン板を設け、図１９に示すよう
に電極ポスト１０６ａの周囲に磁性体１１１、例えばフ
ェライトビーズ等を配置する構成としてもよい。このよ
うな構成により、ＩＥＧＴチップのターンオフ時の急峻
なｄｉ／ｄｔを抑えることができ、さらにこのｄｉ／ｄ
ｔによる急峻なｄｖ／ｄｔも抑えることができるため、
上記ＩＥＧＴチップ１０１が破壊されるのを防止するこ
とができる。
【０１０８】次に、本発明の第８の実施の形態の電圧駆
動型の電力用半導体装置について説明する。この実施の
形態は上記第１の実施の形態の変形例であり、この電圧
駆動型の電力用半導体装置は、上記第１の実施の形態と
同様に電力用半導体素子である複数のＩＥＧＴチップ
と、これらＩＥＧＴチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード（ＦＷＤ）チップとを
１対の圧接電極板で圧接して構成した圧接型のＩＥＧＴ
パッケージである。なおここでは、１個のＩＥＧＴチッ
プと、このＩＥＧＴチップとエミッタ圧接電極板との間
に形成されるインダクタンスの断面図を用いて説明す
る。
【０１０９】図２０は、本発明の第８の実施の形態の電
圧駆動型の電力用半導体装置における主要部を示す断面
図である。この電圧駆動型電力用半導体装置１２０は、
以下のように構成されている。
【０１１０】図２０（ａ）に示すように、ＩＥＧＴチッ
プ１２１の上部にはモリブデン板１２２ａが設けられ、
上記ＩＥＧＴチップ１２１の下部にはモリブデン板１２
２ｂと位置出し用の絶縁体１２３が設けられている。
【０１１１】さらに、上記モリブデン板１２２ｂの下部
には銅からなる薄銅板１２４が設けられている。上から
見たこの薄銅板１２４の形状を図２０（ｂ）に示す。こ
のように薄銅板１２４は、圧接部分１２４ａやエミッタ
圧接電極板１２７との接続部分１２４ｂより細く波形の
形状からなる波形部分１２４ｃを介してエミッタ圧接電
極板１２７に接続されている。これにより、上記波形部
分１２４ｃはインダクタンス成分を有し、ここでは１０
０ｎＨ以下に設定される。
【０１１２】さらに、上記薄銅板１２４の下部には、絶
縁性を有する絶縁薄板１２５が設けられている。そし
て、上記ＩＥＧＴチップ１２１は、上に上記モリブデン
板１２２ａを、下に上記モリブデン板１２２ｂ、薄銅板
１２４、絶縁体１２５を介して、上下からコレクタ（ア
ノード）圧接電極板１２６とエミッタ（カソード）圧接
電極板１２７により圧接されている。
【０１１３】また、図２０（ｃ）は上記モリブデン板１
２２ａ，１２２ｂを上からみた図である。その他の構成
については上記第１の実施の形態と同様であるため、こ
こに編入するものとしその説明は省略する。
【０１１４】上述の図２０に示すように構成された電圧
駆動型の電力用半導体装置では、薄銅板の波形部分１２
４ｃにおいて上記ＩＥＧＴチップ１２１のターンオフ時
の急峻なｄｉ／ｄｔにより、上記波形部分１２４ｃを流
れる電流を妨げる方向に誘導起電力が生じる。さらに、
この誘導起電力は、ゲート電圧に対しても逆バイアスと
なる。
【０１１５】以上説明したようにこの第８の実施の形態
によれば、ＩＥＧＴチップ１２１のエミッタとエミッタ
圧接電極板１２７との間に設けられたインダクタンス成
分を有する薄銅板の波形部分１２４ｃに発生する誘導起
電力により、ターンオフ時の急峻なｄｉ／ｄｔを抑える
ことができ、さらにこのｄｉ／ｄｔによる急峻なｄｖ／
ｄｔも抑えることができる。これにより、ＩＥＧＴチッ
プ１２１が破壊されるのを防止することができる。
【０１１６】次に、本発明の第９の実施の形態の電圧駆
動型の電力用半導体装置について説明する。この第９の
実施の形態は、上記第３の実施の形態の変形例であり、
上記第３の実施の形態と同様に電力用半導体素子である
複数のＩＥＧＴチップと、これらＩＥＧＴチップに通電
方向を逆にして並列接続される複数の逆導通ダイオード
（ＦＷＤ）チップとを１対の圧接電極板で圧接して構成
し、さらに保護回路を内蔵した圧接型のＩＥＧＴパッケ
ージである。
【０１１７】図２１は、本発明の第９の実施の形態の電
圧駆動型の電力用半導体装置における主要部を示す断面
図である。この電圧駆動型の電力用半導体装置１４０
は、以下のように構成されている。
【０１１８】図２１に示すように、ＩＥＧＴチップ４２
ａ，４２ｂは、上にモリブデン板４３ａを、下にモリブ
デン板４３ｂ，４３ｃ、薄銅板４４ａ，４４ｂ、絶縁薄
板４５ａ，４５ｂを介して、上下からコレクタ（アノー
ド）圧接電極板４６とエミッタ（カソード）圧接電極板
４７により圧接されている。また、ＦＷＤチップ４８
ａ，４８ｂ，４８ｃは、上にモリブデン板４３ａを、下
にモリブデン板４３ｄ，４３ｅ，４３ｆを介して、上下
から同様に上記コレクタ圧接電極板４６とエミッタ圧接
電極板４７により圧接されている。
【０１１９】また、上記ＩＥＧＴチップ４２ａ，４２ｂ
のゲートにはゲートピン４９ａ，４９ｂが接しており、
これらゲートピン４９ａ，４９ｂはＩＥＧＴチップ４２
ａ，４２ｂを駆動制御するためのゲート回路５０にゲー
ト線５１にて接続されている。さらに、上記ゲート回路
５０は、上記エミッタ圧接電極板４７にエミッタ線５２
にて接続されている。また、上記ゲート線５１とエミッ
タ線５２との間には、パッケージを保護する機能を有す
る保護回路１４１が接続されている。
【０１２０】さらに、ＩＥＧＴチップ４２ａ，４２ｂの
エミッタ側に設けられた上記薄銅板４４ａ，４４ｂとエ
ミッタ圧接電極板４７との間には、インダクタンス成分
として１００ｎＨ以下のインダクタンス５３ａ，５３ｂ
がそれぞれ設けられている。
【０１２１】図２２は、この第９の実施の形態の電圧駆
動型の電力用半導体装置の電気的構成を示す回路図であ
る。この第９の実施の形態は、電流センス機能付のＩＥ
ＧＴチップとＲＴＣ回路を用いた保護回路内蔵型の電力
用半導体装置である。
【０１２２】この図２２に示すように、上記コレクタ圧
接電極板４６にはＩＥＧＴチップ４２ａ，４２ｂのコレ
クタと、ＦＷＤチップ４８ａ，４８ｂ，４８ｃのカソー
ドが接続されている。上記エミッタ圧接電極板４７に
は、ＩＥＧＴチップ４２ａ，４２ｂのエミッタにそれぞ
れ接続された上記インダクタンス５３ａ，５３ｂと、Ｆ
ＷＤチップ４８ａ，４８ｂ，４８ｃのアノードが接続さ
れている。
【０１２３】また、上記ゲート回路５０のゲート線５１
がゲート抵抗Ｒｇを介してＩＥＧＴチップ４２ａ，４２
ｂのゲートに接続され、エミッタ線５２がエミッタ圧接
電極板４７に接続されている。
【０１２４】さらに、ＩＥＧＴチップ４２ａのセンス側
のエミッタには、トランジスタＴｒのゲートと、抵抗Ｒ
ｓの一端が接続されている。上記トランジスタＴｒのコ
レクタは、ダイオードＤを介して上記ＩＥＧＴチップ４
２ａのゲートとゲート抵抗Ｒｇ間に接続されている。ま
た、上記トランジスタＴｒのエミッタと抵抗Ｒｓの他端
は、エミッタ圧接電極板４７に接続されている。
【０１２５】上述の図２１，図２２に示すように構成さ
れた電圧駆動型の電力用半導体装置では、インダクタン
ス５３ａ，５３ｂにおいて上記ＩＥＧＴチップ４２ａ，
４２ｂのターンオフ時の急峻なｄｉ／ｄｔにより、上記
インダクタンス５３ａ，５３ｂを流れる電流を妨げる方
向に誘導起電力が生じる。さらに、この誘導起電力は、
ゲート電圧に対しても逆バイアスとなる。
【０１２６】また、ＩＥＧＴチップ４２ａに大電流が流
れ込んだ場合、この大電流を一定の電流値にクランプす
る。さらに、ＩＥＧＴチップ４２ａ，４２ｂが破壊され
たときには、ＩＥＧＴチップ４２ａに流れ込んむ電流を
基準電位に逃がす。
【０１２７】以上説明したようにこの第９の実施の形態
によれば、ＩＥＧＴチップ４２ａ，４２ｂのエミッタと
エミッタ圧接電極板４７との間に設けられた上記インダ
クタンス５３ａ，５３ｂに発生する誘導起電力により、
ターンオフ時の急峻なｄｉ／ｄｔを抑えることができ、
さらにこのｄｉ／ｄｔによる急峻なｄｖ／ｄｔも抑える
ことができる。これにより、上記ＩＥＧＴチップ４２
ａ，４２ｂが破壊されるのを防止することができる。ま
た、さらに保護回路を備えているため、ＩＥＧＴチップ
に大電流が流れ込んだ場合に上記ＩＥＧＴチップ４２
ａ，４２ｂが破壊されるのを防止することができる。
【０１２８】ここで、上述した第１〜第９、及び後述す
る第１２〜第１５の実施の形態の電圧駆動型の電力用半
導体装置の外形周辺部について説明する。
【０１２９】図２３は、上記第１〜９の実施の形態の電
力用半導体装置における外形周辺部の構成を示す断面図
である。この電力用半導体装置は、ＩＥＧＴチップのコ
レクタ、エミッタに対応して上下面に露出する一対の圧
接電極板、すなわち上述したコレクタ圧接電極板１４５
及びエミッタ圧接電極板１４６と、このコレクタ圧接電
極板１４５とエミッタ圧接電極板１４６との間に介装し
てシール接合されたセラミック製の絶縁外筒１４７とか
らなり、これら圧接電極板１４５，１４６及び絶縁外筒
１４７にて気密（ハーメチック）構造のパッケージを形
成している。
【０１３０】次に、本発明を上述した圧接型のＩＥＧＴ
パッケージとは異なるモジュール型のＩＥＧＴパッケー
ジに適用した例を、以下の第１０，第１１の実施の形態
として説明する。
【０１３１】本発明の第１０の実施の形態の電圧駆動型
の電力用半導体装置は、電力用半導体素子である複数の
ＩＥＧＴチップと、これらＩＥＧＴチップに通電方向を
逆にして並列接続される複数の逆導通ダイオード（ＦＷ
Ｄ）チップとをボンディングワイヤにより接続して組み
立てたモジュール型のＩＥＧＴパッケージである。なお
ここでは、１個のＩＥＧＴチップと１個のＦＷＤチップ
からなるモジュール型のＩＥＧＴパッケージを用いて説
明する。
【０１３２】図２４は、本発明の第１０の実施の形態の
電圧駆動型の電力用半導体装置における主要部の構成を
示す図である。この電圧駆動型電力用半導体装置１５０
は、以下のように構成されている。
【０１３３】図２４に示すように、絶縁基板（ＤＢＣ）
１５１上には銅からなるコレクタ電極板１５２、ゲート
電極板１５３、及びエミッタ電極板１５４がそれぞれ配
設され貼り付けられている。上記コレクタ電極板１５２
上には、ＩＥＧＴチップ１５５とＦＷＤチップ１５６が
配設されハンダ付けされている。
【０１３４】また、上記ＩＥＧＴチップ１５５とゲート
電極板１５３との間がアルミニウム（Ａｌ）からなるボ
ンディングワイヤ１５７により接続され、同様に上記Ｆ
ＷＤチップ１５６とエミッタ電極板１５４との間がボン
ディングワイヤ１５８により接続されている。さらに、
上記ＩＥＧＴチップ１５５とエミッタ電極板１５４との
間が、所定のインダクタンス成分を持つワイヤなどから
なるインダクタンス材料１５９により接続されている。
なお、上記ボンディングワイヤには、径が２００μｍ程
度のＡｌ線が用いられる。
【０１３５】また、ゲート電極板１５３はＩＥＧＴチッ
プ１５５を駆動制御するためのゲート回路１６０にゲー
ト線１６１にて接続されている。さらに、上記ゲート回
路１６０は、エミッタ電極板１５４にエミッタ線１６２
にて接続されている。このような構造の絶縁基板１５１
がパッケージに収納され、外部端子が取り付けられてモ
ジュール型のＩＥＧＴパッケージとして使用される。
【０１３６】図２５は、この第１０の実施の形態の電圧
駆動型の電力用半導体装置の電気的構成を示す回路図で
ある。上記コレクタ電極板１５２には、ＩＥＧＴチップ
１５５のコレクタと、ＦＷＤチップ１５６のカソードが
接続されている。
【０１３７】上記エミッタ電極板１５４には、ＩＥＧＴ
チップ１５５のエミッタに接続された上記インダクタン
ス材料１５９と、ＦＷＤチップ１５６のアノードが接続
されている。また、上記ゲート回路１６０のゲート線１
６１がＩＥＧＴチップ１５５のゲートに接続され、エミ
ッタ線１６２がエミッタ電極板１５４に接続されてい
る。
【０１３８】上述の図２４，２５に示すように構成され
た電圧駆動型の電力用半導体装置では、インダクタンス
材料１５９において上記ＩＥＧＴチップ１５５のターン
オフ時の急峻なｄｉ／ｄｔにより、上記インダクタンス
材料１５９を流れる電流を妨げる方向に誘導起電力が生
じる。さらに、この誘導起電力は、ゲート電圧に対して
も逆バイアスとなる。
【０１３９】以上説明したようにこの第１０の実施の形
態によれば、ＩＥＧＴチップ１５５のエミッタとエミッ
タ電極板１５４との間に設けられた上記インダクタンス
１５９に発生する誘導起電力により、ターンオフ時の急
峻なｄｉ／ｄｔを抑えることができ、さらにこのｄｉ／
ｄｔによる急峻なｄｖ／ｄｔも抑えることができる。こ
れにより、ＩＥＧＴチップ１５５が破壊されるのを防止
することができる。
【０１４０】次に、上記第１０の実施の形態の変形例の
電圧駆動型の電力用半導体装置について説明する。この
変形例の電力用半導体装置は、上記第１０の実施の形態
と同様に、電力用半導体素子である複数のＩＥＧＴチッ
プと、これらＩＥＧＴチップに通電方向を逆にして並列
接続される複数の逆導通ダイオード（ＦＷＤ）チップと
をボンディングワイヤにより接続して組み立て、さらに
ボンディングパッドを設けて所望のインダクタンス成分
の設定を容易にしたモジュール型のＩＥＧＴパッケージ
である。なおここでは、１個のＩＥＧＴチップと１個の
ＦＷＤチップからなるモジュール型のＩＥＧＴパッケー
ジを用いて説明する。
【０１４１】図２６は、上記第１０の実施の形態の変形
例の電圧駆動型の電力用半導体装置における主要部の構
成を示す図である。この電圧駆動型電力用半導体装置１
７０は、以下のように構成されている。
【０１４２】図２６に示すように、絶縁基板（ＤＢＣ）
１５１上には銅からなるコレクタ電極板１５２、ゲート
電極板１５３、及びエミッタ電極板１５４がそれぞれ配
設され貼り付けられている。上記コレクタ電極板１５２
上には、ＩＥＧＴチップ１５５とＦＷＤチップ１５６が
配設されハンダ付けされている。
【０１４３】また、上記ＩＥＧＴチップ１５５とゲート
電極板１５３との間がＡｌからなるボンディングワイヤ
１５７により接続され、同様に上記ＦＷＤチップ１５６
とエミッタ電極板１５４との間がボンディングワイヤ１
５８により接続されている。なお、上記ボンディングワ
イヤには、径が２００μｍ程度のＡｌ線が用いられる。
【０１４４】また、上記絶縁基板（ＤＢＣ）１５１上に
はボンディングワイヤを接合するためのボンディングパ
ッド１７１が設けられており、このボンディングパッド
１７１と上記ＩＥＧＴチップ１５５との間がＡｌからな
るボンディングワイヤ１７２により接続されている。さ
らに、上記ボンディングパッド１７１とエミッタ電極板
１５４との間が、所定のインダクタンス成分を持つワイ
ヤなどからなるインダクタンス材料１７３により接続さ
れている。
【０１４５】また、ゲート電極板１５３はＩＥＧＴチッ
プ１５５を駆動制御するためのゲート回路１６０にゲー
ト線１６１にて接続されている。さらに、上記ゲート回
路１６０は、エミッタ電極板１５４にエミッタ線１６２
にて接続されている。このような構造の絶縁基板１５１
がパッケージに収納され、外部端子が取り付けられてモ
ジュール型のＩＥＧＴパッケージとして使用される。
【０１４６】なお、この変形例の電力用半導体装置の電
気的構成については、図２５に示した上記第１０の実施
の形態と同様であるため、ここに編入するものとしその
説明は省略する。
【０１４７】上述の図２６，２５に示すように構成され
た電圧駆動型の電力用半導体装置では、インダクタンス
材料１７３において上記ＩＥＧＴチップ１５５のターン
オフ時の急峻なｄｉ／ｄｔにより、上記インダクタンス
材料１７３を流れる電流を妨げる方向に誘導起電力が生
じる。さらに、この誘導起電力は、ゲート電圧に対して
も逆バイアスとなる。
【０１４８】以上説明したように第１０の実施の形態の
変形例によれば、ボンディングパッド１７１（ＩＥＧＴ
チップ１５５のエミッタ）とエミッタ電極板１５４との
間に設けられた上記インダクタンス材料１７３に発生す
る誘導起電力により、ターンオフ時の急峻なｄｉ／ｄｔ
を抑えることができ、さらにこのｄｉ／ｄｔによる急峻
なｄｖ／ｄｔも抑えることができる。これにより、ＩＥ
ＧＴチップ１５５が破壊されるのを防止することができ
る。
【０１４９】次に、本発明の第１１の実施の形態の電圧
駆動型の電力用半導体装置について説明する。上記第１
０の実施の形態と同様に、この電圧駆動型の電力用半導
体装置は、電力用半導体素子である複数のＩＥＧＴチッ
プと、これらＩＥＧＴチップに通電方向を逆にして並列
接続される複数の逆導通ダイオード（ＦＷＤ）チップと
をボンディングワイヤにより接続して組み立てたモジュ
ール型のＩＥＧＴパッケージである。なおここでは、１
個のＩＥＧＴチップと１個のＦＷＤチップからなるモジ
ュール型のＩＥＧＴパッケージを用いて説明する。
【０１５０】図２７は、本発明の第１１の実施の形態の
電圧駆動型の電力用半導体装置における主要部の構成を
示す図である。この電圧駆動型電力用半導体装置１８０
は、以下のように構成されている。
【０１５１】図２７に示すように、絶縁基板（ＤＢＣ）
１８１には銅からなるコレクタ電極板１８２、ゲート電
極板１８３、及びエミッタ電極板１８４がそれぞれ配設
され貼り付けられている。上記コレクタ電極板１８２上
には、ＩＥＧＴチップ１８５とＦＷＤチップ１８６が配
設されハンダ付けされている。
【０１５２】また、上記ＦＷＤチップ１８６とエミッタ
電極板１８４との間がＡｌからなるボンディングワイヤ
１８７により接続され、同様に上記ＩＥＧＴチップ１８
５とエミッタ電極板１８４との間がボンディングワイヤ
１８８により接続されている。さらに、上記ＩＥＧＴチ
ップ１８５とゲート電極板１８３との間が、Ａｌからな
るボンディングワイヤ１８９により接続されている。こ
のとき、このボンディングワイヤ１８９は、上記ボンデ
ィングワイヤ１８８にコイル状の巻かれた巻き線１９０
を形成し、所定のインダクタンス成分を作り出してい
る。
【０１５３】また、ゲート電極板１８３はＩＥＧＴチッ
プ１８５を駆動制御するためのゲート回路１９１にゲー
ト線１９２にて接続されている。さらに、上記ゲート回
路１９１は、エミッタ電極板１８４にエミッタ線１９３
にて接続されている。このような構造の絶縁基板１８１
がパッケージに収納され、外部端子が取り付けられてモ
ジュール型のＩＥＧＴパッケージとして使用される。
【０１５４】図２８は、この第１１の実施の形態の電圧
駆動型の電力用半導体装置の電気的構成を示す回路図で
ある。
【０１５５】この図２８に示すように、上記コレクタ電
極板１８２にはＩＥＧＴチップ１８５のコレクタと、Ｆ
ＷＤチップ１８６のカソードが接続されている。上記エ
ミッタ電極板１８４には、ＩＥＧＴチップ１８５のエミ
ッタと、ＦＷＤチップ１８６のアノードが接続されてい
る。
【０１５６】また、上記ゲート回路１９１のゲート線１
９２には上記巻き線１９０が形成され、さらにこの巻き
線１９０はＩＥＧＴチップ１８５のゲートに接続されて
いる。さらに 上記ゲート回路１９１のエミッタ線１９
３がエミッタ電極板１８４に接続されている。
【０１５７】上述の図２７，図２８に示すように構成さ
れた電圧駆動型の電力用半導体装置では、ＩＥＧＴチッ
プ１８５のゲート側であるボンディングワイヤ１８９が
このＩＥＧＴチップのエミッタ側であるボンディングワ
イヤ１８８にコイル状に巻かれた巻き線１９０となって
いるため、ターンオフ時の急峻なｄｉ／ｄｔにより、上
記ボンディングワイヤ１８８のインダクタンス成分に発
生する起電力が上記ボンディングワイヤ１８９に誘導起
電力として誘導される。
【０１５８】すなわち、上記ＩＥＧＴチップ１８５のタ
ーンオフ時の急峻なｄｉ／ｄｔにより、上記ボンディン
グワイヤ１８８のインダクタンス成分にこのボンディン
グワイヤ１８８を流れる電流を妨げる方向に起電力が生
じ、この起電力により上記ボンディングワイヤ１８９に
発生する誘導起電力がゲート電圧に対して逆バイアスと
なる。
【０１５９】以上説明したようにこの第１１の実施の形
態によれば、ＩＥＧＴチップ１８５のエミッタ側のボン
ディングワイヤ１８８にゲート側のボンディングワイヤ
１８９をコイル状に巻き付けることで、上記ＩＥＧＴチ
ップ１８５のターンオフ時の急峻なｄｉ／ｄｔにより、
上記ボンディングワイヤ１８８を流れる電流を妨げる方
向に起電力を発生させ、この起電力によって上記ボンデ
ィングワイヤ１８９に発生する誘導起電力がゲート電圧
に対して逆バイアスとなるように巻き線１９０を形成し
ている。これにより、ターンオフ時の急峻なｄｉ／ｄｔ
を抑えることができ、さらにこのｄｉ／ｄｔによる急峻
なｄｖ／ｄｔも抑えることができる。よって、上記ＩＥ
ＧＴチップ１８５が破壊されるのを防止することができ
る。
【０１６０】次に、本発明の第１２の実施の形態の電圧
駆動型の電力用半導体装置について説明する。上記第１
の実施の形態と同様に、この電圧駆動型の電力用半導体
装置は、電力用半導体素子である複数のＩＥＧＴチップ
と、これらＩＥＧＴチップに通電方向を逆にして並列接
続される複数の逆導通ダイオード（ＦＷＤ）チップとを
１対の圧接電極板で圧接して構成した圧接型のＩＥＧＴ
パッケージである。なおここでは、１個のＩＥＧＴチッ
プと１個のＦＷＤチップからなる圧接型のＩＥＧＴパッ
ケージの断面図を用いて説明する。
【０１６１】図２９は、本発明の第１２の実施の形態の
電圧駆動型の電力用半導体装置における主要部を示す断
面図である。この電圧駆動型の電力用半導体装置２００
は、以下のように構成されている。
【０１６２】図２９に示すように、ＩＥＧＴチップ２０
１は、上にモリブデン板２０２ａを、下にモリブデン板
２０２ｂ、薄銅板２０３ａ、絶縁体２０４、及び薄銅板
２０３ｂの順序で配置された部材を介して、上下からコ
レクタ（アノード）圧接電極板２０５とエミッタ（カソ
ード）圧接電極板２０６により圧接されている。また、
ＦＷＤチップ２０７は、上に上記モリブデン板２０２ａ
を、下にモリブデン板２０２ｃを介して、上下から上記
コレクタ圧接電極板２０５とエミッタ圧接電極板２０６
により圧接されている。
【０１６３】上記ＩＥＧＴチップ２０１のゲートにはゲ
ートピン２０８が接しており、このゲートピン２０８
は、上記ＩＥＧＴチップ２０１を駆動制御するためのゲ
ート回路２０９にゲート線２１０にて接続されている。
さらに、上記ゲート回路２０９は、上記エミッタ圧接電
極板２０６にエミッタ線２１１にて接続されている。
【０１６４】さらに、ＩＥＧＴチップ２０１のエミッタ
側に設けられた上記薄銅板２０３ａと、エミッタ圧接電
極板２０６側に設けられた上記薄銅板２０３ｂとの間に
は、インダクタンス成分として１００ｎＨ以下のインダ
クタンス材料２１２が設けられている。なお、上記薄銅
板２０３ａ、インダクタンス材料２１２、及び上記薄銅
板２０３ｂは、一体に構成されていてもよい。
【０１６５】ここで、上記薄銅板２０３ａ、インダクタ
ンス材料２１２、及び上記薄銅板２０３ｂを一体に構成
した具体例を説明する。
【０１６６】図３０，図３１は、一体に構成した具体例
を示す図である。図３０（ａ）に示すように、この具体
例は例えば厚さ１００μｍ程度の銅板からなり、図に示
すような寸法のＳ字型形状を有するものである。このＳ
字型形状は、破線ラインを支点に折り曲げられ、図３０
（ｂ）に示すような形状として、上下から上記コレクタ
圧接電極板２０５とエミッタ圧接電極板２０６により圧
接されるように用いられる。図中Ａで示す矩形部分が上
記薄銅板２０３ａに、図中Ｂで示す矩形部分が上記薄銅
板２０３ｂに相当し、さらにＡ−Ｂ間のＬ字部分が上記
インダクタンス材料２１２に相当する。このとき、Ｌ字
部分のインダクタンスは、約１８ｎＨになる。
【０１６７】これにより、上記薄銅板２０３ａと薄銅板
２０３ｂとの間にインダクタンス成分が形成される。図
３１は、上記Ｓ字型形状を斜めから見た斜視図であり、
図中に示す矢印が電流ｉの流れを表している。
【０１６８】図３２は、この第１２の実施の形態の電圧
駆動型の電力用半導体装置の電気的構成を示す回路図で
ある。この第１２の実施の形態は、回路的には上記第１
の実施の形態と同様であり、上記コレクタ圧接電極板２
０５には、ＩＥＧＴチップ２０１のコレクタと、ＦＷＤ
チップ２０７のカソードが接続されている。上記エミッ
タ圧接電極板２０６には、ＩＥＧＴチップ２０１のエミ
ッタに接続された上記インダクタンス材料２１２と、Ｆ
ＷＤチップ２０７のアノードが接続されている。また、
上記ゲート回路２０９のゲート線２１０がＩＥＧＴチッ
プ２０１のゲートに接続され、エミッタ線２１１がエミ
ッタ圧接電極板２０６に接続されている。
【０１６９】上述の図２９〜図３２に示すように構成さ
れた電圧駆動型の電力用半導体装置では、インダクタン
ス材料２１２において上記ＩＥＧＴチップ２０１のター
ンオフ時の急峻なｄｉ／ｄｔにより、上記インダクタン
ス材料２１２を流れる電流を妨げる方向に誘導起電力が
生じる。さらに、この誘導起電力は、ゲート電圧に対し
ても逆バイアスとなる。
【０１７０】以上説明したようにこの第１２の実施の形
態によれば、ＩＥＧＴチップ２０１のエミッタとエミッ
タ圧接電極板２０６との間に設けられた上記インダクタ
ンス材料２１２に発生する誘導起電力により、ターンオ
フ時の急峻なｄｉ／ｄｔを抑えることができ、さらにこ
のｄｉ／ｄｔによる急峻なｄｖ／ｄｔも抑えることがで
きる。これにより、ＩＥＧＴチップ２０１が破壊される
のを防止することができる。
【０１７１】次に、本発明の第１３の実施の形態の電圧
駆動型の電力用半導体装置について説明する。この第１
３の実施の形態は、上記第９の実施の形態の変形例であ
り、電力用半導体素子である複数のＩＥＧＴチップと、
これらＩＥＧＴチップに通電方向を逆にして並列接続さ
れる逆導通ダイオード（ＦＷＤ）チップとを１対の圧接
電極板で圧接して構成し、さらに保護回路を内蔵した圧
接型のＩＥＧＴパッケージである。
【０１７２】図３３は、本発明の第１３の実施の形態の
電圧駆動型の電力用半導体装置における主要部を示す断
面図である。この電圧駆動型の電力用半導体装置２２０
は、以下のように構成されている。
【０１７３】図３３に示すように、電流センス機能付の
ＩＥＧＴチップ４２ａとＩＥＧＴチップ４２ｂ〜４２ｄ
は、上にモリブデン板４３ａを、下にモリブデン板４３
ｂ，４３ｃ，４３ｄ，４３ｅ、薄銅板４４ａ，４４ｂ，
４４ｃ，４４ｄ、絶縁薄板４５ａ，４５ｂ，４５ｃ，４
５ｄを介して、上下からコレクタ（アノード）圧接電極
板４６とエミッタ（カソード）圧接電極板４７により圧
接されている。また、ＦＷＤチップ４８は、上にモリブ
デン板４３ａを、下にモリブデン板４３を介して、上下
から同様に上記コレクタ圧接電極板４６とエミッタ圧接
電極板４７により圧接されている。
【０１７４】また、上記ＩＥＧＴチップ４２ａ，４２
ｂ，４２ｃ，４２ｄのゲートにはゲートピン４９ａ，４
９ｂ，４９ｃ，４９ｄが接しており、これらゲートピン
４９ａ，４９ｂ，４９ｃ，４９ｄはＩＥＧＴチップ４２
ａ，４２ｂ，４２ｃ，４２ｄを駆動制御するためのゲー
ト回路５０にゲート線５１にて接続されている。さら
に、上記ゲート回路５０は、上記エミッタ圧接電極板４
７にゲート回路５０のエミッタ線５２にて接続されてい
る。また、上記ゲート線５１とエミッタ線５２との間に
は、パッケージを保護する機能を有する保護回路１４１
が接続され、この保護回路１４１には上記ＩＥＧＴチッ
プ４２ａに接する電流センスピン１５１が接続されてい
る。
【０１７５】さらに、ＩＥＧＴチップ４２ａ，４２ｂ，
４２ｃ，４２ｄのエミッタ側に設けられた上記薄銅板４
４ａ，４４ｂ，４４ｃ，４４ｄとエミッタ圧接電極板４
７との間には、インダクタンス成分として１００ｎＨ以
下のインダクタンス５３ａ，５３ｂ，５３ｃ，５３ｄが
それぞれ設けられている。
【０１７６】図３４は、この第１３の実施の形態の電圧
駆動型の電力用半導体装置の電気的構成を示す回路図で
ある。
【０１７７】この図３４に示すように、上記コレクタ圧
接電極板４６にはＩＥＧＴチップ４２ａ，４２ｂ，４２
ｃ，４２ｄのコレクタと、ＦＷＤチップ４８のカソード
が接続されている。上記エミッタ圧接電極板４７には、
ＩＥＧＴチップ４２ａ，４２ｂ，４２ｃ，４２ｄのエミ
ッタにそれぞれ接続された上記インダクタンス５３ａ，
５３ｂ，５３ｃ，５３ｄと、ＦＷＤチップ４８のアノー
ドが接続されている。
【０１７８】また、上記ゲート回路５０のゲート線５１
がゲート抵抗Ｒｇを介してＩＥＧＴチップ４２ａ，４２
ｂ，４２ｃ，４２ｄのゲートに接続され、エミッタ線５
２がエミッタ圧接電極板４７に接続されている。
【０１７９】さらに、ＩＥＧＴチップ４２ａのセンス側
のエミッタには、トランジスタＴｒのゲートと、抵抗Ｒ
ｓの一端が接続されている。上記トランジスタＴｒのコ
レクタは、ダイオードＤを介して上記ＩＥＧＴチップ４
２ａのゲートとゲート抵抗Ｒｇの間に接続されている。
また、上記トランジスタＴｒのエミッタと抵抗Ｒｓの他
端は、エミッタ圧接電極板４７に接続されている。
【０１８０】上述の図３３，図３４に示すように構成さ
れた電圧駆動型の電力用半導体装置では、インダクタン
ス５３ａ，５３ｂ，５３ｃ，５３ｄにおいて上記ＩＥＧ
Ｔチップ４２ａ，４２ｂ，４２ｃ，４２ｄのターンオフ
時の急峻なｄｉ／ｄｔにより、上記インダクタンス５３
ａ，５３ｂ，５３ｃ，５３ｄを流れる電流を妨げる方向
に誘導起電力が生じる。さらに、この誘導起電力は、ゲ
ート電圧に対しても逆バイアスとなる。
【０１８１】また、この電力用半導体装置では、電流セ
ンス機能付のＩＥＧＴチップ４２ａが少なくとも１つ配
置されているため、ＩＥＧＴチップ４２ａに大電流が流
れ込んだ場合、電流センス信号とＲＴＣ回路により安定
して過電流を制御することができる。さらに、ＩＥＧＴ
チップ４２ａ，４２ｂ，４２ｃ，４２ｄが破壊されたと
きには、ＩＥＧＴチップ４２ａに流れ込む電流を基準電
位に逃がす。
【０１８２】以上説明したようにこの第１３の実施の形
態によれば、ＩＥＧＴチップ４２ａ，４２ｂ，４２ｃ，
４２ｄのエミッタとエミッタ圧接電極板４７との間に設
けられた上記インダクタンス５３ａ，５３ｂ，５３ｃ，
５３ｄに発生する誘導起電力により、ターンオフ時の急
峻なｄｉ／ｄｔを抑えることができ、さらにこのｄｉ／
ｄｔによる急峻なｄｖ／ｄｔも抑えることができる。こ
れにより、上記ＩＥＧＴチップ４２ａ，４２ｂ，４２
ｃ，４２ｄが破壊されるのを防止することができる。さ
らに、保護回路を備えているため、ＩＥＧＴチップに大
電流が流れ込んだ場合に上記ＩＥＧＴチップ４２ａ，４
２ｂ，４２ｃ，４２ｄが破壊されるのを防止することが
できる。
【０１８３】また、複数のＩＥＧＴチップの少なくとも
１つを電流センス機能付とすることにより、この電力用
半導体装置の過電流保護機能を飛躍的に向上させること
ができる。これにより、素子過電流時、例えば短絡事故
発生時などには、電力用半導体素子としてＩＥＧＴチッ
プを有する電力用半導体装置はＩＧＢＴチップを有する
電力用半導体装置に比べてより確実な過電流保護を行う
ことが可能である。
【０１８４】すなわち、この第１３の実施の形態では、
ＲＴＣ回路の動作時における電力用半導体素子間の電流
振動によりインダクタンスに電流を妨げる方向に誘導起
電力が生じ、またこの起電力はゲート電圧に対しても逆
バイアスとなる。さらに、ターンオフ時の急峻なｄｉ／
ｄｔによりインダクタンスに同様の誘導起電力が生じ
る。したがって、ターンオフ直前の素子間の電流振動を
抑えるとともに、過電流発生時の急峻なｄｉ／ｄｔを抑
えることができ、電流センス機能付の半導体素子とＲＴ
Ｃ回路からの安定したフィードバックが可能である。
【０１８５】次に、本発明の第１４の実施の形態の電圧
駆動型の電力用半導体装置について説明する。
【０１８６】図３５は、この第１４の実施の形態の電圧
駆動型の電力用半導体装置の電気的構成を示す回路図で
ある。図３６は、前記電力用半導体装置内に複数個接続
されるＩＥＧＴチップを含む半導体素子回路の回路図で
ある。
【０１８７】この第１４の実施の形態は、電力用半導体
素子である電流センス機能付のＩＥＧＴチップと、ＲＴ
Ｃ回路及び過電圧保護回路を含む図３６に示す半導体素
子回路Ａをｎ個直列に、ｍ個並列に接続し、さらにこれ
を１対の圧接電極板で圧接した圧接型のＩＥＧＴパッケ
ージである。なお、ｎ＝１、２、３、…であり、ｍ＝
１、２、３、…である。
【０１８８】まず、半導体素子回路Ａの構成について説
明する。
【０１８９】図３６に示すように、コレクタ端子Ｃに
は、電流センス機能付のＩＥＧＴチップ２３０のコレク
タ、ツェナダイオードＺＤのカソード、ＩＥＧＴチップ
２３１のコレクタがそれぞれ接続されている。ツェナダ
イオードＺＤのアノードは、ＩＥＧＴチップ２３１のゲ
ートに接続され、このＩＥＧＴチップ２３１のエミッタ
はエミッタ端子Ｅに接続される。ＩＥＧＴチップ２３０
のエミッタは、インダクタンス２３２を介してエミッタ
端子Ｅに接続され、ＩＥＧＴチップ２３０のセンス側の
エミッタは、トランジスタＴｒ１のゲートに接続され
る。
【０１９０】ゲート端子Ｇは、抵抗Ｒ１、抵抗Ｒ２を介
してＩＥＧＴチップ２３０のゲートが接続される。さら
に、抵抗Ｒ１と抵抗Ｒ２の接続点には、トランジスタＴ
ｒ１のコレクタが接続され、トランジスタＴｒ１のエミ
ッタは抵抗Ｒ３を介してエミッタ端子Ｅに接続されてい
る。なお、図３６に示すように、トランジスタＴｒ１と
抵抗Ｒ３はＲＴＣ回路２３３を構成し、ツェナダイオー
ドＺＤとＩＥＧＴチップ２３１は過電圧保護回路２３４
を構成する。
【０１９１】次に、図３５に示す第１４の実施の形態の
電圧駆動型の電力用半導体装置について説明する。この
電圧駆動型の電力用半導体装置２４０は、以下のように
構成されている。
【０１９２】図３５に示すように、前記半導体素子回路
Ａがｎ個直列に接続され、さらにｎ個直列接続された複
数の半導体素子回路Ａがｍ個並列に接続される。そし
て、図示上、上部に配置された半導体素子回路Ａのそれ
ぞれのコレクタ端子はコレクタ圧接電極板２４１に接続
され、下部に配置された半導体素子回路Ａのそれぞれの
エミッタ端子はエミッタ圧接電極板２４２に接続され
る。また、半導体素子回路Ａのゲート端子は、不図示の
ゲート回路に接続されている。
【０１９３】上述の図３５に示すように構成された電圧
駆動型の電力用半導体装置では、インダクタンス２３２
において上記ＩＥＧＴチップ２３０のターンオフ時の急
峻なｄｉ／ｄｔにより、上記インダクタンス２３２を流
れる電流を妨げる方向に誘導起電力が生じる。さらに、
この誘導起電力は、ゲート電圧に対しても逆バイアスと
なる。
【０１９４】また、電流センス機能付のＩＥＧＴチップ
２３０が少なくとも１つ配置されているため、ＩＥＧＴ
チップ２３０に大電流が流れ込んだ場合、電流センス信
号とＲＴＣ回路２３３により安定して過電流を制御する
ことができる。さらに、ＩＥＧＴチップ２３０が破壊さ
れたときには、ＩＥＧＴチップ２３０に流れ込む電流を
基準電位に逃がす。
【０１９５】さらに、この電力用半導体装置では、半導
体素子回路Ａがｎ個直列に、ｍ個並列に接続されてお
り、さらに過電圧保護回路２３４が備えられている。こ
れにより、ＩＥＧＴチップに流れる電流を分配し、電圧
を分散することができる。よって、この電力用半導体装
置では、より大きな電力の制御を行うことができる。
【０１９６】また、図３６に示した半導体素子回路Ａ
を、図３７に示すような半導体素子回路Ａ′に置き換え
て用いてもよい。この半導体素子回路Ａ′の構成を以下
に説明する。
【０１９７】図３７に示すように、コレクタ端子Ｃに
は、電流センス機能付のＩＥＧＴチップ２３０のコレク
タ、ＩＥＧＴチップ２３５のコレクタ、ツェナダイオー
ドＺＤのカソード、ＩＥＧＴチップ２３１のコレクタが
それぞれ接続されている。ツェナダイオードＺＤのアノ
ードは、ＩＥＧＴチップ２３１のゲートに接続され、こ
のＩＥＧＴチップ２３１のエミッタはエミッタ端子Ｅに
接続される。ＩＥＧＴチップ２３０のエミッタは、イン
ダクタンス２３２を介してエミッタ端子Ｅに接続され、
ＩＥＧＴチップ２３０のセンス側のエミッタは、トラン
ジスタＴｒ１のゲートに接続される。
【０１９８】ゲート端子Ｇは、抵抗Ｒ１、抵抗Ｒ２を介
してＩＥＧＴチップ２３０のゲートに接続される。抵抗
Ｒ１と抵抗Ｒ２の接続点は、トランジスタＴｒ１のコレ
クタに接続され、トランジスタＴｒ１のエミッタは抵抗
Ｒ３を介してエミッタ端子Ｅに接続されている。さら
に、抵抗Ｒ１と抵抗Ｒ２の接続点は、抵抗Ｒ４を介して
ＩＥＧＴチップ２３５のゲートに接続される。ＩＥＧＴ
チップ２３５のエミッタは、インダクタンス２３６を介
してエミッタ端子Ｅに接続されている。なお、図３７に
示すように、トランジスタＴｒ１と抵抗Ｒ３はＲＴＣ回
路２３３を構成し、ツェナダイオードＺＤとＩＥＧＴチ
ップ２３１は過電圧保護回路２３４を構成する。
【０１９９】この半導体素子回路Ａ′を用いたときの動
作は、上述した半導体素子回路Ａを用いた場合と同様で
ある。
【０２００】以上説明したようにこの第１４の実施の形
態によれば、ＩＥＧＴチップ２３０のエミッタとエミッ
タ圧接電極板２４２との間に設けられたインダクタンス
２３２に発生する誘導起電力により、ターンオフ時の急
峻なｄｉ／ｄｔを抑えることができ、さらにこのｄｉ／
ｄｔによる急峻なｄｖ／ｄｔも抑えることができる。こ
れにより、上記ＩＥＧＴチップ２３０が破壊されるのを
防止することができる。また、さらに半導体素子回路Ａ
またはＡ′がｎ個直列に、ｍ個並列に接続され、過電圧
保護回路２３４が備えられているため、より大きな電力
の制御を行うことが可能である。
【０２０１】次に、上記第１３、第１４の実施の形態の
効果を、回路接続の状態を示す概念図、及びゲート電
圧、コレクタ電流の変動状態を示す図を用いて説明す
る。
【０２０２】図３８は、ＩＥＧＴチップを平面上に単純
に並べて配線した例を示す図である。この図３８に示す
ように、ＲＴＣ回路２５０を接続した電流センス機能付
のＩＥＧＴチップ２５１と、ＲＴＣ回路２５０を接続し
ないＩＥＧＴチップ２５２、２５３が平面上に単純に並
べられている。ＩＥＧＴチップ２５１、２５２、２５３
のコレクタはコレクタ端子Ｃに接続され、ＩＥＧＴチッ
プ２５１、２５２、２５３のゲートはゲート回路２５４
に接続される。
【０２０３】また、ＩＥＧＴチップ２５１、２５２、２
５３のエミッタはそれぞれエミッタ端子Ｅとゲート回路
２５４に接続される。ＩＥＧＴチップ２５１、２５２、
２５３のゲートとゲート回路２５４とを接続するゲート
線と、これらのエミッタとゲート回路２５４とを接続す
るエミッタ線との間には、ＲＴＣ回路２５０が接続され
ている。
【０２０４】このようにＩＥＧＴチップを平面上に単純
に並べて配線した場合においては、ＩＥＧＴチップ２５
１、２５２、２５３のエミッタからの配線（以下エミッ
タ配線）の長さがＩＥＧＴチップ毎に異なるため、図３
８に示すように、これらのエミッタ配線が有するインダ
クタンスＬ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５もＩＥＧＴチッ
プ毎に異なる。
【０２０５】これにより、ＲＴＣ回路２５０の動作時に
は、図３９に示すようなゲート電圧の振動やコレクタ電
流及びコレクタ−エミッタ間電圧の振動が発生する。図
３９（ａ）は、ＲＴＣ回路の動作時におけるゲート電圧
Ｖｇの波形を示す図であり、図に示すようにゲート電圧
Ｖｇは振動しているのがわかる。
【０２０６】図３９（ｂ）は、ＲＴＣ回路２５０の動作
時におけるコレクタ電流Ｉｃ及びコレクタ−エミッタ間
電圧Ｖｃｅの波形を示す図であり、図に示すようにコレ
クタ電流Ｉｃ及びコレクタ−エミッタ間電圧Ｖｃｅは大
きく振動しているのがわかる。
【０２０７】次に、ＩＥＧＴチップを立体的に並べて配
線した場合を説明する。
【０２０８】図４０は、ＩＥＧＴチップを垂直方向に立
体的に並べて配線した例を示す図である。この図４０に
示すように、ＲＴＣ回路２５０を接続した電流センス機
能付のＩＥＧＴチップ２５１と、ＲＴＣ回路２５０を接
続しないＩＥＧＴチップ２５２、２５３が垂直方向に立
体的に並べられている。ＩＥＧＴチップ２５１、２５
２、２５３のコレクタはコレクタ端子Ｃに接続され、Ｉ
ＥＧＴチップ２５１、２５２、２５３のゲートはゲート
回路２５４に接続される。
【０２０９】また、ＩＥＧＴチップ２５１、２５２、２
５３のエミッタはそれぞれエミッタ端子Ｅとゲート回路
２５４に接続される。ＩＥＧＴチップ２５１、２５２、
２５３のゲートとゲート回路２５４とを接続するゲート
線と、これらのエミッタとゲート回路２５４とを接続す
るエミッタ線との間には、ＲＴＣ回路２５０が接続され
ている。なお、図中に示すホルダー２５５は、ＩＥＧＴ
チップ２５１、２５２、２５３を立体的にささえるもの
である。
【０２１０】このようにＩＥＧＴチップを立体的に並べ
て配線した場合においては、ＩＥＧＴチップ２５１、２
５２、２５３のエミッタ配線の長さがＩＥＧＴチップ毎
に等しくなる。このため、図４０に示すように、これら
のエミッタ配線が有するインダクタンスＬ６もＩＥＧＴ
チップ毎に等しくなる。また、ＩＥＧＴチップ２５１、
２５２、２５３のゲートからの配線（以下ゲート配線）
の長さもＩＥＧＴチップ毎に等しくなる。
【０２１１】これにより、ＲＴＣ回路２５０の動作時に
は、図４１に示すようにゲート電圧の振動やコレクタ電
流及びコレクタ−エミッタ間電圧の振動は発生しない。
図４１（ａ）は、ＲＴＣ回路の動作時におけるゲート電
圧Ｖｇの波形を示す図であり、図に示すようにゲート電
圧Ｖｇは振動していない。
【０２１２】図４１（ｂ）は、ＲＴＣ回路２５０の動作
時におけるコレクタ電流Ｉｃ及びコレクタ−エミッタ間
電圧Ｖｃｅの波形を示す図であり、図に示すようにコレ
クタ電流Ｉｃ及びコレクタ−エミッタ間電圧Ｖｃｅは振
動していない。したがって、ＩＥＧＴチップを立体的に
並べて配線した電力用半導体装置では、ＲＴＣ回路の動
作時においてＩＥＧＴチップ間に電流振動は発生せず、
並列接続されたＩＥＧＴチップであっても安定した過電
流保護を行うことができる。
【０２１３】次に、本発明の第１５の実施の形態の電圧
駆動型の電力用半導体装置について説明する。この第１
５の実施の形態は、電流センス機能付のＩＥＧＴチップ
を少なくとも１個含む複数のＩＥＧＴチップのエミッタ
配線及びゲート配線の長さが各ＩＥＧＴチップで等しく
なるような、すなわちエミッタ配線及びゲート配線の有
するインダクタンスが等しくなるような並列接続（立体
的な配線）を行った例を示すものである。
【０２１４】図４２は、第１５の実施の形態の電力用半
導体装置の構成を示す図であり、コレクタ圧接電極板を
取り除いたときの圧接型外囲器を上から見た上面図であ
る。なお、この図４２は、ＲＴＣ回路を外囲器の外部に
設けた、いわゆるＣ2 型の電力用半導体装置を示してい
る。
【０２１５】この図４２に示すように、電圧駆動型の電
力用半導体装置２６０には、電力用半導体素子であるＩ
ＥＧＴチップ２６１、電流センス機能付のＩＥＧＴチッ
プ２６２、逆導通ダイオード２６３が配置されている。
そして、上記ＩＥＧＴチップ２６１、電流センス機能付
のＩＥＧＴチップ２６２、逆導通ダイオード２６３がコ
レクタ圧接電極板とエミッタ圧接電極板に圧接されて電
力用半導体装置を構成する。
【０２１６】この外囲器には、ＩＥＧＴチップ２６１の
ゲート及び電流センス機能付のＩＥＧＴチップ２６２の
ゲートにそれぞれ接続されたゲート端子２６４や、外囲
器内の空気を排気するときに用いるバキューム口２６５
が設けられている。さらに、バキューム口２６５から
は、ＩＥＧＴチップ２６２のセンス側のエミッタに接続
されたセンス用端子２６６が引き出されている。なお、
この電力用半導体装置では、ＲＴＣ回路が外囲器の外部
に設けられている。
【０２１７】また、図４３は、第１５の実施の形態の変
形例の電力用半導体装置の構成を示す図であり、コレク
タ圧接電極板を取り除いたときの圧接型外囲器を上から
見た上面図である。
【０２１８】この図４３に示すように、電圧駆動型の電
力用半導体装置２７０には、電力用半導体素子であるＩ
ＥＧＴチップ２７１、電流センス機能付のＩＥＧＴチッ
プ２７２、逆導通ダイオード２７３が配置されている。
上記ＩＥＧＴチップ２７２の近傍には、上記エミッタ線
とゲート線に接続されたＲＴＣ回路２７４が配置され
る。そして、上記ＩＥＧＴチップ２７１、電流センス機
能付のＩＥＧＴチップ２７２、逆導通ダイオード２７３
がコレクタ圧接電極板とエミッタ圧接電極板に圧接され
て電力用半導体装置を構成する。
【０２１９】この外囲器には、ＩＥＧＴチップ２７１の
ゲート及び電流センス機能付のＩＥＧＴチップ２７２の
ゲートにそれぞれ接続されたゲート端子２７５や、外囲
器内の空気を排気するときに用いるバキューム口２７６
が設けられている。上述したように、この電力用半導体
装置では、ＲＴＣ回路が外囲器の内部に形成されてい
る。
【０２２０】上述の図４２，図４３に示すように構成さ
れた電圧駆動型の電力用半導体装置では、ＲＴＣ回路の
動作時におけるＩＥＧＴチップ間の電流振動によりイン
ダクタンスに電流を妨げる方向に誘導起電力が生じ、ま
たこの起電力はゲート電圧に対しても逆バイアスとな
る。さらに、ターンオフ時の急峻なｄｉ／ｄｔによりイ
ンダクタンスに同様の誘導起電力が生じる。したがっ
て、ターンオフ直前の素子間の電流振動を抑えるととも
に、過電流発生時の急峻なｄｉ／ｄｔを抑えることがで
き、電流センス機能付の半導体素子とＲＴＣ回路からの
安定したフィードバックが可能である。
【０２２１】以上説明したようにこの第１５の実施の形
態及び変形例によれば、ＲＴＣ回路の動作時のＩＥＧＴ
チップ間に電流振動が生じると、エミッタ圧接電極板の
インダクタンス成分に電流を妨げる方向にゲート電圧が
バイアスされ、過電流発生時の急峻なｄｉ／ｄｔを防止
する。したがって、ＲＴＣ回路の動作時におけるＩＥＧ
Ｔチップ間の電流振動を抑えると共に、安定した過電流
保護が可能である。
【０２２２】また、複数のＩＥＧＴチップの少なくとも
１つを電流センス機能付とすることにより、この電力用
半導体装置の過電流保護機能を飛躍的に向上させること
ができる。これにより、素子過電流時、例えば短絡事故
発生時などには、電力用半導体素子としてＩＥＧＴチッ
プを有するこの電力用半導体装置はＩＧＢＴチップを有
する電力用半導体装置に比べてより確実な過電流保護を
行うことが可能である。
【０２２３】次に、上述した実施の形態に用いられる電
圧駆動型の電力用半導体素子のＩＥＧＴについて説明す
る。図４４は、ＩＥＧＴの断面構造を示す斜視図であ
る。図４５は、ＩＥＧＴのオン状態におけるキャリア分
布を示す図である。
【０２２４】図４４に示すように、電圧駆動型の電力用
半導体素子であるＩＥＧＴは、高抵抗ベース層表面に所
定の間隔をもって埋め込まれた絶縁ゲートと、この絶縁
ゲートで挟まれた領域内に形成された第一の導電型エミ
ッタ層と、上記絶縁ゲートにより誘起されて上記第一導
電型エミッタ層から上記高抵抗ベース層に第一導電型キ
ャリアを注入するチャネル領域と、上記高抵抗ベース層
に第二導電型キャリアを注入する第二導電型エミッタ層
と、上記絶縁型ゲートにより挟まれた領域に形成され、
上記高抵抗ベース層から第二導電型キャリアを排出する
第二導電型ドレイン層とを具備し、上記第二導電型ドレ
イン層間の距離を２Ｃ、上記ゲートで囲まれた領域の幅
を２Ｗ、上記第二導電型ドレイン層と上記高抵抗ベース
層の界面から上記絶縁ゲート先端までの距離をＤとした
時、Ｘ＝Ｗ／Ｄ・Ｃ を１．０×１０3 ｃｍ-1より小さ
くしたものである。
【０２２５】このように構成されているＩＥＧＴは、以
下のような特徴を持っている。図４５中のγe はカソー
ド（エミッタ）側の電子の注入効率を表し、（電子電流
／全電流）＝γe と定義される。上記ＩＥＧＴでは、こ
のγe が０．７３以上になることが特徴である。
【０２２６】以上説明したように本発明は、上記ＩＥＧ
Ｔに適用した場合に特に効果があるが、ＩＧＢＴ、ＭＣ
Ｔ、ＥＳＴ等の他のＭＯＳゲート型半導体素子において
も適用可能であり、これまで述べてきた同様な効果があ
る。
【０２２７】
【発明の効果】以上述べたように本発明によれば、複数
の電圧駆動型の電力用半導体素子が並列接続されて構成
されている電圧駆動型電力用半導体装置において、各電
力用半導体素子のｄｉ／ｄｔに比例した電圧をゲート回
路にフィードバックさせることで、スイッチング時の上
記電力用半導体素子間の電流バランスおよびｄｖ／ｄ
ｔ、ｄｉ／ｄｔを良好なものにすることができ、電圧駆
動型電力用半導体装置の破壊耐量を飛躍的に向上させる
ことができる。
【０２２８】また、本発明によれば、電力用半導体パッ
ケージ内で並列接続された複数の電力用半導体素子間の
スイッチング時に生じる電流と電圧のばらつきによって
発生する電力用半導体素子の破壊も有効に防止すること
ができる。
【０２２９】また、本発明によれば、複数のＩＥＧＴチ
ップの少なくとも１つを電流センス機能付とすることに
より、この電力用半導体装置の過電流保護機能を飛躍的
に向上させることができる。これにより、素子過電流
時、例えば短絡事故発生時などには、電力用半導体素子
としてＩＥＧＴチップを有するこの電力用半導体装置は
ＩＧＢＴチップを有する電力用半導体装置に比べてより
確実な過電流保護を行うことが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の電力用半導体装置
における主要部を示す断面図である。
【図２】上記第１の実施の形態の電力用半導体装置の電
気的構成を示す回路図である。
【図３】本発明の第２の実施の形態の電力用半導体装置
における主要部を示す断面図である。
【図４】上記第２の実施の形態の電力用半導体装置の電
気的構成を示す回路図である。
【図５】本発明の第３の実施の形態の電力用半導体装置
における主要部を示す断面図である。
【図６】上記第３の実施の形態の電力用半導体装置の電
気的構成を示す回路図である。
【図７】本発明の第４の実施の形態の電力用半導体装置
における主要部を示す断面図である。
【図８】スパイラル状エミッタピンを拡大して示す斜視
図である。
【図９】上記スパイラル状エミッタピンの内部構造を示
す断面図である。
【図１０】本発明の第５の実施の形態の電力用半導体装
置における主要部を示す断面図である。
【図１１】上記第５の実施の形態の電力用半導体装置の
電気的構成を示す回路図である。
【図１２】本発明の第６の実施の形態の電力用半導体装
置における主要部を示す断面図である。
【図１３】上記第６の実施の形態の電力用半導体装置の
電気的構成を示す回路図である。
【図１４】上記第６の実施の形態の変形例としての電極
ポストの形状を示す断面図である。
【図１５】上記第６の実施の形態の変形例としての電極
ポストの形状を示す断面図である。
【図１６】本発明の第７の実施の形態の電力用半導体装
置における主要部を示す断面図である。
【図１７】インダクタンス材料を形成する一構成例を示
す図である。
【図１８】インダクタンス材料を形成する一構成例を示
す図である。
【図１９】電極ポストの周囲に磁性体を配置した構成例
を示す図である。
【図２０】本発明の第８の実施の形態の電力用半導体装
置における主要部を示す断面図である。
【図２１】本発明の第９の実施の形態の電力用半導体装
置における主要部を示す断面図である。
【図２２】上記第９の実施の形態の電力用半導体装置の
電気的構成を示す回路図である。
【図２３】上記第１〜９の実施の形態の電力用半導体装
置における外形周辺部の構成を示す断面図である。
【図２４】本発明の第１０の実施の形態の電力用半導体
装置における主要部の構成を示す図である。
【図２５】上記第１０の実施の形態の電力用半導体装置
の電気的構成を示す回路図である。
【図２６】上記第１０の実施の形態の変形例の電力用半
導体装置における主要部の構成を示す図である。
【図２７】本発明の第１１の実施の形態の電力用半導体
装置における主要部の構成を示す図である。
【図２８】上記第１１の実施の形態の電力用半導体装置
の電気的構成を示す回路図である。
【図２９】本発明の第１２の実施の形態の電力用半導体
装置における主要部を示す断面図である。
【図３０】薄銅板により形成するインダクタンス材料の
具体例を示す図である。
【図３１】上記インダクタンス材料の具体例の斜視図で
ある。
【図３２】上記第１２の実施の形態の電力用半導体装置
の電気的構成を示す回路図である。
【図３３】本発明の第１３の実施の形態の電力用半導体
装置における主要部を示す断面図である。
【図３４】上記第１３の実施の形態の電力用半導体装置
の電気的構成を示す回路図である。
【図３５】本発明の第１４の実施の形態の電力用半導体
装置の電気的構成を示す回路図である。
【図３６】上記第１４の実施の形態の電力用半導体装置
内に複数個接続されるＩＥＧＴチップを含む半導体素子
回路の回路図である。
【図３７】上記第１４の実施の形態の電力用半導体装置
内に複数個接続されるＩＥＧＴチップを含む半導体素子
回路の変形例の回路図である。
【図３８】ＩＥＧＴチップを平面上に単純に並べて配線
した例を示す図である。
【図３９】図３８に示す例において発生する電圧及び電
流の振動を示す図である。
【図４０】ＩＥＧＴチップを垂直方向に立体的に並べて
配線した例を示す図である。
【図４１】図４０に示す例において発生する電圧及び電
流の振動を示す図である。
【図４２】本発明の第１５の実施の形態の電力用半導体
装置の構成を示す図である。
【図４３】上記第１５の実施の形態の変形例の電力用半
導体装置の構成を示す図である。
【図４４】本発明で用いられるＩＥＧＴの断面構造を示
す斜視図である。
【図４５】上記ＩＥＧＴのオン状態におけるキャリア分
布を示す図である。
【図４６】従来の圧接電極型ＩＥＧＴパッケージの構造
の一例を示す断面図である。
【図４７】従来の圧接電極型ＩＥＧＴパッケージの電気
的構成を示す回路図である。
【符号の説明】
１，２１，４１，６０，７１，８１，１００，１２０，
１３０，１５０，１７０，１８０，２２０，２４０，２
６０、２７０…電力用半導体装置 ２，２２，４２ａ，４２ｂ，６１，７２，８２，１０
１，１２１，１５５，１８５，２３０，２３１，２３
５，２５１，２５２，２５３，２６１，２６２，２７
１，２７２…ＩＥＧＴ（Ｉnjection Ｅnhanced Ｇate
Ｔransistor ）チップ ３，２３，４８，４８ａ，４８ｂ，４８ｃ，６２，７
３，８３，１０２，１５６，１８６，２６３，２７３…
逆導通ダイオード（フライホイールダイオード：ＦＷ
Ｄ）チップ ４ａ，４ｂ，４ｃ，２４ａ，２４ｂ，２４ｃ，４３ａ，
４３ｂ，４３ｃ，４３ｄ，４３ｅ，４３ｆ，６３ａ，６
３ｂ，６３ｃ，６３ｄ，７４ａ，７４ｂ，７４ｃ，８４
ａ，８４ｂ，８４ｃ，１０３ａ，１０３ｂ，１０３ｃ，
１０３ｄ，１２２ａ，１２２ｂ…モリブデン板 ５，２５，４６，６５，７５，８５，１０５，１２０，
１２６，１４５，２４１…コレクタ（アノード）圧接電
極板 ６，２６，４７，６６，７６，８６，１０６，１２１，
１２７，１４６，２４２…エミッタ（カソード）圧接電
極板 ７，２７，４９ａ，４９ｂ，６７，８７，１０７…ゲー
トピン ８，２８，５０，６８，７８，８８，１０８，１６０，
１９１，２５４…ゲート回路 ９，２９，５１，６９，７９，８９，１０９，１６１，
１９２…ゲート線 １０，３０，５２，７０，８０，９１，１１０，１６
２，１９３…エミッタ線 １１ａ，１１ｂ，３１，４４ａ，４４ｂ，１２４…薄銅
板 １２，３２，４５ａ，４５ｂ，１２５…絶縁薄板 １３，３３，５３ａ，５３ｂ，２３２，２３６，Ｌ１，
Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６…インダクタンス ６４…スパイラル状エミッタピン ６４ａ…導体 ６４ｂ…絶縁体 ６４ｃ…芯 ７７…スパイラル状ゲートピン ８６ａ，９３，９５，１０６ａ…電極ポスト ９０，１９０…巻き線 ９２，９４…溝 １０４，１５９，１７３…インダクタンス材料 １０４ａ…導電率の低い材料 １０４ｂ…導電率の高い材料 １０４ｃ…複合材料 １１１…磁性体 １２３…絶縁体 １２４ｃ…薄銅板１２４の波形部分 １４１…保護回路 １４７…絶縁外筒 １５１，１８１…絶縁基板（ＤＢＣ） １５２，１８２…コレクタ電極板 １５３，１８３…ゲート電極板 １５４，１８４…エミッタ電極板 １５７，１５８，１７２，１８７，１８８，１８９…ボ
ンディングワイヤ １７１…ボンディングパッド ２３３，２５０，２７４…ＲＴＣ回路 ２３４…過電圧保護回路 ２６４，２７５…ゲート端子 ２６５，２７６…バキューム口 センス用端子２６６ Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗 Ｔｒ１…トランジスタ ＺＤ…ツェナダイオード
フロントページの続き (72)発明者 長谷川 滋 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 日吉 道明 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 電圧駆動型の電力用半導体素子と、 前記電力用半導体素子のコレクタに接続されたコレクタ
    電極と、 前記電力用半導体素子のエミッタとエミッタ電極とを接
    続するインダクタンス成分を有する接続手段と、 を具備すること特徴とする電圧駆動型電力用半導体装
    置。
  2. 【請求項２】 電圧駆動型の電力用半導体素子と、 前記電力用半導体素子のコレクタに接続され、このコレ
    クタ側から前記電力用半導体素子を圧接するコレクタ電
    極板と、 前記電力用半導体素子のエミッタ側から前記電力用半導
    体素子を圧接するエミッタ電極板と、 前記電力用半導体素子のエミッタと前記エミッタ電極板
    とを接続するインダクタンス成分を有する接続手段と、 を具備することを特徴とする電圧駆動型電力用半導体装
    置。
  3. 【請求項３】 複数の電圧駆動型の電力用半導体素子
    と、 前記複数の電力用半導体素子の各々のコレクタに接続さ
    れ、これらコレクタ側から前記電力用半導体素子を圧接
    するコレクタ電極板と、 前記複数の電力用半導体素子の各々のエミッタ側から前
    記電力用半導体素子を圧接するエミッタ電極板と、 前記複数の電力用半導体素子の各々のエミッタと前記エ
    ミッタ電極板とを接続するインダクタンス成分を有する
    複数の接続手段と、 を具備することを特徴とする電圧駆動型電力用半導体装
    置。
  4. 【請求項４】 電圧駆動型の電力用半導体素子と、 前記電力用半導体素子のコレクタに接続され、このコレ
    クタ側から前記電力用半導体素子を圧接するコレクタ電
    極板と、 前記電力用半導体素子のエミッタに接続され、このエミ
    ッタ側から前記電力用半導体素子を圧接するエミッタ電
    極板と、 前記電力用半導体素子のエミッタと前記エミッタ電極板
    との圧接面付近に、その周囲を取り囲むように配置され
    たインダクタンス成分を有する手段と、 を具備することを特徴とする電圧駆動型電力用半導体装
    置。
  5. 【請求項５】 複数の電圧駆動型の電力用半導体素子
    と、 前記複数の電力用半導体素子の各々のコレクタに接続さ
    れ、これらコレクタ側から前記電力用半導体素子を圧接
    するコレクタ電極板と、 前記複数の電力用半導体素子の各々のエミッタに接続さ
    れ、これらエミッタ側から前記電力用半導体素子を圧接
    するエミッタ電極板と、 前記複数の電力用半導体素子の各々のエミッタと前記エ
    ミッタ電極板との各々の圧接面付近に、それらの周囲を
    取り囲むように配置されたインダクタンス成分を有する
    複数の手段と、 を具備することを特徴とする電圧駆動型電力用半導体装
    置。
  6. 【請求項６】 前記電力用半導体素子のゲートと前記エ
    ミッタ電極に接続され、前記ゲートに駆動用の電圧を出
    力して前記電力用半導体素子の動作を制御するゲート回
    路をさらに具備することを特徴とする請求項１に記載の
    電圧駆動型電力用半導体装置。
  7. 【請求項７】 前記電力用半導体素子のゲートと前記エ
    ミッタ電極板に接続され、前記ゲートに駆動用の電圧を
    出力して前記電力用半導体素子の動作を制御するゲート
    回路をさらに具備することを特徴とする請求項２または
    ４に記載の電圧駆動型電力用半導体装置。
  8. 【請求項８】 前記電力用半導体素子は電流センス端子
    を有しており、前記電流センス端子から出力されるセン
    ス信号に応答して前記電力用半導体素子を保護する保護
    回路をさらに具備することを特徴とする請求項１、２ま
    たは４に記載の電圧駆動型電力用半導体装置。
  9. 【請求項９】 前記複数の電力用半導体素子の各々のゲ
    ートと前記エミッタ電極板に接続され、前記ゲートに駆
    動用の電圧を出力して前記電力用半導体素子の動作を制
    御するゲート回路をさらに具備することを特徴とする請
    求項３または５に記載の電圧駆動型電力用半導体装置。
  10. 【請求項１０】 複数の前記電力用半導体素子のうち、
    少なくとも１つは電流センス端子を有しており、前記電
    流センス端子から出力されるセンス信号に応答して前記
    電力用半導体素子を保護する保護回路をさらに具備する
    ことを特徴とする請求項３または５に記載の電圧駆動型
    電力用半導体装置。
  11. 【請求項１１】 前記保護回路は、前記電力用半導体素
    子に過電流が流れ込んだときにこの過電流を一定の電流
    値にクランプし、前記電力用半導体素子が破壊されたと
    きに前記電力用半導体素子に流れ込む電流を基準電位に
    逃がすことを特徴とする請求項８または１０に記載の電
    圧駆動型電力用半導体装置。
  12. 【請求項１２】 前記電力用半導体素子は、ＩＥＧＴ
    （Injection EnhancedGate Transistor）であることを
    特徴とする請求項１乃至１１のいずれか１つに記載の電
    圧駆動型電力用半導体装置。
  13. 【請求項１３】 前記接続手段は、１００ｎＨ以下のイ
    ンダクタンス成分を有することを特徴とする請求項１、
    ２又は３に記載の電圧駆動型電力用半導体装置。
  14. 【請求項１４】 前記インダクタンス成分を有する手段
    は、１００ｎＨ以下のインダクタンス成分を有すること
    を特徴とする請求項４または５に記載の電圧駆動型電力
    用半導体装置。
  15. 【請求項１５】 前記インダクタンス成分を有する手段
    は、前記電力用半導体素子のエミッタ及び前記エミッタ
    電極板と絶縁されることを特徴とする請求項４に記載の
    電圧駆動型電力用半導体装置。
  16. 【請求項１６】 前記インダクタンス成分を有する複数
    の手段は、前記複数の電力用半導体素子の各々のエミッ
    タ及び前記エミッタ電極板と絶縁されることを特徴とす
    る請求項５に記載の電圧駆動型電力用半導体装置。
JP19445698A 1997-07-15 1998-07-09 電圧駆動型電力用半導体装置 Expired - Fee Related JP3480811B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP19445698A JP3480811B2 (ja) 1997-07-15 1998-07-09 電圧駆動型電力用半導体装置
US09/115,238 US6147368A (en) 1997-07-15 1998-07-14 Voltage-driven power semiconductor device
US09/684,904 US6967357B1 (en) 1997-07-15 2000-10-10 Voltage-driven power semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-190306 1997-07-15
JP19030697 1997-07-15
JP19445698A JP3480811B2 (ja) 1997-07-15 1998-07-09 電圧駆動型電力用半導体装置

Publications (2)

Publication Number Publication Date
JPH1187713A true JPH1187713A (ja) 1999-03-30
JP3480811B2 JP3480811B2 (ja) 2003-12-22

Family

ID=26506007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19445698A Expired - Fee Related JP3480811B2 (ja) 1997-07-15 1998-07-09 電圧駆動型電力用半導体装置

Country Status (2)

Country Link
US (2) US6147368A (ja)
JP (1) JP3480811B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495924B2 (en) * 1998-01-22 2002-12-17 Hitachi, Ltd. Semiconductor device, including an arrangement to provide a uniform press contact and converter using same
JP2009021345A (ja) * 2007-07-11 2009-01-29 Mitsubishi Electric Corp パワー半導体モジュール
WO2018051931A1 (ja) * 2016-09-13 2018-03-22 日本電気株式会社 半導体装置およびそのプログラミング方法
WO2019044748A1 (ja) * 2017-09-04 2019-03-07 三菱電機株式会社 半導体モジュール及び電力変換装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4423462B2 (ja) * 2003-12-22 2010-03-03 富士電機システムズ株式会社 半導体パワーモジュール
JP4492454B2 (ja) * 2005-06-20 2010-06-30 富士電機システムズ株式会社 パワー半導体モジュール
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
EP2525404B1 (en) * 2010-01-15 2022-03-16 Mitsubishi Electric Corporation Power semiconductor module
US11271043B2 (en) * 2017-04-19 2022-03-08 Mitsubishi Electric Corporation Semiconductor module and power conversion apparatus
JP7205091B2 (ja) * 2018-07-18 2023-01-17 富士電機株式会社 半導体装置
JP7395452B2 (ja) * 2020-09-23 2023-12-11 株式会社東芝 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258200B2 (ja) 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
EP1209751A3 (en) * 1991-08-08 2002-07-31 Kabushiki Kaisha Toshiba Self turn-off insulated-gate power semiconductor device with injection-enhanced transistor structure
US5448083A (en) * 1991-08-08 1995-09-05 Kabushiki Kaisha Toshiba Insulated-gate semiconductor device
JP2793946B2 (ja) * 1993-08-26 1998-09-03 三菱電機株式会社 電力用スイッチング装置
JPH07161992A (ja) * 1993-10-14 1995-06-23 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP3361874B2 (ja) * 1994-02-28 2003-01-07 三菱電機株式会社 電界効果型半導体装置
JP3256636B2 (ja) * 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
JPH08162631A (ja) 1994-12-05 1996-06-21 Fuji Electric Co Ltd Ｉｇｂｔモジュール構造
JP3588503B2 (ja) 1995-06-20 2004-11-10 株式会社東芝 圧接型半導体装置
JPH09135023A (ja) * 1995-11-08 1997-05-20 Toshiba Corp 圧接型半導体装置
US5910675A (en) * 1995-12-14 1999-06-08 Nec Corporation Semiconductor device and method of making the same
JPH10229671A (ja) 1997-02-17 1998-08-25 Fuji Electric Co Ltd Ｉｇｂｔモジュールとそのゲート駆動回路

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686658B2 (en) 1998-01-15 2004-02-03 Hitachi, Ltd. Semiconductor device, including an arrangement to provide a uniform press contact and converter using same
US6495924B2 (en) * 1998-01-22 2002-12-17 Hitachi, Ltd. Semiconductor device, including an arrangement to provide a uniform press contact and converter using same
JP2009021345A (ja) * 2007-07-11 2009-01-29 Mitsubishi Electric Corp パワー半導体モジュール
WO2018051931A1 (ja) * 2016-09-13 2018-03-22 日本電気株式会社 半導体装置およびそのプログラミング方法
JPWO2018051931A1 (ja) * 2016-09-13 2019-06-24 日本電気株式会社 半導体装置およびそのプログラミング方法
US10748614B2 (en) 2016-09-13 2020-08-18 Nec Corporation Semiconductor device and programming method therefor
WO2019044748A1 (ja) * 2017-09-04 2019-03-07 三菱電機株式会社 半導体モジュール及び電力変換装置
CN111033735A (zh) * 2017-09-04 2020-04-17 三菱电机株式会社 半导体模块以及电力变换装置
JPWO2019044748A1 (ja) * 2017-09-04 2020-07-02 三菱電機株式会社 半導体モジュール及び電力変換装置
US11063025B2 (en) 2017-09-04 2021-07-13 Mitsubishi Electric Corporation Semiconductor module and power conversion device
CN111033735B (zh) * 2017-09-04 2023-05-23 三菱电机株式会社 半导体模块以及电力变换装置

Also Published As

Publication number Publication date
US6967357B1 (en) 2005-11-22
US6147368A (en) 2000-11-14
JP3480811B2 (ja) 2003-12-22

Similar Documents

Publication Publication Date Title
JP3256636B2 (ja) 圧接型半導体装置
EP0415439B1 (en) Composite semiconductor device having function for overcurrent detection
KR100280168B1 (ko) 전압구동형 전력용 반도체장치
JP3480811B2 (ja) 電圧駆動型電力用半導体装置
US6566750B1 (en) Semiconductor module
WO2020170553A1 (ja) 半導体装置
US6281569B1 (en) Pressure-contact semiconductor device
US6759735B2 (en) High power semiconductor device having semiconductor chips
EP1225634B1 (en) Press-contact type semiconductor device
JP2021182813A (ja) 半導体装置
JP2001036002A (ja) 半導体装置
JP3787037B2 (ja) 半導体モジュール
JP3629172B2 (ja) 圧接型半導体装置
US4692789A (en) Semiconductor apparatus
JPH1197598A (ja) 半導体装置
JPH11177021A (ja) 半導体スイッチの電極構造
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
US20190221494A1 (en) Semiconductor device
JP2021100082A (ja) 電子回路、半導体モジュール及び半導体装置
JPH0878619A (ja) 電力用半導体装置
JP3000809B2 (ja) 半導体装置
US10847489B2 (en) Semiconductor device
JPH06342872A (ja) 半導体装置
JP2002033447A (ja) 半導体装置
JP3457503B2 (ja) 絶縁ゲート型半導体素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees