JPH0878619A - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JPH0878619A JPH0878619A JP21401294A JP21401294A JPH0878619A JP H0878619 A JPH0878619 A JP H0878619A JP 21401294 A JP21401294 A JP 21401294A JP 21401294 A JP21401294 A JP 21401294A JP H0878619 A JPH0878619 A JP H0878619A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pattern
- semiconductor device
- power semiconductor
- emitter
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体チップ２、１４の面積に係わりなく、
長さの略等しい金属ワイヤ８を用い、小型でかつ高信頼
性を有する電力用半導体装置を提供する。 【構成】 複数ボンディングパッド１７を有する半導体
チップ２、１４と、複数電極パターン１５と、複数パッ
ド１７と電極パターン１５を橋絡接続する複数金属ワイ
ヤ８とを有し、半導体チップ２、１４と電極パターン１
５が支持基板１上に配置の電力用半導体装置において、
半導体チップ２、１４に複数列パッド１７を並列に配置
形成し、半導体チップ２、１４の両側の各列のパッド１
７に略平行に第１及び第２電極パターン１５ａ、１５ｂ
を配置し、第１の電極パターン１５ａとこれに近接する
１列以上のパッド１７との間、及び、第２の電極パター
ン１５ｂとこれに近接した１列以上のパッド１７との間
にそれぞれ金属ワイヤ８を橋絡接続した。
長さの略等しい金属ワイヤ８を用い、小型でかつ高信頼
性を有する電力用半導体装置を提供する。 【構成】 複数ボンディングパッド１７を有する半導体
チップ２、１４と、複数電極パターン１５と、複数パッ
ド１７と電極パターン１５を橋絡接続する複数金属ワイ
ヤ８とを有し、半導体チップ２、１４と電極パターン１
５が支持基板１上に配置の電力用半導体装置において、
半導体チップ２、１４に複数列パッド１７を並列に配置
形成し、半導体チップ２、１４の両側の各列のパッド１
７に略平行に第１及び第２電極パターン１５ａ、１５ｂ
を配置し、第１の電極パターン１５ａとこれに近接する
１列以上のパッド１７との間、及び、第２の電極パター
ン１５ｂとこれに近接した１列以上のパッド１７との間
にそれぞれ金属ワイヤ８を橋絡接続した。
Description
【０００１】
【産業上の利用分野】本発明は、電力用半導体装置に係
り、特に、高い周波数帯で使用することができ、かつ、
大電力を処理することが可能なモジュール構造の電力用
半導体装置に関する。
り、特に、高い周波数帯で使用することができ、かつ、
大電力を処理することが可能なモジュール構造の電力用
半導体装置に関する。
【０００２】
【従来の技術】従来、電力用半導体装置には、ＩＧＢＴ
（絶縁ゲート型バイポーラトランジスタ）、ダイオー
ド、ＧＴＯサイリスタ（ゲートターンオフサイリス
タ）、電力用トランジスタ等の電力用半導体スイッチン
グ素子を絶縁容器内に密封したモジュール構造のものが
知られている。このモジュール構造の電力用半導体装置
は、内蔵の電力用半導体スイッチング素子の耐圧や電流
容量特性に対応して、各種のインバータ装置等に使用さ
れており、この中で、電力用半導体スイッチング素子と
してＩＧＢＴを備えるモジュール構造の電力用半導体装
置は、ＩＧＢＴが電圧制御型であるため、制御が容易で
あり、高周波領域で大電流の処理が可能である等の点か
ら各種の電力用機器の制御回路に多く用いられている。
（絶縁ゲート型バイポーラトランジスタ）、ダイオー
ド、ＧＴＯサイリスタ（ゲートターンオフサイリス
タ）、電力用トランジスタ等の電力用半導体スイッチン
グ素子を絶縁容器内に密封したモジュール構造のものが
知られている。このモジュール構造の電力用半導体装置
は、内蔵の電力用半導体スイッチング素子の耐圧や電流
容量特性に対応して、各種のインバータ装置等に使用さ
れており、この中で、電力用半導体スイッチング素子と
してＩＧＢＴを備えるモジュール構造の電力用半導体装
置は、ＩＧＢＴが電圧制御型であるため、制御が容易で
あり、高周波領域で大電流の処理が可能である等の点か
ら各種の電力用機器の制御回路に多く用いられている。
【０００３】かかるモジュール構造の電力用半導体装置
の多くは、使用上の利便のために、支持基板と回路構成
部とが電気的に絶縁された構造のものであって、支持基
板上に絶縁板を溶接積層させ、その絶縁板上に半導体チ
ップや電極パターン等からなる回路構成部を設けている
ものである。また、このモジュール構造の電力用半導体
装置は、回路構成部を構成する半導体チップや電極パタ
ーンと外部導出端子とを導電接続する場合、圧接方式ま
たは接合方式を採用している。ここで、圧接方式とは半
導体チップの導出電極と外部導出端子とを機械的に押し
付けて接合させる構造もので、この圧接方式は、半導体
チップの導出電極と外部導出端子との接合界面における
劣化は殆んど生じないという利点がある反面、圧接構造
であるために機械的構造が複雑になる。一方、接合方式
とは半導体チップや電極パターンと外部導出端子とを半
田や金属ワイヤによって導電接続させる構造のもので、
この接合方式は、組立が比較的容易であるという利点を
有する反面、使用条件によっては金属ワイヤの接合部あ
るいは半田層に劣化が生じるようになる。
の多くは、使用上の利便のために、支持基板と回路構成
部とが電気的に絶縁された構造のものであって、支持基
板上に絶縁板を溶接積層させ、その絶縁板上に半導体チ
ップや電極パターン等からなる回路構成部を設けている
ものである。また、このモジュール構造の電力用半導体
装置は、回路構成部を構成する半導体チップや電極パタ
ーンと外部導出端子とを導電接続する場合、圧接方式ま
たは接合方式を採用している。ここで、圧接方式とは半
導体チップの導出電極と外部導出端子とを機械的に押し
付けて接合させる構造もので、この圧接方式は、半導体
チップの導出電極と外部導出端子との接合界面における
劣化は殆んど生じないという利点がある反面、圧接構造
であるために機械的構造が複雑になる。一方、接合方式
とは半導体チップや電極パターンと外部導出端子とを半
田や金属ワイヤによって導電接続させる構造のもので、
この接合方式は、組立が比較的容易であるという利点を
有する反面、使用条件によっては金属ワイヤの接合部あ
るいは半田層に劣化が生じるようになる。
【０００４】ＩＧＢＴ等のように、半導体チップを一枚
のシリコン（Ｓｉ）ウエハを切り出しによって作成し、
しかも、１つの構造内に複数の半導体チップを並列接続
させるモジュール構造の電力用半導体装置においては、
半導体チップや電極パターンと外部導出端子とを導電接
続する場合、通常接合方式が採用されている。また、ダ
イオード等のように、半導体チップの表面全体が共通電
極を構成するモジュール構造の電力用半導体装置におい
ては、半導体チップと電極パターンとを導電接続する場
合、通常半田等による直接的な導電接続が採用されてい
る。一方、ＩＧＢＴ等のように、エミッタ導出端子とゲ
ート導出端子とが半導体チップの表面に混在しているモ
ジュール構造の電力用半導体装置においては、エミッタ
導出端子やゲート導出端子とそれに対応するエミッタ電
極パターンやゲート電極パターンとを導電接続する場
合、主として、エミッタ電極導出端子とエミッタ電極パ
ターンとの間、及び、ゲート電極導出端子とゲート電極
パターンとの間をそれぞれ個別に金属ワイヤで接続して
いる。ところが、モジュール構造の電力用半導体装置に
金属ワイヤによる接続手段を用いた場合は、前述のよう
に金属ワイヤの接合部あるいは半田層接合部に劣化が生
じる。かかる劣化の原因は、通電による温度変化、即
ち、金属ワイヤ接合部の温度の上下に基づく劣化、及
び、周囲環境の変化（例えば、振動の印加、腐食の発生
等）に基づく劣化である。この場合、通電による温度変
化に基づいた劣化を抑えるには、使用する金属ワイヤの
径を太くし、断線に至るまでの時間を長くする手段や、
金属ワイヤ１本当りの通流電流量を小さくするため、複
数の金属ワイヤを並列接続する手段を採用すればよく、
また、振動や腐食に基づく劣化を抑えるには、使用する
金属ワイヤをイオン性不純物の極めて少ないゲル状の弾
力剤で覆う手段を採用すればよい。
のシリコン（Ｓｉ）ウエハを切り出しによって作成し、
しかも、１つの構造内に複数の半導体チップを並列接続
させるモジュール構造の電力用半導体装置においては、
半導体チップや電極パターンと外部導出端子とを導電接
続する場合、通常接合方式が採用されている。また、ダ
イオード等のように、半導体チップの表面全体が共通電
極を構成するモジュール構造の電力用半導体装置におい
ては、半導体チップと電極パターンとを導電接続する場
合、通常半田等による直接的な導電接続が採用されてい
る。一方、ＩＧＢＴ等のように、エミッタ導出端子とゲ
ート導出端子とが半導体チップの表面に混在しているモ
ジュール構造の電力用半導体装置においては、エミッタ
導出端子やゲート導出端子とそれに対応するエミッタ電
極パターンやゲート電極パターンとを導電接続する場
合、主として、エミッタ電極導出端子とエミッタ電極パ
ターンとの間、及び、ゲート電極導出端子とゲート電極
パターンとの間をそれぞれ個別に金属ワイヤで接続して
いる。ところが、モジュール構造の電力用半導体装置に
金属ワイヤによる接続手段を用いた場合は、前述のよう
に金属ワイヤの接合部あるいは半田層接合部に劣化が生
じる。かかる劣化の原因は、通電による温度変化、即
ち、金属ワイヤ接合部の温度の上下に基づく劣化、及
び、周囲環境の変化（例えば、振動の印加、腐食の発生
等）に基づく劣化である。この場合、通電による温度変
化に基づいた劣化を抑えるには、使用する金属ワイヤの
径を太くし、断線に至るまでの時間を長くする手段や、
金属ワイヤ１本当りの通流電流量を小さくするため、複
数の金属ワイヤを並列接続する手段を採用すればよく、
また、振動や腐食に基づく劣化を抑えるには、使用する
金属ワイヤをイオン性不純物の極めて少ないゲル状の弾
力剤で覆う手段を採用すればよい。
【０００５】ところで、モジュール構造の電力用半導体
装置において、複数の半導体チップを並列接続して使用
する場合の耐電圧は、各半導体チップの外周部に設けた
ターミネーションリング（ＦＬＲ）の数によって決ま
り、半導体チップの高耐圧化を図るには、このＦＬＲの
本数を増やし、リング間の電界を均等に分配させればよ
い。一方、半導体チップの電流容量は、半導体チップの
実効面積、即ち、半導体チップのＦＬＲ形成部を除いた
部分の面積にほぼ比例するので、ＦＬＲ形成部の面積が
増えると、その分、半導体チップの有効面積が小さくな
ってしまう。ここで、半導体チップの電流量の大きさを
確保するには、並列接続される半導体チップの数を多く
するか、１つの半導体チップの面積を大きくすれば足り
るが、１つの半導体チップの面積を大きくすると、半導
体チップ内を流れる電流量にアンバランスが生じるの
で、かかる電流量のアンバランスの発生を防ぐ手段が必
要になる。
装置において、複数の半導体チップを並列接続して使用
する場合の耐電圧は、各半導体チップの外周部に設けた
ターミネーションリング（ＦＬＲ）の数によって決ま
り、半導体チップの高耐圧化を図るには、このＦＬＲの
本数を増やし、リング間の電界を均等に分配させればよ
い。一方、半導体チップの電流容量は、半導体チップの
実効面積、即ち、半導体チップのＦＬＲ形成部を除いた
部分の面積にほぼ比例するので、ＦＬＲ形成部の面積が
増えると、その分、半導体チップの有効面積が小さくな
ってしまう。ここで、半導体チップの電流量の大きさを
確保するには、並列接続される半導体チップの数を多く
するか、１つの半導体チップの面積を大きくすれば足り
るが、１つの半導体チップの面積を大きくすると、半導
体チップ内を流れる電流量にアンバランスが生じるの
で、かかる電流量のアンバランスの発生を防ぐ手段が必
要になる。
【０００６】ここにおいて、図８は、半導体チップ内の
電流量のアンバランスの発生を防ぐ既知の手段の一例を
示す構成図であって、半導体チップがＩＧＢＴを構成し
ている例を示すものであり、（ａ）は半導体チップが小
型の場合、（ｂ）は半導体チップが大型の場合である。
電流量のアンバランスの発生を防ぐ既知の手段の一例を
示す構成図であって、半導体チップがＩＧＢＴを構成し
ている例を示すものであり、（ａ）は半導体チップが小
型の場合、（ｂ）は半導体チップが大型の場合である。
【０００７】図８（ａ）、（ｂ）に示されるように、半
導体チップ５１は、複数のセル（ＩＧＢＴセル）５２に
分割され、分割された各セル５２にそれぞれエミッタボ
ンディングパッド５３が設けられる。また、半導体チッ
プ５１の中央部分には、各セル５２に共通のゲートボン
ディングパッド５４が設けられる。そして、各エミッタ
ボンディングパッド５３は、各別に金属ワイヤ（図示な
し）を介して共通のエミッタ電極パターン（同じく図示
なし）に接続することによって各セル５２を並列接続さ
せ、各セル５２を流れる電流が均一になるようにしてい
るものである。この構成において、セル５２の分割数を
増やし、即ち、並列接続されるセル５２の数を増やせ
ば、半導体チップ５１内の電流量のアンバランスを有効
に解消させることができるが、セル５２の分割数を増や
せば、以下に述べるように種々の問題が生じてくる。
導体チップ５１は、複数のセル（ＩＧＢＴセル）５２に
分割され、分割された各セル５２にそれぞれエミッタボ
ンディングパッド５３が設けられる。また、半導体チッ
プ５１の中央部分には、各セル５２に共通のゲートボン
ディングパッド５４が設けられる。そして、各エミッタ
ボンディングパッド５３は、各別に金属ワイヤ（図示な
し）を介して共通のエミッタ電極パターン（同じく図示
なし）に接続することによって各セル５２を並列接続さ
せ、各セル５２を流れる電流が均一になるようにしてい
るものである。この構成において、セル５２の分割数を
増やし、即ち、並列接続されるセル５２の数を増やせ
ば、半導体チップ５１内の電流量のアンバランスを有効
に解消させることができるが、セル５２の分割数を増や
せば、以下に述べるように種々の問題が生じてくる。
【０００８】第１の問題は、モジュール構造の電力用半
導体装置の全体構成が複雑になるとともに、金属ワイヤ
を含む配線部分のインダクタンスが増加し、スイッチン
グ動作を行うときに、損失が増大する点である。第２の
問題は、並列接続される各セル５２間の特性のばらつき
や、各セル５２のエミッタボンディングパッド５３の配
置位置とエミッタ電極パターン（図示なし）との配置位
置の不均衡により、各セル５２間において電流量にアン
バランスを生じる点である。第３の問題は、各セル５２
の分割数が増えると、半導体チップ５１が大型になり、
モジュール構造の電力用半導体装置も大型化する点であ
る。第４の問題は、セル５２の分割数が増えると、モジ
ュール構造の電力用半導体装置の製造上の歩留りが低下
する点である。
導体装置の全体構成が複雑になるとともに、金属ワイヤ
を含む配線部分のインダクタンスが増加し、スイッチン
グ動作を行うときに、損失が増大する点である。第２の
問題は、並列接続される各セル５２間の特性のばらつき
や、各セル５２のエミッタボンディングパッド５３の配
置位置とエミッタ電極パターン（図示なし）との配置位
置の不均衡により、各セル５２間において電流量にアン
バランスを生じる点である。第３の問題は、各セル５２
の分割数が増えると、半導体チップ５１が大型になり、
モジュール構造の電力用半導体装置も大型化する点であ
る。第４の問題は、セル５２の分割数が増えると、モジ
ュール構造の電力用半導体装置の製造上の歩留りが低下
する点である。
【０００９】これらの問題点に対して、前記第２の問題
である電流量のアンバランスの点を解決するようにした
モジュール構造の電力用半導体装置は、既に、特開昭６
１−１３９０５号等に開示されている。また、前記第３
の問題である大型化の点を解決するようにしたものとし
て、図９に示すようなモジュール構造の電力用半導体装
置が知られている。この内、特開昭６１−１３９０５号
に開示のモジュール構造の電力用半導体装置は、複数の
半導体チップを並列接続する場合に、これら半導体チッ
プからモジュールの外部取出端子までを各半導体チップ
間で等価な状態になるように接続させたものである。ま
た、図９に示すようなモジュール構造の電力用半導体装
置は、支持基板６１上に絶縁板６２が積層配置され、絶
縁板６２上にコレクタ電極パターン６３、エミッタ電極
パターン６４、ゲート電極パターン６５が設けられ、さ
らに、コレクタ電極パターン６３上にダイオードチップ
６６とＩＧＢＴチップ６７が並設された構造のものであ
る。そして、並設されたダイオードチップ６６とＩＧＢ
Ｔチップ６７の一方の側にエミッタ電極パターン６４が
配置され、ＩＧＢＴチップ６７の他方の側にゲート電極
パターン６５が配置されている。コレクタ電極パターン
６３の一隅にコレクタ外部取出端子６９、エミッタ電極
パターン６４の中程にエミッタ外部取出端子７０、ゲー
ト電極パターン６５の端部にゲート外部取出端子７１が
それぞれ設けられる。また、ダイオードチップ６６上に
４つのアノードパッド（図示なし）が設けられ、ＩＧＢ
Ｔチップ６７上に４つのエミッタパッド７２と１つのゲ
ートパッド７３が設けられている。４つのアノードパッ
ド及び４つのエミッタパッド７２とエミッタ電極パター
ン６４との間にそれぞれ金属ワイヤ７４が接続され、１
つのゲートパッド７３とゲート電極パターン６５との間
にも金属ワイヤ７４が接続された構造のものである。
である電流量のアンバランスの点を解決するようにした
モジュール構造の電力用半導体装置は、既に、特開昭６
１−１３９０５号等に開示されている。また、前記第３
の問題である大型化の点を解決するようにしたものとし
て、図９に示すようなモジュール構造の電力用半導体装
置が知られている。この内、特開昭６１−１３９０５号
に開示のモジュール構造の電力用半導体装置は、複数の
半導体チップを並列接続する場合に、これら半導体チッ
プからモジュールの外部取出端子までを各半導体チップ
間で等価な状態になるように接続させたものである。ま
た、図９に示すようなモジュール構造の電力用半導体装
置は、支持基板６１上に絶縁板６２が積層配置され、絶
縁板６２上にコレクタ電極パターン６３、エミッタ電極
パターン６４、ゲート電極パターン６５が設けられ、さ
らに、コレクタ電極パターン６３上にダイオードチップ
６６とＩＧＢＴチップ６７が並設された構造のものであ
る。そして、並設されたダイオードチップ６６とＩＧＢ
Ｔチップ６７の一方の側にエミッタ電極パターン６４が
配置され、ＩＧＢＴチップ６７の他方の側にゲート電極
パターン６５が配置されている。コレクタ電極パターン
６３の一隅にコレクタ外部取出端子６９、エミッタ電極
パターン６４の中程にエミッタ外部取出端子７０、ゲー
ト電極パターン６５の端部にゲート外部取出端子７１が
それぞれ設けられる。また、ダイオードチップ６６上に
４つのアノードパッド（図示なし）が設けられ、ＩＧＢ
Ｔチップ６７上に４つのエミッタパッド７２と１つのゲ
ートパッド７３が設けられている。４つのアノードパッ
ド及び４つのエミッタパッド７２とエミッタ電極パター
ン６４との間にそれぞれ金属ワイヤ７４が接続され、１
つのゲートパッド７３とゲート電極パターン６５との間
にも金属ワイヤ７４が接続された構造のものである。
【００１０】
【発明が解決しようとする課題】ところで、前記特開昭
６１−１３９０５号に開示のモジュール構造の電力用半
導体装置は、複数の半導体チップを並列接続する際に、
複数の半導体チップの電流量のアンバランスの発生を避
けることができるものの、並列接続される複数の半導体
チップの総数を減らすため、それぞれの半導体チップの
面積を大きくする場合については、何等の考慮されてい
ない。特に、半導体チップが大面積になると、１つの半
導体チップと１つの電極パターンとの間を接続する複数
の金属ワイヤの長さが異なるようになり、それによって
各金属ワイヤに種々の振動が発生したり、通電によって
金属ワイヤが自己発熱したり、各金属ワイヤ間でインダ
クタンス値が異なったりして、モジュール構造の電力用
半導体装置の動作時に多くの悪影響が生じるようになる
が、前記特開昭６１−１３９０５号に開示のモジュール
構造の電力用半導体装置においては、未だ、このような
悪影響の発生について何等の考慮も払われていないとい
う問題を有している。
６１−１３９０５号に開示のモジュール構造の電力用半
導体装置は、複数の半導体チップを並列接続する際に、
複数の半導体チップの電流量のアンバランスの発生を避
けることができるものの、並列接続される複数の半導体
チップの総数を減らすため、それぞれの半導体チップの
面積を大きくする場合については、何等の考慮されてい
ない。特に、半導体チップが大面積になると、１つの半
導体チップと１つの電極パターンとの間を接続する複数
の金属ワイヤの長さが異なるようになり、それによって
各金属ワイヤに種々の振動が発生したり、通電によって
金属ワイヤが自己発熱したり、各金属ワイヤ間でインダ
クタンス値が異なったりして、モジュール構造の電力用
半導体装置の動作時に多くの悪影響が生じるようになる
が、前記特開昭６１−１３９０５号に開示のモジュール
構造の電力用半導体装置においては、未だ、このような
悪影響の発生について何等の考慮も払われていないとい
う問題を有している。
【００１１】また、図９に示すようなモジュール構造の
電力用半導体装置は、それ以前のモジュール構造の電力
用半導体装置に比べれば、一応、小型化を達成すること
ができるが、ＩＧＢＴチップ６７に接続された金属ワイ
ヤ７４の状態に示されるように、エミッタパッド７２及
びエミッタ電極パターン６４間に接続される金属ワイヤ
７４と、ゲートパッド７３及びゲート電極パターン６５
間に接続される金属ワイヤ７４とは、互いに反対方向に
延びるように配置にした場合、同じＩＧＢＴチップ６７
に接続される金属ワイヤ７４の長さは、長いものと短い
ものとの間に約３倍程度の差が生じるようになる。そし
て、金属ワイヤ７４は、長さが長いもの程、振動の発生
や通電による自己発熱によって、接合界面強度が速く劣
化し、一旦、劣化の発生により接合面積が小さくなる
と、その小さい部分に電流集中が起こり、加速状態で寿
命が低下するために、これら長さの異なる金属ワイヤ７
４間で寿命のアンバランスが発生するという問題を有し
ている。
電力用半導体装置は、それ以前のモジュール構造の電力
用半導体装置に比べれば、一応、小型化を達成すること
ができるが、ＩＧＢＴチップ６７に接続された金属ワイ
ヤ７４の状態に示されるように、エミッタパッド７２及
びエミッタ電極パターン６４間に接続される金属ワイヤ
７４と、ゲートパッド７３及びゲート電極パターン６５
間に接続される金属ワイヤ７４とは、互いに反対方向に
延びるように配置にした場合、同じＩＧＢＴチップ６７
に接続される金属ワイヤ７４の長さは、長いものと短い
ものとの間に約３倍程度の差が生じるようになる。そし
て、金属ワイヤ７４は、長さが長いもの程、振動の発生
や通電による自己発熱によって、接合界面強度が速く劣
化し、一旦、劣化の発生により接合面積が小さくなる
と、その小さい部分に電流集中が起こり、加速状態で寿
命が低下するために、これら長さの異なる金属ワイヤ７
４間で寿命のアンバランスが発生するという問題を有し
ている。
【００１２】本発明は、かかる問題点を除去するもので
あって、その目的は、半導体チップの面積に係わりな
く、長さの略等しい接続用金属ワイヤを用いて、小型で
かつ高信頼性を有する電力用半導体装置を提供すること
にある。
あって、その目的は、半導体チップの面積に係わりな
く、長さの略等しい接続用金属ワイヤを用いて、小型で
かつ高信頼性を有する電力用半導体装置を提供すること
にある。
【００１３】
【課題を解決するための手段】前記目的の達成のため
に、本発明は、複数のボンディングパッドを有する１個
以上の半導体チップと、前記半導体チップの近傍に設け
られた１個以上の電極パターンと、前記半導体チップの
複数のボンディングパッド及びそれに対応する前記電極
パターンとの間に橋絡接続された複数の金属ワイヤとを
有し、前記１個以上の半導体チップ及び１個以上の電極
パターンが共通の支持基板上に配置された電力用半導体
装置において、前記半導体チップに複数列のボンディン
グパッドを並列に配置形成し、前記半導体チップの両側
に、前記各列のボンディングパッドに略平行に前記半導
体チップに対応した第１及び第２の電極パターンをそれ
ぞれ配置し、前記第１の電極パターンとこの第１の電極
パターンに近接する少なくとも１列のボンディングパッ
ドとの間、及び、前記第２の電極パターンとこの第２の
電極パターン近接した少なくとも１列のボンディングパ
ッドとの間にそれぞれ金属ワイヤを橋絡接続した手段を
備える。
に、本発明は、複数のボンディングパッドを有する１個
以上の半導体チップと、前記半導体チップの近傍に設け
られた１個以上の電極パターンと、前記半導体チップの
複数のボンディングパッド及びそれに対応する前記電極
パターンとの間に橋絡接続された複数の金属ワイヤとを
有し、前記１個以上の半導体チップ及び１個以上の電極
パターンが共通の支持基板上に配置された電力用半導体
装置において、前記半導体チップに複数列のボンディン
グパッドを並列に配置形成し、前記半導体チップの両側
に、前記各列のボンディングパッドに略平行に前記半導
体チップに対応した第１及び第２の電極パターンをそれ
ぞれ配置し、前記第１の電極パターンとこの第１の電極
パターンに近接する少なくとも１列のボンディングパッ
ドとの間、及び、前記第２の電極パターンとこの第２の
電極パターン近接した少なくとも１列のボンディングパ
ッドとの間にそれぞれ金属ワイヤを橋絡接続した手段を
備える。
【００１４】
【作用】前記手段によれば、半導体チップに複数列のボ
ンディングパッドを並列に配置形成し、かつ、この半導
体チップの両側に、これら複数列のボンディングパッド
に略平行になるように、この半導体チップに対応した第
１及び第２の電極パターンをそれぞれ配置し、第１の電
極パターンとこの第１の電極パターンに近接配置された
少なくとも１列のボンディングパッドとの間、及び、第
２の電極パターンとこの第２の電極パターンに近接配置
された少なくとも１列のボンディングパッドとの間にそ
れぞれ金属ワイヤを橋絡接続しているので、半導体チッ
プから見たとき、金属ワイヤは半導体チップの両側に導
出され、しかも、各列のボンディングパッドとそれに対
応する電極パターンとの間の距離は配置上最短になり、
それぞれの金属ワイヤの長さは最小限のもので、かつ、
それらの長さは略等しくなる。
ンディングパッドを並列に配置形成し、かつ、この半導
体チップの両側に、これら複数列のボンディングパッド
に略平行になるように、この半導体チップに対応した第
１及び第２の電極パターンをそれぞれ配置し、第１の電
極パターンとこの第１の電極パターンに近接配置された
少なくとも１列のボンディングパッドとの間、及び、第
２の電極パターンとこの第２の電極パターンに近接配置
された少なくとも１列のボンディングパッドとの間にそ
れぞれ金属ワイヤを橋絡接続しているので、半導体チッ
プから見たとき、金属ワイヤは半導体チップの両側に導
出され、しかも、各列のボンディングパッドとそれに対
応する電極パターンとの間の距離は配置上最短になり、
それぞれの金属ワイヤの長さは最小限のもので、かつ、
それらの長さは略等しくなる。
【００１５】このように、前記手段によれば、半導体チ
ップに接続される各金属ワイヤの長さが短く、かつ、略
等しいものになるので、金属ワイヤにおける振動の発生
や通電による自己発熱の影響を大幅に除去することがで
き、かつ、これら金属ワイヤの寿命を既知のものに比べ
て向上させ、小型で高信頼性の電力用半導体装置を得る
ことができる。
ップに接続される各金属ワイヤの長さが短く、かつ、略
等しいものになるので、金属ワイヤにおける振動の発生
や通電による自己発熱の影響を大幅に除去することがで
き、かつ、これら金属ワイヤの寿命を既知のものに比べ
て向上させ、小型で高信頼性の電力用半導体装置を得る
ことができる。
【００１６】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
説明する。
【００１７】図１は、本発明に係わる電力用半導体装置
の第１の実施例を示す構造図であって、（ａ）は上面
図、（ｂ）はその上面図のＡ−Ａ’線部分の断面図、
（ｃ）は外部導出端子接続部を示す斜視図であり、半導
体チップがダイオードチップを構成している例を示すも
のである。
の第１の実施例を示す構造図であって、（ａ）は上面
図、（ｂ）はその上面図のＡ−Ａ’線部分の断面図、
（ｃ）は外部導出端子接続部を示す斜視図であり、半導
体チップがダイオードチップを構成している例を示すも
のである。
【００１８】図１（ａ）乃至（ｃ）において、１は支持
基板、２はダイオードチップ（半導体チップ）、３は絶
縁板、４はカソード電極パターン、５ａは第１のアノー
ド電極パターン、５ｂは第２のアノード電極パターン、
６はカソード端子、７ａは第１のアノード端子、７ｂは
第２のアノード端子、８は金属ワイヤ、９は金属箔、１
０、１１、１３は半田層、１２は半田止めスリットであ
る。
基板、２はダイオードチップ（半導体チップ）、３は絶
縁板、４はカソード電極パターン、５ａは第１のアノー
ド電極パターン、５ｂは第２のアノード電極パターン、
６はカソード端子、７ａは第１のアノード端子、７ｂは
第２のアノード端子、８は金属ワイヤ、９は金属箔、１
０、１１、１３は半田層、１２は半田止めスリットであ
る。
【００１９】そして、支持基板１は、金属製の基板であ
って、放熱板を兼用している。絶縁板３は、窒化アルミ
ニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）等の絶縁材料
からなる基板であって、支持基板１上にニッケル（Ｎ
ｉ）めっきした銅（Ｃｕ）からなる金属箔９を介して半
田層１０によって接合され、支持基板１と絶縁板３上に
取付けられる各電気部品または電気回路部との間を絶縁
するものである。カソード電極パターン４、第１のアノ
ード電極パターン５ａ、第２のアノード電極パターン５
ｂは、いずれも、絶縁板３上に金属ろう材等によって接
合され、中央部にカソード電極パターン４が、その両側
に第１のアノード電極パターン５ａ、第２のアノード電
極パターン５ｂがそれぞれ配置される。ダイオードチッ
プ２は、カソード側がカソード電極パターン４に半田層
１１を介して接合され、ダイオードチップ２の素子内で
電流が均一になるように平行配置の２列のアノードボン
ディングパッドが均等に設けられている。カソード端子
６は、カソード電極パターン４の露出した端面の中程に
半田層１３を介して接合され、第１のアノード端子７ａ
は、第１のアノード電極パターン５ａの露出した端部に
同じく半田層１３を介して接合され、第２のアノード端
子７ｂも、第２のアノード電極パターン５ｂの露出した
端部に同じく半田層１３を介して接合される。第１のア
ノード電極パターン５ａとそれに近い側の１方の列のア
ノードボンディングパッドとの間、及び、第２のアノー
ド電極パターン５ｂとそれに近い側の他方の列のアノー
ドボンディングパッドとの間に、それぞれ、金属ワイヤ
８が最短距離を結ぶようにして橋絡接続される。また、
カソード端子６が接合された部分に近いカソード電極パ
ターン４上、第１のアノード端子７ａが接合された部分
に近い第１のアノード電極パターン５ａ上及び第２のア
ノード端子７ｂが接合された部分に近い第２のアノード
電極パターン５ｂ上には、それぞれ、半田止めスリット
１２が設けられ、カソード端子６、第１のアノード端子
７ａ、第２のアノード端子７ｂを、カソード電極パター
ン４、第１のアノード電極パターン５ａ、第２のアノー
ド電極パターン５ｂに半田付けする際に、半田がカソー
ド電極パターン４、第１のアノード電極パターン５ａ、
第２のアノード電極パターン５ｂに流れ出すのを防いで
いる。なお、図１（ａ）乃至（ｃ）には、図示されてい
ないが、ダイオードチップ２やカソード電極パターン
４、第１のアノード電極パターン５ａ、第２のアノード
電極パターン５ｂ等は、支持基板１に接合配置された状
態で絶縁容器内に密封され、カソード端子４に接続され
るカソード外部導出端子や、第１及び第２のアノード端
子５ａ、５ｂにそれぞれ接続されるアノード外部導出端
子を設けた状態で、モジュール構造に形成される。
って、放熱板を兼用している。絶縁板３は、窒化アルミ
ニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）等の絶縁材料
からなる基板であって、支持基板１上にニッケル（Ｎ
ｉ）めっきした銅（Ｃｕ）からなる金属箔９を介して半
田層１０によって接合され、支持基板１と絶縁板３上に
取付けられる各電気部品または電気回路部との間を絶縁
するものである。カソード電極パターン４、第１のアノ
ード電極パターン５ａ、第２のアノード電極パターン５
ｂは、いずれも、絶縁板３上に金属ろう材等によって接
合され、中央部にカソード電極パターン４が、その両側
に第１のアノード電極パターン５ａ、第２のアノード電
極パターン５ｂがそれぞれ配置される。ダイオードチッ
プ２は、カソード側がカソード電極パターン４に半田層
１１を介して接合され、ダイオードチップ２の素子内で
電流が均一になるように平行配置の２列のアノードボン
ディングパッドが均等に設けられている。カソード端子
６は、カソード電極パターン４の露出した端面の中程に
半田層１３を介して接合され、第１のアノード端子７ａ
は、第１のアノード電極パターン５ａの露出した端部に
同じく半田層１３を介して接合され、第２のアノード端
子７ｂも、第２のアノード電極パターン５ｂの露出した
端部に同じく半田層１３を介して接合される。第１のア
ノード電極パターン５ａとそれに近い側の１方の列のア
ノードボンディングパッドとの間、及び、第２のアノー
ド電極パターン５ｂとそれに近い側の他方の列のアノー
ドボンディングパッドとの間に、それぞれ、金属ワイヤ
８が最短距離を結ぶようにして橋絡接続される。また、
カソード端子６が接合された部分に近いカソード電極パ
ターン４上、第１のアノード端子７ａが接合された部分
に近い第１のアノード電極パターン５ａ上及び第２のア
ノード端子７ｂが接合された部分に近い第２のアノード
電極パターン５ｂ上には、それぞれ、半田止めスリット
１２が設けられ、カソード端子６、第１のアノード端子
７ａ、第２のアノード端子７ｂを、カソード電極パター
ン４、第１のアノード電極パターン５ａ、第２のアノー
ド電極パターン５ｂに半田付けする際に、半田がカソー
ド電極パターン４、第１のアノード電極パターン５ａ、
第２のアノード電極パターン５ｂに流れ出すのを防いで
いる。なお、図１（ａ）乃至（ｃ）には、図示されてい
ないが、ダイオードチップ２やカソード電極パターン
４、第１のアノード電極パターン５ａ、第２のアノード
電極パターン５ｂ等は、支持基板１に接合配置された状
態で絶縁容器内に密封され、カソード端子４に接続され
るカソード外部導出端子や、第１及び第２のアノード端
子５ａ、５ｂにそれぞれ接続されるアノード外部導出端
子を設けた状態で、モジュール構造に形成される。
【００２０】前記構成にすれば、ダイオードチップ２の
アノード側に設けられた一方の列のアノードボンディン
グパッド及び第１のアノード電極パターン５ａ、それ
に、他方の列のアノードボンディングパッド及び第２の
アノード電極パターン５ｂは、いずれも、平行状態で、
かつ、近接した配置になっているので、一方の列のアノ
ードボンディングパッドと第１のアノード電極パターン
５ａとの間にそれぞれ接続される金属ワイヤ８、及び、
他方の列のアノードボンディングパッドと第２のアノー
ド電極パターン５ｂとの間にそれぞれ接続される金属ワ
イヤ８は、ともに、略同じ長さのものが使用でき、か
つ、それらの長さを最短にすることができる。換言すれ
ば、これら金属ワイヤ８の長さは、ダイオードチップ２
の一辺の長さの半分以下になる。
アノード側に設けられた一方の列のアノードボンディン
グパッド及び第１のアノード電極パターン５ａ、それ
に、他方の列のアノードボンディングパッド及び第２の
アノード電極パターン５ｂは、いずれも、平行状態で、
かつ、近接した配置になっているので、一方の列のアノ
ードボンディングパッドと第１のアノード電極パターン
５ａとの間にそれぞれ接続される金属ワイヤ８、及び、
他方の列のアノードボンディングパッドと第２のアノー
ド電極パターン５ｂとの間にそれぞれ接続される金属ワ
イヤ８は、ともに、略同じ長さのものが使用でき、か
つ、それらの長さを最短にすることができる。換言すれ
ば、これら金属ワイヤ８の長さは、ダイオードチップ２
の一辺の長さの半分以下になる。
【００２１】このように、本実施例によれば、ダイオー
ドチップ２に接続される各金属ワイヤ８の長さを、最短
で、かつ、略同じにすることができるので、インダクタ
ンス値や実効抵抗値の違いを最小にして各金属ワイヤ８
間の電流量のバラツキをなくし、自己発熱による劣化の
発生を低減かつ均一化できる、各金属ワイヤ８の相互間
隔を拡げて各金属ワイヤ８間に生じる電磁誘導に伴う振
動の発生を低減できる、各金属ワイヤ８が重ならないよ
うに、かつ、同じ高さにあるように配置することによ
り、振動の発生に伴う劣化を低減でき、各金属ワイヤ８
の寿命を既知のものに比べて確実に延ばすことができ、
ダイオードチップ２の面積の大きさに係わりなく、高信
頼性の電力用半導体装置を得ることができる。
ドチップ２に接続される各金属ワイヤ８の長さを、最短
で、かつ、略同じにすることができるので、インダクタ
ンス値や実効抵抗値の違いを最小にして各金属ワイヤ８
間の電流量のバラツキをなくし、自己発熱による劣化の
発生を低減かつ均一化できる、各金属ワイヤ８の相互間
隔を拡げて各金属ワイヤ８間に生じる電磁誘導に伴う振
動の発生を低減できる、各金属ワイヤ８が重ならないよ
うに、かつ、同じ高さにあるように配置することによ
り、振動の発生に伴う劣化を低減でき、各金属ワイヤ８
の寿命を既知のものに比べて確実に延ばすことができ、
ダイオードチップ２の面積の大きさに係わりなく、高信
頼性の電力用半導体装置を得ることができる。
【００２２】次に、図２は、本発明に係わる電力用半導
体装置の第２の実施例を示す構造図であって、（ａ）は
上面図、（ｂ）はその上面図のＡ−Ａ’線部分の断面
図、（ｃ）は電気的な等価回路を示す回路図であり、２
つの半導体チップがそれぞれ絶縁ゲート型バイポーラト
ランジスタチップ（ＩＧＢＴチップ）とダイオードチッ
プを構成している例を示すものである。
体装置の第２の実施例を示す構造図であって、（ａ）は
上面図、（ｂ）はその上面図のＡ−Ａ’線部分の断面
図、（ｃ）は電気的な等価回路を示す回路図であり、２
つの半導体チップがそれぞれ絶縁ゲート型バイポーラト
ランジスタチップ（ＩＧＢＴチップ）とダイオードチッ
プを構成している例を示すものである。
【００２３】図２（ａ）乃至（ｃ）において、４’はコ
レクタ電極パターン兼カソード電極パターン（以下、こ
れをコレクタ電極パターンという）、６’はコレクタ端
子兼カソード端子（以下、これをコレクタ端子とい
う）、１４はＩＧＢＴチップ（半導体チップ）、１５ａ
は第１のエミッタ電極パターン兼第１のアノード電極パ
ターン（以下、これを第１のエミッタ電極パターンとい
う）、１５ｂは第２のエミッタ電極パターン兼第２のア
ノード電極パターン（以下、これを第２のエミッタ電極
パターンという）、１６はゲート電極パターン、１７は
複数のエミッタボンディングパッド、１８はゲートボン
ディングパッド、１９ａは第１のエミッタ端子兼第１の
アノード端子（以下、これを第１のエミッタ端子とい
う）、１９ｂは第２のエミッタ端子兼第２のアノード端
子（以下、これを第２のエミッタ端子という）、２０は
ゲート端子であり、その他、図１（ａ）乃至（ｃ）に示
されている構成要素と同じ構成要素については同じ符号
を付けている。なお、この第２の実施例の電力用半導体
装置は、図２（ｃ）に示されるように、等価的に、ＩＧ
ＢＴのコレクタ・エミッタ間にダイオードが並列接続さ
れたものである。
レクタ電極パターン兼カソード電極パターン（以下、こ
れをコレクタ電極パターンという）、６’はコレクタ端
子兼カソード端子（以下、これをコレクタ端子とい
う）、１４はＩＧＢＴチップ（半導体チップ）、１５ａ
は第１のエミッタ電極パターン兼第１のアノード電極パ
ターン（以下、これを第１のエミッタ電極パターンとい
う）、１５ｂは第２のエミッタ電極パターン兼第２のア
ノード電極パターン（以下、これを第２のエミッタ電極
パターンという）、１６はゲート電極パターン、１７は
複数のエミッタボンディングパッド、１８はゲートボン
ディングパッド、１９ａは第１のエミッタ端子兼第１の
アノード端子（以下、これを第１のエミッタ端子とい
う）、１９ｂは第２のエミッタ端子兼第２のアノード端
子（以下、これを第２のエミッタ端子という）、２０は
ゲート端子であり、その他、図１（ａ）乃至（ｃ）に示
されている構成要素と同じ構成要素については同じ符号
を付けている。なお、この第２の実施例の電力用半導体
装置は、図２（ｃ）に示されるように、等価的に、ＩＧ
ＢＴのコレクタ・エミッタ間にダイオードが並列接続さ
れたものである。
【００２４】そして、支持基板１上には、金属箔９を介
して半田層１０により絶縁板３が接合される。絶縁板３
上には、コレクタ電極パターン４’、第１及び第２のエ
ミッタ電極パターン１５ａ、１５ｂ、ゲート電極パター
ン１６がそれぞれ接合され、中央部にコレクタ電極パタ
ーン４’が配置され、その長辺部の一方の側に第１のエ
ミッタ電極パターン１５ａが配置され、その長辺部の他
方の側に第２のエミッタ電極パターン１５ｂが配置さ
れ、その短辺部の一方の側にゲート電極パターン１６が
配置される。ダイオードチップ２のカソード側及びＩＧ
ＢＴチップ１４のコレクタ側は、いずれもコレクタ電極
パターン４’に半田層１１を介して接合される。ダイオ
ードチップ２は、ダイオードチップ２の素子内で電流が
均一になるように平行配置の２列のアノードボンディン
グパッドが均等に設けられる。ＩＧＢＴチップ１４は、
図２（ａ）乃至（ｃ）には図示されていないが、全体が
複数のＩＧＢＴセルに分割され、各ＩＧＢＴセルに対応
して平行配置の２列のエミッタボンディングパッド１７
が設けられ、各ＩＧＢＴセルに共通のゲートボンディン
グパッド１８が設けられる。コレクタ端子６’は、コレ
クタ電極パターン４’の露出した端面の中程に半田層１
３を介して接合され、第１のエミッタ端子１９ａは、第
１のエミッタ電極パターン１５ａの中央に半田層１３を
介して接合される。第２のエミッタ端子１９ｂは、第２
のエミッタ電極パターン１５ｂの中央に半田層１３を介
して接合され、ゲート端子２０は、ゲート電極パターン
１６の端部に半田層１３を介して接合される。ダイオー
ドチップ２側には、第１のエミッタ電極パターン１５ａ
とそれに近い側の１方の列のアノードボンディングパッ
ドとの間、及び、第２のエミッタ電極パターン１５ｂと
それに近い側の他方の列のアノードボンディングパッド
との間に、それぞれ、金属ワイヤ８が最短距離を結ぶよ
うにして橋絡接続される。また、ＩＧＢＴ１４側にも、
第１のエミッタ電極パターン１５ａとそれに近い側の１
方の列のエミッタボンディングパッド１７との間、及
び、第２のエミッタ電極パターン１５ｂとそれに近い側
の他方の列のエミッタボンディングパッド１７との間、
それにゲート電極パターン１６とゲートボンディングパ
ッド１８との間に、それぞれ、金属ワイヤ８が最短距離
を結ぶようにして橋絡接続される。なお、この図２
（ａ）乃至（ｃ）においても図示されていないが、ダイ
オードチップ２及びＩＧＢＴチップ１４や第１及び第２
のエミッタ電極パターン１５ａ、１５ｂ、ゲート電極パ
ターン１６等は、支持基板１に接合配置された状態で絶
縁容器内に密封され、コレクタ端子４’に接続されたコ
レクタ外部導出端子、第１及び第２のエミッタ端子１９
ａ、１９ｂにそれぞれ接続されるエミッタ外部導出端
子、ゲート端子２０に接続されるゲート外部導出端子を
それぞれ設けた状態で、モジュール構造に形成される。
して半田層１０により絶縁板３が接合される。絶縁板３
上には、コレクタ電極パターン４’、第１及び第２のエ
ミッタ電極パターン１５ａ、１５ｂ、ゲート電極パター
ン１６がそれぞれ接合され、中央部にコレクタ電極パタ
ーン４’が配置され、その長辺部の一方の側に第１のエ
ミッタ電極パターン１５ａが配置され、その長辺部の他
方の側に第２のエミッタ電極パターン１５ｂが配置さ
れ、その短辺部の一方の側にゲート電極パターン１６が
配置される。ダイオードチップ２のカソード側及びＩＧ
ＢＴチップ１４のコレクタ側は、いずれもコレクタ電極
パターン４’に半田層１１を介して接合される。ダイオ
ードチップ２は、ダイオードチップ２の素子内で電流が
均一になるように平行配置の２列のアノードボンディン
グパッドが均等に設けられる。ＩＧＢＴチップ１４は、
図２（ａ）乃至（ｃ）には図示されていないが、全体が
複数のＩＧＢＴセルに分割され、各ＩＧＢＴセルに対応
して平行配置の２列のエミッタボンディングパッド１７
が設けられ、各ＩＧＢＴセルに共通のゲートボンディン
グパッド１８が設けられる。コレクタ端子６’は、コレ
クタ電極パターン４’の露出した端面の中程に半田層１
３を介して接合され、第１のエミッタ端子１９ａは、第
１のエミッタ電極パターン１５ａの中央に半田層１３を
介して接合される。第２のエミッタ端子１９ｂは、第２
のエミッタ電極パターン１５ｂの中央に半田層１３を介
して接合され、ゲート端子２０は、ゲート電極パターン
１６の端部に半田層１３を介して接合される。ダイオー
ドチップ２側には、第１のエミッタ電極パターン１５ａ
とそれに近い側の１方の列のアノードボンディングパッ
ドとの間、及び、第２のエミッタ電極パターン１５ｂと
それに近い側の他方の列のアノードボンディングパッド
との間に、それぞれ、金属ワイヤ８が最短距離を結ぶよ
うにして橋絡接続される。また、ＩＧＢＴ１４側にも、
第１のエミッタ電極パターン１５ａとそれに近い側の１
方の列のエミッタボンディングパッド１７との間、及
び、第２のエミッタ電極パターン１５ｂとそれに近い側
の他方の列のエミッタボンディングパッド１７との間、
それにゲート電極パターン１６とゲートボンディングパ
ッド１８との間に、それぞれ、金属ワイヤ８が最短距離
を結ぶようにして橋絡接続される。なお、この図２
（ａ）乃至（ｃ）においても図示されていないが、ダイ
オードチップ２及びＩＧＢＴチップ１４や第１及び第２
のエミッタ電極パターン１５ａ、１５ｂ、ゲート電極パ
ターン１６等は、支持基板１に接合配置された状態で絶
縁容器内に密封され、コレクタ端子４’に接続されたコ
レクタ外部導出端子、第１及び第２のエミッタ端子１９
ａ、１９ｂにそれぞれ接続されるエミッタ外部導出端
子、ゲート端子２０に接続されるゲート外部導出端子を
それぞれ設けた状態で、モジュール構造に形成される。
【００２５】前記構成にすれば、ダイオードチップ２側
において、一方の列のアノードボンディングパッド及び
第１のエミッタ電極パターン１５ａ、他方の列のアノー
ドボンディングパッド及び第２のエミッタ電極パターン
１５ｂは、いずれも、平行状態で、かつ、近接した配置
状態になっており、また、ＩＧＢＴチップ１４側におい
て、一方の列のエミッタボンディングパッド１７及び第
１のエミッタ電極パターン１５ａ、他方の列のエミッタ
ボンディングパッド１７及び第２のエミッタ電極パター
ン１５ｂは、いずれも、平行状態で、かつ、近接した配
置状態になっており、その上、ゲートボンディングパッ
ド１８及びゲート電極パターン１６も近接した配置状態
になっているので、一方の列のアノードボンディングパ
ッド及び第１のエミッタ電極パターン１５ａとの間にそ
れぞれ接続される金属ワイヤ８、他方の列のアノードボ
ンディングパッド及び第２のエミッタ電極パターン１５
ｂとの間にそれぞれ接続される金属ワイヤ８、一方の列
のエミッタボンディングパッド１７及び第１のエミッタ
電極パターン１５ａとの間にそれぞれ接続される金属ワ
イヤ８、他方の列のエミッタボンディングパッド１７及
び第２のエミッタ電極パターン１５ｂとの間にそれぞれ
接続される金属ワイヤ８、ゲートボンディングパッド１
８及びゲート電極パターン１６との間に接続される金属
ワイヤ８は、いずれも、略同じ長さのものが使用でき、
かつ、それらの長さを最短にすることができる。
において、一方の列のアノードボンディングパッド及び
第１のエミッタ電極パターン１５ａ、他方の列のアノー
ドボンディングパッド及び第２のエミッタ電極パターン
１５ｂは、いずれも、平行状態で、かつ、近接した配置
状態になっており、また、ＩＧＢＴチップ１４側におい
て、一方の列のエミッタボンディングパッド１７及び第
１のエミッタ電極パターン１５ａ、他方の列のエミッタ
ボンディングパッド１７及び第２のエミッタ電極パター
ン１５ｂは、いずれも、平行状態で、かつ、近接した配
置状態になっており、その上、ゲートボンディングパッ
ド１８及びゲート電極パターン１６も近接した配置状態
になっているので、一方の列のアノードボンディングパ
ッド及び第１のエミッタ電極パターン１５ａとの間にそ
れぞれ接続される金属ワイヤ８、他方の列のアノードボ
ンディングパッド及び第２のエミッタ電極パターン１５
ｂとの間にそれぞれ接続される金属ワイヤ８、一方の列
のエミッタボンディングパッド１７及び第１のエミッタ
電極パターン１５ａとの間にそれぞれ接続される金属ワ
イヤ８、他方の列のエミッタボンディングパッド１７及
び第２のエミッタ電極パターン１５ｂとの間にそれぞれ
接続される金属ワイヤ８、ゲートボンディングパッド１
８及びゲート電極パターン１６との間に接続される金属
ワイヤ８は、いずれも、略同じ長さのものが使用でき、
かつ、それらの長さを最短にすることができる。
【００２６】このように、本実施例によれば、ダイオー
ドチップ２及びＩＧＢＴチップ１４に接続される各金属
ワイヤ８の長さを、最短で、かつ、略同じにすることが
できるので、第１の実施例と同様に、インダクタンス値
や実効抵抗値の違いを最小にして各金属ワイヤ８間の電
流量のバラツキをなくし、自己発熱による劣化の発生を
低減かつ均一化できる、各金属ワイヤ８の相互間隔を拡
げて各金属ワイヤ８間に生じる電磁誘導に伴う振動の発
生を低減できる、各金属ワイヤ８を重ならないように、
かつ、同じ高さに配置することにより、振動の発生に伴
う劣化を低減できるようになり、各金属ワイヤ８の寿命
を既知のものに比べて確実に延ばすことができ、ダイオ
ードチップ２の面積の大きさに係わりなく、高信頼性の
電力用半導体装置を得ることができる。
ドチップ２及びＩＧＢＴチップ１４に接続される各金属
ワイヤ８の長さを、最短で、かつ、略同じにすることが
できるので、第１の実施例と同様に、インダクタンス値
や実効抵抗値の違いを最小にして各金属ワイヤ８間の電
流量のバラツキをなくし、自己発熱による劣化の発生を
低減かつ均一化できる、各金属ワイヤ８の相互間隔を拡
げて各金属ワイヤ８間に生じる電磁誘導に伴う振動の発
生を低減できる、各金属ワイヤ８を重ならないように、
かつ、同じ高さに配置することにより、振動の発生に伴
う劣化を低減できるようになり、各金属ワイヤ８の寿命
を既知のものに比べて確実に延ばすことができ、ダイオ
ードチップ２の面積の大きさに係わりなく、高信頼性の
電力用半導体装置を得ることができる。
【００２７】また、本実施例によれば、ＩＧＢＴチップ
１４側において、エミッタボンディングパッド１７に接
続される金属ワイヤ８と、ゲートボンディングパッド１
８に接続される金属ワイヤ８とは、略直交するような接
続配置になっているので、各金属ワイヤ８の通電時に、
エミッタボンディングパッド１７に接続される金属ワイ
ヤ８とゲートボンディングパッド１８に接続される金属
ワイヤ８との間に相互干渉が生じることが少なくなり、
ノイズ等による誤動作の発生を防ぐことができるもので
あり、さらに、第１及び第２のエミッタ端子１９ａ、１
９ｂをダイオードチップ２とＩＧＢＴチップ１４との間
に設けるようにしたので、全体的に電力用半導体装置の
小型化が図れるものである。
１４側において、エミッタボンディングパッド１７に接
続される金属ワイヤ８と、ゲートボンディングパッド１
８に接続される金属ワイヤ８とは、略直交するような接
続配置になっているので、各金属ワイヤ８の通電時に、
エミッタボンディングパッド１７に接続される金属ワイ
ヤ８とゲートボンディングパッド１８に接続される金属
ワイヤ８との間に相互干渉が生じることが少なくなり、
ノイズ等による誤動作の発生を防ぐことができるもので
あり、さらに、第１及び第２のエミッタ端子１９ａ、１
９ｂをダイオードチップ２とＩＧＢＴチップ１４との間
に設けるようにしたので、全体的に電力用半導体装置の
小型化が図れるものである。
【００２８】続く、図３は、本発明に係わる電力用半導
体装置の第３の実施例を示す上面図であって、図２に図
示された第２の実施例のダイオードチップ２とＩＧＢＴ
チップ１４とからなる部分を２個並列に配置させた例を
示すものである。
体装置の第３の実施例を示す上面図であって、図２に図
示された第２の実施例のダイオードチップ２とＩＧＢＴ
チップ１４とからなる部分を２個並列に配置させた例を
示すものである。
【００２９】図３において、図２に示されている構成要
素と同じ構成要素については同じ符号を付けている。
素と同じ構成要素については同じ符号を付けている。
【００３０】この第３の実施例は、第２の実施例に示さ
れたダイオードチップ２とＩＧＢＴチップ１４とからな
る部分（電力用半導体ユニット）を同一の支持基板１上
に２個並列的に接続配置させたもので、電流容量の大き
な１つの電力用半導体装置を構成したものである。
れたダイオードチップ２とＩＧＢＴチップ１４とからな
る部分（電力用半導体ユニット）を同一の支持基板１上
に２個並列的に接続配置させたもので、電流容量の大き
な１つの電力用半導体装置を構成したものである。
【００３１】そして、第３の実施例の構成及び動作は、
既に述べた第２の実施例の構成及び動作の説明から自ず
と明らかであるので、この第３の実施例の構成及び動作
についての説明は、省略する。
既に述べた第２の実施例の構成及び動作の説明から自ず
と明らかであるので、この第３の実施例の構成及び動作
についての説明は、省略する。
【００３２】第３の実施例によれば、第２の実施例で期
待できる効果の他に、並列接続される電力用半導体ユニ
ットの数を増やせば、外部端子数を増やすことなく、電
力用半導体装置の電流容量を段階的に増大させることが
可能になるという効果も期待できる。
待できる効果の他に、並列接続される電力用半導体ユニ
ットの数を増やせば、外部端子数を増やすことなく、電
力用半導体装置の電流容量を段階的に増大させることが
可能になるという効果も期待できる。
【００３３】次いで、図４は、本発明に係わる電力用半
導体装置の第４の実施例を示す上面図であって、図３に
図示された第３の実施例の電力用半導体装置において、
隣同志に配置の電力用半導体ユニットにおけるエミッタ
電極パターンを共用させ、共通の電極パターンにした例
を示すものである。
導体装置の第４の実施例を示す上面図であって、図３に
図示された第３の実施例の電力用半導体装置において、
隣同志に配置の電力用半導体ユニットにおけるエミッタ
電極パターンを共用させ、共通の電極パターンにした例
を示すものである。
【００３４】図４において、１５’は共用される共通の
エミッタ電極パターン兼アノード電極パターン、１９’
は共通のエミッタ端子、２０’は共通のゲート端子であ
り、その他、図３に示されている構成要素と同じ構成要
素については同じ符号を付けている。
エミッタ電極パターン兼アノード電極パターン、１９’
は共通のエミッタ端子、２０’は共通のゲート端子であ
り、その他、図３に示されている構成要素と同じ構成要
素については同じ符号を付けている。
【００３５】第４の実施例は、図３に図示されている第
３の実施例において、右側に配置される第１の高電力半
導体ユニットと、左側に配置されるの第２の高電力半導
体ユニットとの隣接部分の構成部品及び回路部品を共用
化したものである。即ち、第１の高電力半導体ユニット
の第２のエミッタ電極パターン１５ｂと第２の高電力半
導体ユニットの第１のエミッタ電極パターン１５ａとを
共用させ、共通のエミッタ電極パターン１５’とし、さ
らに、第１の高電力半導体ユニットの第２のエミッタ端
子１９ｂと第２の高電力半導体ユニットの第１のエミッ
タ端子１９ａとを共用させ、共通のエミッタ端子１９’
にするとともに、第１の高電力半導体ユニットのゲート
端子２０と第２の高電力半導体ユニットのゲート端子２
０とを共用させ、共通のゲート端子２０’としたもので
ある。そして、第４の実施例の構成は、これらの構成を
除けば、第３の実施例の構成と同じであるので、第４の
実施例の構成については、これ以上の説明を省略する。
３の実施例において、右側に配置される第１の高電力半
導体ユニットと、左側に配置されるの第２の高電力半導
体ユニットとの隣接部分の構成部品及び回路部品を共用
化したものである。即ち、第１の高電力半導体ユニット
の第２のエミッタ電極パターン１５ｂと第２の高電力半
導体ユニットの第１のエミッタ電極パターン１５ａとを
共用させ、共通のエミッタ電極パターン１５’とし、さ
らに、第１の高電力半導体ユニットの第２のエミッタ端
子１９ｂと第２の高電力半導体ユニットの第１のエミッ
タ端子１９ａとを共用させ、共通のエミッタ端子１９’
にするとともに、第１の高電力半導体ユニットのゲート
端子２０と第２の高電力半導体ユニットのゲート端子２
０とを共用させ、共通のゲート端子２０’としたもので
ある。そして、第４の実施例の構成は、これらの構成を
除けば、第３の実施例の構成と同じであるので、第４の
実施例の構成については、これ以上の説明を省略する。
【００３６】また、第４の実施例の動作は、前記第３の
実施例の動作とほぼ同じであり、しかも、既に述べた第
２の実施例の動作の説明からも自ずと明らかであるの
で、この第４の実施例の動作については、その説明を省
略する。
実施例の動作とほぼ同じであり、しかも、既に述べた第
２の実施例の動作の説明からも自ずと明らかであるの
で、この第４の実施例の動作については、その説明を省
略する。
【００３７】第４の実施例によれば、第３の実施例で期
待できる効果の他に、共通のエミッタ電極パターン１
５’の幅を第１及び第２のエミッタ電極パターン１５
ａ、１５ｂの幅よりも広くなるように構成すれば、共通
のエミッタ電極パターン１５’とその両側に配置のダイ
オードチップ２のアノードボンディングパッドとの間の
金属ワイヤ８の橋絡接続、及び、共通のエミッタ電極パ
ターン１５’とその両側に配置されたＩＧＢＴチップ１
４のエミッタボンディングパッド１７との間の金属ワイ
ヤ８の橋絡接続を同時に行うことが可能になり、第３の
実施例のに比べて、全体の構成が簡略になり、小型化が
図れるという効果が期待できる。
待できる効果の他に、共通のエミッタ電極パターン１
５’の幅を第１及び第２のエミッタ電極パターン１５
ａ、１５ｂの幅よりも広くなるように構成すれば、共通
のエミッタ電極パターン１５’とその両側に配置のダイ
オードチップ２のアノードボンディングパッドとの間の
金属ワイヤ８の橋絡接続、及び、共通のエミッタ電極パ
ターン１５’とその両側に配置されたＩＧＢＴチップ１
４のエミッタボンディングパッド１７との間の金属ワイ
ヤ８の橋絡接続を同時に行うことが可能になり、第３の
実施例のに比べて、全体の構成が簡略になり、小型化が
図れるという効果が期待できる。
【００３８】続いて、図５は、本発明に係わる電力用半
導体装置の第５の実施例を示す上面図であって、電力用
半導体装置に３つの半導体チップが配置され、その中
で、２つがＩＧＢＴチップであり、他の１つがダイオー
ドチップである例を示すものである。
導体装置の第５の実施例を示す上面図であって、電力用
半導体装置に３つの半導体チップが配置され、その中
で、２つがＩＧＢＴチップであり、他の１つがダイオー
ドチップである例を示すものである。
【００３９】図５において、２１は第２のＩＧＢＴチッ
プ、２３はゲート電極パターン、２４は第２のエミッタ
ボンディングパッド、２５は第２のゲートボンディング
パッドであり、その他、図２に示された構成要素と同じ
構成要素については同じ符号を付けている。
プ、２３はゲート電極パターン、２４は第２のエミッタ
ボンディングパッド、２５は第２のゲートボンディング
パッドであり、その他、図２に示された構成要素と同じ
構成要素については同じ符号を付けている。
【００４０】第５の実施例は、図２に図示されている第
２の実施例に、第２のＩＧＢＴチップ２１を付加配置さ
せ、その付加配置に伴って、一部の構成部品の配置個所
等を変更させたものである。即ち、第２のＩＧＢＴチッ
プ２４が、ダイオードチップ２とＩＧＢＴチップ１４と
の間に配置されており、第２のＩＧＢＴチップ２４の両
側に、第１のエミッタ電極パターン１５ａと第２のエミ
ッタ電極パターン１５ｂがそれぞれ配置される。ゲート
電極パターン２３が、第２のエミッタ電極パターン１５
ｂに平行の位置に配置される。この場合、図５に図示さ
れていないが、第２のＩＧＢＴチップ２４は、全体が複
数のＩＧＢＴセルに分割され、これらＩＧＢＴセルに対
応して２列の第２のエミッタボンディングパッド２４
が、第１のエミッタ電極パターン１５ａ及び第２のエミ
ッタ電極パターン１５ｂに平行になるように設けられ、
同時に、これらＩＧＢＴセルに共通の１つのゲートボン
ディングパッド２５が設けられる。第１のエミッタ電極
パターン１５ａとそれに近い側の一方の列の第２のエミ
ッタボンディングパッド２４との間、及び、第２のエミ
ッタ電極パターン１５ｂとそれに近い側の他方の列の第
２のエミッタボンディングパッド２４との間には、それ
ぞれ、最短距離で結ばれるように金属ワイヤ８が橋絡接
続され、ゲート電極パターン２３とＩＧＢＴチップ１４
のゲートボンディングパッド１８との間、及び、ゲート
電極パターン２３と第２のＩＧＢＴチップ２４のゲート
ボンディングパッド２５の間にも、それぞれ、金属ワイ
ヤ８が橋絡接続される。また、第２のＩＧＢＴチップ２
４の付加配置に伴って、第１のエミッタ電極パターン１
５ａとダイオードチップ２の一方の列のアノードボンデ
ィングパッドとの間、及び、第２のエミッタ電極パター
ン１５ｂとダイオードチップ２の他方の列のアノードボ
ンディングパッドとの間には、それぞれ、前述の第２の
実施例の同個所に接続されている金属ワイヤ８の数の約
２倍の数の金属ワイヤ８が橋絡接続されている。そし
て、第５の実施例の構成は、これらの構成部分を除け
ば、第２の実施例の構成と同じであるので、第５の実施
例の構成については、これ以上の説明を省略する。
２の実施例に、第２のＩＧＢＴチップ２１を付加配置さ
せ、その付加配置に伴って、一部の構成部品の配置個所
等を変更させたものである。即ち、第２のＩＧＢＴチッ
プ２４が、ダイオードチップ２とＩＧＢＴチップ１４と
の間に配置されており、第２のＩＧＢＴチップ２４の両
側に、第１のエミッタ電極パターン１５ａと第２のエミ
ッタ電極パターン１５ｂがそれぞれ配置される。ゲート
電極パターン２３が、第２のエミッタ電極パターン１５
ｂに平行の位置に配置される。この場合、図５に図示さ
れていないが、第２のＩＧＢＴチップ２４は、全体が複
数のＩＧＢＴセルに分割され、これらＩＧＢＴセルに対
応して２列の第２のエミッタボンディングパッド２４
が、第１のエミッタ電極パターン１５ａ及び第２のエミ
ッタ電極パターン１５ｂに平行になるように設けられ、
同時に、これらＩＧＢＴセルに共通の１つのゲートボン
ディングパッド２５が設けられる。第１のエミッタ電極
パターン１５ａとそれに近い側の一方の列の第２のエミ
ッタボンディングパッド２４との間、及び、第２のエミ
ッタ電極パターン１５ｂとそれに近い側の他方の列の第
２のエミッタボンディングパッド２４との間には、それ
ぞれ、最短距離で結ばれるように金属ワイヤ８が橋絡接
続され、ゲート電極パターン２３とＩＧＢＴチップ１４
のゲートボンディングパッド１８との間、及び、ゲート
電極パターン２３と第２のＩＧＢＴチップ２４のゲート
ボンディングパッド２５の間にも、それぞれ、金属ワイ
ヤ８が橋絡接続される。また、第２のＩＧＢＴチップ２
４の付加配置に伴って、第１のエミッタ電極パターン１
５ａとダイオードチップ２の一方の列のアノードボンデ
ィングパッドとの間、及び、第２のエミッタ電極パター
ン１５ｂとダイオードチップ２の他方の列のアノードボ
ンディングパッドとの間には、それぞれ、前述の第２の
実施例の同個所に接続されている金属ワイヤ８の数の約
２倍の数の金属ワイヤ８が橋絡接続されている。そし
て、第５の実施例の構成は、これらの構成部分を除け
ば、第２の実施例の構成と同じであるので、第５の実施
例の構成については、これ以上の説明を省略する。
【００４１】第５の実施例の動作は、ＩＧＢＴチップ１
４と第２のＩＧＢＴチップ２４の２つが並列接続されて
おり、このＩＧＢＴチップ部分の電流容量が大きくなっ
ている点において第２の実施例とやや異なっているもの
の、既に述べた第２の実施例の動作の説明から自ずと明
らかであるので、第５の実施例の動作についても、その
説明を省略する。
４と第２のＩＧＢＴチップ２４の２つが並列接続されて
おり、このＩＧＢＴチップ部分の電流容量が大きくなっ
ている点において第２の実施例とやや異なっているもの
の、既に述べた第２の実施例の動作の説明から自ずと明
らかであるので、第５の実施例の動作についても、その
説明を省略する。
【００４２】第５の実施例によれば、第２の実施例で期
待できる効果の他に、動作時に２つのＩＧＢＴチップ１
４と第２のＩＧＢＴチップ２４の各ＩＧＢＴセルを流れ
る電流のアンバランスがなくなり、各ＩＧＢＴセルに接
続された金属ワイヤ８の発熱に伴う温度変化の差を小さ
くでき、半田層１１の寿命のばらつきを小さくすること
ができる他に、ゲート電極パターン２３を、第２のエミ
ッタ電極パターン１５ｂに並列配置しているので、モジ
ュール構造の電力用半導体装置の長さ方向（ゲート電極
パターン２３等の長さ方向）に制限がある場合に、ゲー
ト電極２０の共通化を図って全体構成を小型にすること
ができ、ゲート電極パターン２３に接続される電流容量
の小さな金属ワイヤ８に比べ、第２のエミッタ電極パタ
ーン１５ｂに接続される電流容量の大きな金属ワイヤ８
の劣化を有効に防止できるという効果が期待できる。
待できる効果の他に、動作時に２つのＩＧＢＴチップ１
４と第２のＩＧＢＴチップ２４の各ＩＧＢＴセルを流れ
る電流のアンバランスがなくなり、各ＩＧＢＴセルに接
続された金属ワイヤ８の発熱に伴う温度変化の差を小さ
くでき、半田層１１の寿命のばらつきを小さくすること
ができる他に、ゲート電極パターン２３を、第２のエミ
ッタ電極パターン１５ｂに並列配置しているので、モジ
ュール構造の電力用半導体装置の長さ方向（ゲート電極
パターン２３等の長さ方向）に制限がある場合に、ゲー
ト電極２０の共通化を図って全体構成を小型にすること
ができ、ゲート電極パターン２３に接続される電流容量
の小さな金属ワイヤ８に比べ、第２のエミッタ電極パタ
ーン１５ｂに接続される電流容量の大きな金属ワイヤ８
の劣化を有効に防止できるという効果が期待できる。
【００４３】次に、図６は、本発明に係わる電力用半導
体装置の第６の実施例を示す構造図であって、（ａ）は
その上面図、（ｂ）は上面図のＡ−Ａ’線部分の断面図
であり、図２に図示されている第２の実施例の各電極パ
ターンの絶縁状態の確保のために、絶縁板３と各電極パ
ターンとの間に第２の絶縁板を配置したものである。
体装置の第６の実施例を示す構造図であって、（ａ）は
その上面図、（ｂ）は上面図のＡ−Ａ’線部分の断面図
であり、図２に図示されている第２の実施例の各電極パ
ターンの絶縁状態の確保のために、絶縁板３と各電極パ
ターンとの間に第２の絶縁板を配置したものである。
【００４４】図６（ａ）、（ｂ）において、２６は第２
の絶縁板、２７は半田層、２８は第２の金属層であり、
その他、図２に示された構成要素と同じ構成要素につい
ては同じ符号を付けている。
の絶縁板、２７は半田層、２８は第２の金属層であり、
その他、図２に示された構成要素と同じ構成要素につい
ては同じ符号を付けている。
【００４５】第６の実施例は、第２の実施例における第
１及び第２のエミッタ電極パターン１５ａ、１５ｂを絶
縁板３上に形成する場合に、絶縁特性の確保のために、
第２の絶縁板２６を介在配置させたものである。即ち、
絶縁板３上に、銅（Ｃｕ）箔等からなる第２の金属層２
８が接合され、この第２の金属層２８上に半田層２７を
介して第２の絶縁板２６が接合配置され、さらに、この
第２の絶縁板２６上に半田層２７を介して第１及び第２
のエミッタ電極パターン１５ａ、１５ｂがそれぞれ接合
配置されているものである。そして、第６の実施例の構
成は、これらの構成部分を除けば、第２の実施例の構成
と同じであるので、第６の実施例の構成については、こ
れ以上の説明を省略する。
１及び第２のエミッタ電極パターン１５ａ、１５ｂを絶
縁板３上に形成する場合に、絶縁特性の確保のために、
第２の絶縁板２６を介在配置させたものである。即ち、
絶縁板３上に、銅（Ｃｕ）箔等からなる第２の金属層２
８が接合され、この第２の金属層２８上に半田層２７を
介して第２の絶縁板２６が接合配置され、さらに、この
第２の絶縁板２６上に半田層２７を介して第１及び第２
のエミッタ電極パターン１５ａ、１５ｂがそれぞれ接合
配置されているものである。そして、第６の実施例の構
成は、これらの構成部分を除けば、第２の実施例の構成
と同じであるので、第６の実施例の構成については、こ
れ以上の説明を省略する。
【００４６】第６の実施例の動作は、既に述べた第２の
実施例の動作の説明から自ずと明らかであるので、第６
の実施例の動作についても、その説明を省略する。
実施例の動作の説明から自ずと明らかであるので、第６
の実施例の動作についても、その説明を省略する。
【００４７】第６の実施例によれば、第２の実施例で期
待できる効果の他に、第１及び第２のエミッタ電極パタ
ーン１５ａ、１５ｂの支持基板１に対する絶縁特性が向
上するという効果が期待できる。
待できる効果の他に、第１及び第２のエミッタ電極パタ
ーン１５ａ、１５ｂの支持基板１に対する絶縁特性が向
上するという効果が期待できる。
【００４８】なお、第６の実施例においては、第２の絶
縁板２６を第１及び第２のエミッタ電極パターン１５
ａ、１５ｂに介在配置させた例を挙げて説明したが、ゲ
ート電極パターン１６にも同様に第２の絶縁板２６を介
在配置させるようにしてもよい。
縁板２６を第１及び第２のエミッタ電極パターン１５
ａ、１５ｂに介在配置させた例を挙げて説明したが、ゲ
ート電極パターン１６にも同様に第２の絶縁板２６を介
在配置させるようにしてもよい。
【００４９】また、第６の実施例において、ダイオード
チップ２のアノード電流容量やＩＧＢＴチップ１４のエ
ミッタ電流容量が大きく、第１及び第２のエミッタ電極
パターン１５ａ、１５ｂ等の放熱を行う場合には、第２
の絶縁板２６がこの放熱機能の妨げになるので、第１及
び第２のエミッタ電極パターン１５ａ、１５ｂには第２
の絶縁板２６を介在配置させず、ゲート電極パターン１
６だけに第２の絶縁板２６を介在配置させるようにして
もよい。
チップ２のアノード電流容量やＩＧＢＴチップ１４のエ
ミッタ電流容量が大きく、第１及び第２のエミッタ電極
パターン１５ａ、１５ｂ等の放熱を行う場合には、第２
の絶縁板２６がこの放熱機能の妨げになるので、第１及
び第２のエミッタ電極パターン１５ａ、１５ｂには第２
の絶縁板２６を介在配置させず、ゲート電極パターン１
６だけに第２の絶縁板２６を介在配置させるようにして
もよい。
【００５０】さらに、図７は、前記第２乃至第６の各実
施例において、ＩＧＢＴチップ１４（及び／または第２
のＩＧＢＴチップ２４）の各ＩＧＢＴセルの配置状態の
他の例を示す上面図である。
施例において、ＩＧＢＴチップ１４（及び／または第２
のＩＧＢＴチップ２４）の各ＩＧＢＴセルの配置状態の
他の例を示す上面図である。
【００５１】図７において、図２に示された構成要素と
同じ構成要素には同じ符号を付けている。
同じ構成要素には同じ符号を付けている。
【００５２】第７の実施例は、ＩＧＢＴチップ１４にお
ける第１のエミッタ電極パターン１５ａ側に、第１のエ
ミッタ電極パターン１５ａに平行に第１の２列のエミッ
タボンディングパッド１７が形成されるように、また、
第２のエミッタ電極パターン１５ｂ側に、第２のエミッ
タ電極パターン１５ｂに平行に第２の２列のエミッタボ
ンディングパッド１７が形成されるように各ＩＧＢＴセ
ルを配置構成し、各ＩＧＢＴセルに共通のゲートボンデ
ィングパッド１８を略中央部分に形成したものである。
そして、第１のエミッタ電極パターン１５ａと第１の２
列のエミッタボンディングパッド１７との間にはそれぞ
れ金属ワイヤ８が橋絡接続され、第２のエミッタ電極パ
ターン１５ｂと第２の２列のエミッタボンディングパッ
ド１７との間にもそれぞれ金属ワイヤ８が橋絡接続さ
れ、ゲート電極パターン１６と共通のゲートボンディン
グパッド１８の間にも金属ワイヤ８が橋絡接続される。
ける第１のエミッタ電極パターン１５ａ側に、第１のエ
ミッタ電極パターン１５ａに平行に第１の２列のエミッ
タボンディングパッド１７が形成されるように、また、
第２のエミッタ電極パターン１５ｂ側に、第２のエミッ
タ電極パターン１５ｂに平行に第２の２列のエミッタボ
ンディングパッド１７が形成されるように各ＩＧＢＴセ
ルを配置構成し、各ＩＧＢＴセルに共通のゲートボンデ
ィングパッド１８を略中央部分に形成したものである。
そして、第１のエミッタ電極パターン１５ａと第１の２
列のエミッタボンディングパッド１７との間にはそれぞ
れ金属ワイヤ８が橋絡接続され、第２のエミッタ電極パ
ターン１５ｂと第２の２列のエミッタボンディングパッ
ド１７との間にもそれぞれ金属ワイヤ８が橋絡接続さ
れ、ゲート電極パターン１６と共通のゲートボンディン
グパッド１８の間にも金属ワイヤ８が橋絡接続される。
【００５３】この場合、各金属ワイヤ８は、第１及び第
２の２列のエミッタボンディングパッド１７に接続され
るものの中で、第１及び第２のエミッタ電極パターン１
５ａ、１５ｂに近い側の列のエミッタボンディングパッ
ド１７に接続されるものの長さが、第１及び第２のエミ
ッタ電極パターン１５ａ、１５ｂに遠い側の列のエミッ
タボンディングパッド１７に接続されるものの長さに比
べて若干長くなるが、全体的に見て、各金属ワイヤ８の
長さの間に大きなバラツキがあるということはできない
ものであって、図２等に図示されているＩＧＢＴチップ
１４（及び／または第２のＩＧＢＴチップ２４）と同様
に使用し、同等の機能を発揮させることが可能である。
２の２列のエミッタボンディングパッド１７に接続され
るものの中で、第１及び第２のエミッタ電極パターン１
５ａ、１５ｂに近い側の列のエミッタボンディングパッ
ド１７に接続されるものの長さが、第１及び第２のエミ
ッタ電極パターン１５ａ、１５ｂに遠い側の列のエミッ
タボンディングパッド１７に接続されるものの長さに比
べて若干長くなるが、全体的に見て、各金属ワイヤ８の
長さの間に大きなバラツキがあるということはできない
ものであって、図２等に図示されているＩＧＢＴチップ
１４（及び／または第２のＩＧＢＴチップ２４）と同様
に使用し、同等の機能を発揮させることが可能である。
【００５４】なお、以上の各実施例においては、半導体
チップとして、ダイオードチップ２のみを用いた例、及
び、ダイオードチップ２と１つ以上のＩＧＢＴチップ１
４、２４とを用いた例を挙げて説明したが、本発明の電
力用半導体装置は、半導体チップとして、ダイオードチ
ップ２やＩＧＢＴチップ１４、２４を用いた例に限定さ
れるものではなく、既知の他の機能を有するチップ、例
えば、ＧＴＯ（ゲートターンオフ）サイリスタチップを
用いてもよいことは勿論である。また、本発明の電力用
半導体装置において、使用される半導体チップの数は、
前記各実施例に示された数のものに限られるものではな
く、任意の数の半導体チップを用いることができる。
チップとして、ダイオードチップ２のみを用いた例、及
び、ダイオードチップ２と１つ以上のＩＧＢＴチップ１
４、２４とを用いた例を挙げて説明したが、本発明の電
力用半導体装置は、半導体チップとして、ダイオードチ
ップ２やＩＧＢＴチップ１４、２４を用いた例に限定さ
れるものではなく、既知の他の機能を有するチップ、例
えば、ＧＴＯ（ゲートターンオフ）サイリスタチップを
用いてもよいことは勿論である。また、本発明の電力用
半導体装置において、使用される半導体チップの数は、
前記各実施例に示された数のものに限られるものではな
く、任意の数の半導体チップを用いることができる。
【００５５】
【発明の効果】以上説明したように、本発明によれば、
半導体チップ２、１４、２４に複数列のボンディングパ
ッド１７を並列に配置形成し、かつ、この半導体チップ
２、１４、２４の両側に、これら複数列のボンディング
パッド１７に略平行に、この半導体チップ２、１４、２
４に対応した第１及び第２の電極パターン５ａ、５ｂ、
１５ａ、１５ｂ、２２ａ、２２ｂをそれぞれ配置し、第
１の電極パターン５ａ、１５ａ、２２ａとこの第１の電
極パターン５ａ、１５ａ、２２ａに近接配置された少な
くとも１列のボンディングパッド１７との間、及び、第
２の電極パターン５ｂ、１５ｂ、２２ｂとこの第２の電
極パターン５ｂ、１５ｂ、２２ｂに近接配置された少な
くとも１列のボンディングパッド１７との間にそれぞれ
金属ワイヤ８を橋絡接続したので、半導体チップ２、１
４、２４から見たとき、金属ワイヤ８は半導体チップ
２、１４、２４の両側に導出され、しかも、各列のボン
ディングパッド１７とそれに対応する電極パターン５
ａ、５ｂ、１５ａ、１５ｂ、２２ａ、２２ｂとの間の距
離は配置上最短になり、それぞれの金属ワイヤ８の長さ
は最小限のもので、かつ、それらの長さは略等しくなる
という効果がある。
半導体チップ２、１４、２４に複数列のボンディングパ
ッド１７を並列に配置形成し、かつ、この半導体チップ
２、１４、２４の両側に、これら複数列のボンディング
パッド１７に略平行に、この半導体チップ２、１４、２
４に対応した第１及び第２の電極パターン５ａ、５ｂ、
１５ａ、１５ｂ、２２ａ、２２ｂをそれぞれ配置し、第
１の電極パターン５ａ、１５ａ、２２ａとこの第１の電
極パターン５ａ、１５ａ、２２ａに近接配置された少な
くとも１列のボンディングパッド１７との間、及び、第
２の電極パターン５ｂ、１５ｂ、２２ｂとこの第２の電
極パターン５ｂ、１５ｂ、２２ｂに近接配置された少な
くとも１列のボンディングパッド１７との間にそれぞれ
金属ワイヤ８を橋絡接続したので、半導体チップ２、１
４、２４から見たとき、金属ワイヤ８は半導体チップ
２、１４、２４の両側に導出され、しかも、各列のボン
ディングパッド１７とそれに対応する電極パターン５
ａ、５ｂ、１５ａ、１５ｂ、２２ａ、２２ｂとの間の距
離は配置上最短になり、それぞれの金属ワイヤ８の長さ
は最小限のもので、かつ、それらの長さは略等しくなる
という効果がある。
【００５６】また、本発明によれば、半導体チップ２、
１４、２４に接続される各金属ワイヤ８の長さが短く、
かつ、略等しいものになるので、金属ワイヤ８における
振動の発生や通電による自己発熱の影響を大幅に除去す
ることができ、かつ、これら金属ワイヤ８の寿命を既知
のものに比べて大幅に向上させることができ、全体的に
小型で、かつ、高信頼性を有する電力用半導体装置を得
ることができるという効果がある。
１４、２４に接続される各金属ワイヤ８の長さが短く、
かつ、略等しいものになるので、金属ワイヤ８における
振動の発生や通電による自己発熱の影響を大幅に除去す
ることができ、かつ、これら金属ワイヤ８の寿命を既知
のものに比べて大幅に向上させることができ、全体的に
小型で、かつ、高信頼性を有する電力用半導体装置を得
ることができるという効果がある。
【図１】本発明に係わる電力用半導体装置の第１の実施
例を示す構造図である。
例を示す構造図である。
【図２】本発明に係わる電力用半導体装置の第２の実施
例を示す構造図である。
例を示す構造図である。
【図３】本発明に係わる電力用半導体装置の第３の実施
例を示す上面図である。
例を示す上面図である。
【図４】本発明に係わる電力用半導体装置の第４の実施
例を示す上面図である。
例を示す上面図である。
【図５】本発明に係わる電力用半導体装置の第５の実施
例を示す上面図である。
例を示す上面図である。
【図６】本発明に係わる電力用半導体装置の第６の実施
例を示す構造図である。
例を示す構造図である。
【図７】第２乃至第６の各実施例において、ＩＧＢＴチ
ップの各ＩＧＢＴセルの配置状態の他の例を示す上面図
である。
ップの各ＩＧＢＴセルの配置状態の他の例を示す上面図
である。
【図８】半導体チップ内の電流量のアンバランスの発生
を防ぐようにした既知の手段の一例を示す構成図であ
る。
を防ぐようにした既知の手段の一例を示す構成図であ
る。
【図９】既知のモジュール構造の電力用半導体装置の配
置の一例を示す上面図である。
置の一例を示す上面図である。
１ 支持基板 ２ ダイオードチップ（半導体チップ） ３ 絶縁板 ４ カソード電極パターン ４’ コレクタ電極パターン兼カソード電極パターン ５ａ 第１のアノード電極パターン ５ｂ 第２のアノード電極パターン ６ カソード端子 ６’ コレクタ端子兼カソード端子 ７ａ 第１のアノード端子 ７ｂ 第２のアノード端子 ８ 金属ワイヤ ９ 金属箔 １０、１１、１３、２７ 半田層 １２ 半田止めスリット １４ ＩＧＢＴチップ（半導体チップ） １５ａ 第１のエミッタ電極パターン １５ｂ 第２のエミッタ電極パターン １５’ 共通のエミッタ電極パターン １６ ゲート電極パターン １７ エミッタボンディングパッド １８ ゲートボンディングパッド １９ａ 第１のエミッタ端子兼第１のアノード端子 １９ｂ 第２のエミッタ端子兼第２のアノード端子 １９’ 共通のエミッタ端子 ２０ ゲート端子 ２０’ 共通のゲート端子 ２１ 第２のＩＧＢＴチップ ２３ ゲート電極パターン ２４ 第２のエミッタボンディングパッド ２５ 第２のゲートボンディングパッド ２６ 第２の絶縁板 ２８ 第２の金属層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 関根 茂樹 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 小池 信也 東京都日立市幸町三丁目１番１号 株式会 社日立製作所日立工場内 (72)発明者 国分 秀弥 東京都日立市弁天町三丁目10番２号 日立 原町電子工業株式会社内
Claims (8)
- 【請求項１】 複数のボンディングパッドを有する１個
以上の半導体チップと、前記半導体チップの近傍に設け
られた１個以上の電極パターンと、前記半導体チップの
複数のボンディングパッド及びそれに対応する前記電極
パターンとの間に橋絡接続された複数の金属ワイヤとを
有し、前記１個以上の半導体チップ及び１個以上の電極
パターンが共通の支持基板上に配置された電力用半導体
装置において、前記半導体チップに複数列のボンディン
グパッドを並列に配置形成し、前記半導体チップの両側
に、前記各列のボンディングパッドに略平行に前記半導
体チップに対応した第１及び第２の電極パターンをそれ
ぞれ配置し、前記第１の電極パターンとこの第１の電極
パターンに近接する少なくとも１列のボンディングパッ
ドとの間、及び、前記第２の電極パターンとこの第２の
電極パターン近接した少なくとも１列のボンディングパ
ッドとの間にそれぞれ金属ワイヤを橋絡接続したことを
特徴とする電力用半導体装置。 - 【請求項２】 前記半導体チップに単独のボンディング
パッドを設け、前記第１及び第２の電極パターンの配置
方向に直交した前記半導体チップの一側に第３の電極パ
ターンを配置し、前記単独のボンディングパッドと前記
第３の電極パターンとの間に前記金属ワイヤを橋絡接続
したことを特徴とする請求項１に記載の電力用半導体装
置。 - 【請求項３】 前記半導体チップに単独のボンディング
パッドを設け、前記第１及び第２の電極パターンの中の
いずれか一方の外側に、前記第１及び第２の電極パター
ンに平行して第３の電極パターンを配置し、前記単独の
ボンディングパッドと前記第３の電極パターンとの間に
前記金属ワイヤを橋絡接続したことを特徴とする請求項
１に記載の電力用半導体装置。 - 【請求項４】 前記半導体チップは電圧制御型トランジ
スタからなり、前記独立のボンディングパッド及び前記
第３の電極パターンは前記電圧制御型トランジスタの制
御電極用のものであることを特徴とする請求項２乃至３
のいずれかに記載の電力用半導体装置。 - 【請求項５】 前記共通の支持基板上に前記半導体チッ
プを２個以上並列的に配置し、これら半導体チップの両
側にそれぞれ第１及び第２の電極パターンを配置したこ
とを特徴とする請求項１に記載の電力用半導体装置。 - 【請求項６】 前記共通の支持基板上に前記半導体チッ
プを２個以上並列的に配置し、互いに隣接配置した２つ
の半導体チップの間に設けられる２つの電極パターンの
一方を省き、他方を前記２つの半導体チップに共用させ
たことを特徴とする請求項１に記載の電力用半導体装
置。 - 【請求項７】 前記第１乃至第３の電極パターンの中の
少なくとも１つは、前記支持基板上に付加絶縁板を介し
て配置された高耐絶縁構造のものであることを特徴とす
る請求項１に記載の電力用半導体装置。 - 【請求項８】 前記半導体チップは電圧制御型トランジ
スタからなり、前記電圧制御型トランジスタの制御電極
用の前記第３の電極パターンだけが前記支持基板上に前
記付加絶縁板を介して配置された高耐絶縁構造のもので
あることを特徴とする請求項１に記載の電力用半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21401294A JPH0878619A (ja) | 1994-09-07 | 1994-09-07 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21401294A JPH0878619A (ja) | 1994-09-07 | 1994-09-07 | 電力用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878619A true JPH0878619A (ja) | 1996-03-22 |
Family
ID=16648815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21401294A Pending JPH0878619A (ja) | 1994-09-07 | 1994-09-07 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878619A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007012726A (ja) * | 2005-06-29 | 2007-01-18 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| KR101044308B1 (ko) * | 2008-05-20 | 2011-06-29 | 미쓰비시덴키 가부시키가이샤 | 파워 반도체장치 |
| WO2016125363A1 (ja) * | 2015-02-06 | 2016-08-11 | 株式会社 村田製作所 | パワー半導体モジュール |
| DE102015103667A1 (de) * | 2015-03-12 | 2016-09-15 | Infineon Technologies Bipolar Gmbh & Co. Kg | Leistungshalbleitermodul mit verbesserter Bondverbindungstruktur |
| JP2022057189A (ja) * | 2020-09-30 | 2022-04-11 | 三菱電機株式会社 | 半導体装置 |
-
1994
- 1994-09-07 JP JP21401294A patent/JPH0878619A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007012726A (ja) * | 2005-06-29 | 2007-01-18 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| KR101044308B1 (ko) * | 2008-05-20 | 2011-06-29 | 미쓰비시덴키 가부시키가이샤 | 파워 반도체장치 |
| US8258601B2 (en) | 2008-05-20 | 2012-09-04 | Mitsubishi Electric Corporation | Power semiconductor device |
| US8274137B2 (en) | 2008-05-20 | 2012-09-25 | Mitsubishi Electric Corporation | Power semiconductor device |
| WO2016125363A1 (ja) * | 2015-02-06 | 2016-08-11 | 株式会社 村田製作所 | パワー半導体モジュール |
| JPWO2016125363A1 (ja) * | 2015-02-06 | 2017-10-26 | 株式会社村田製作所 | パワー半導体モジュール |
| DE102015103667A1 (de) * | 2015-03-12 | 2016-09-15 | Infineon Technologies Bipolar Gmbh & Co. Kg | Leistungshalbleitermodul mit verbesserter Bondverbindungstruktur |
| CN107210281A (zh) * | 2015-03-12 | 2017-09-26 | 英飞凌科技有限两合公司 | 带有改进的键合连接结构的功率半导体模块 |
| JP2018508126A (ja) * | 2015-03-12 | 2018-03-22 | インフィネオン テクノロジーズ ビポラー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｂｉｐｏｌａｒ ＧｍｂＨ ＆ Ｃｏ． ＫＧ | 改善されたボンディング接続構造部を備えたパワー半導体モジュール |
| CN107210281B (zh) * | 2015-03-12 | 2020-01-31 | 英飞凌科技有限两合公司 | 带有改进的键合连接结构的功率半导体模块 |
| JP2022057189A (ja) * | 2020-09-30 | 2022-04-11 | 三菱電機株式会社 | 半導体装置 |
| US11784156B2 (en) | 2020-09-30 | 2023-10-10 | Mitsubishi Electric Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7880283B2 (en) | High reliability power module | |
| JP2002110905A (ja) | 半導体装置 | |
| KR100284241B1 (ko) | 반도체장치 | |
| JP7428018B2 (ja) | 半導体モジュール | |
| JP6864713B2 (ja) | パワーモジュール構造 | |
| JP7099027B2 (ja) | 半導体装置 | |
| US11864361B2 (en) | Packaged power electronic device, in particular bridge circuit comprising power transistors, and assembling process thereof | |
| JP2015018943A (ja) | パワー半導体モジュールおよびそれを用いた電力変換装置 | |
| CN113228265A (zh) | 半导体组件的电路构造 | |
| JP3228839B2 (ja) | 電力用半導体装置 | |
| US11996344B2 (en) | Semiconductor device | |
| JP2003258178A (ja) | 半導体装置 | |
| US11133303B2 (en) | Semiconductor device and semiconductor arrangement comprising semiconductor devices | |
| JP2000049281A (ja) | 半導体装置 | |
| JP2000058820A (ja) | パワー半導体素子及びパワーモジュール | |
| JP3220366B2 (ja) | 半導体装置 | |
| JPH0878619A (ja) | 電力用半導体装置 | |
| JP2006270112A (ja) | パワー半導体素子及びパワーモジュール | |
| US11887905B2 (en) | Semiconductor device | |
| CN111509996B (zh) | 半导体装置 | |
| WO2020241239A1 (ja) | 半導体装置 | |
| JP3507714B2 (ja) | マルチチップモジュール型半導体装置 | |
| KR20120073302A (ko) | 회로 장치 및 그의 제조 방법 | |
| JP3525823B2 (ja) | 相補型ｉｇｂｔの実装構造 | |
| JPH09135155A (ja) | 半導体装置 |