JPH1174483A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1174483A JPH1174483A JP10150348A JP15034898A JPH1174483A JP H1174483 A JPH1174483 A JP H1174483A JP 10150348 A JP10150348 A JP 10150348A JP 15034898 A JP15034898 A JP 15034898A JP H1174483 A JPH1174483 A JP H1174483A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- trench
- section
- heat treatment
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
のトレンチキャパシタを実現すること。 【解決手段】トレンチ15が形成されたシリコン基板1
1に、減圧下の水素雰囲気中での850℃以上1200
℃以下の熱処理を施す。
Description
タのトレンチなどの溝が表面に形成された半導体基板を
有する半導体装置およびその製造方法に関する。
部分には、多数のトランジスタや抵抗等を電気回路を達
成するようにむすびつけ、1チップ上に集積化して形成
した大規模集積回路(LSI)が多用されている。この
ため、機器全体の性能は、LSI単体の性能と大きく結
び付いている。LSI単体の性能向上は、集積度を高め
ること、つまり、素子の微細化により実現できる。
の問題が起こっている。例えば、DRAMメモリセルの
キャパシタにおいては、キャパシタ面積の減少によっ
て、キャパシタ容量が減少する方向にある。その結果、
メモリ内容が誤って読み出されたり、あるいはα線によ
り記憶内容が破壊されるというソフトエラーが問題とな
っている。
の1つとして、トレンチキャパシタが知られている。ト
レンチキャパシタは、トレンチ側面をキャパシタ面積に
利用することにより、必要な容量を確保するというもの
である。
て形成していた。
イオンエッチング(RIE:Reactive Ion Etching)を
用いて、シリコン基板にトレンチを形成する。次に砒素
ドープトガラス膜を堆積した後、固相拡散により砒素ド
ープトガラス膜中の砒素をトレンチ表面に拡散させ、ト
レンチ表面に容量電極(プレート電極)としての高不純
物濃度の不純物拡散層を形成する。
を形成した後、蓄積電極(ストレージノード電極)とし
ての砒素ドープトアモルファスシリコン膜を堆積して、
トレンチキャパシタは完成する。
以下のような問題がある。
形成されるため、蓄積電極(砒素ドープトアモルファス
シリコン膜)の埋込み形状が劣化しやすい。このような
埋込み形状の劣化は、トレンチ径が縮小化するほど顕著
になる。このため、素子の微細化が困難であった。
レンチ表面に凹凸が生じ、そこに電界が集中し、キャパ
シタ絶縁膜の絶縁耐圧が低下するという問題があった。
Chemical Dry Etching)によりトレンチ表面を滑らかに
することが考えられるが、トレンチ上壁にカラー酸化膜
を形成する場合には、カラー酸化膜とシリコン基板との
選択比を大きく取れないことから、CDEで削られる分
だけカラー酸化膜を厚くする必要がある。
たトレンチ上壁に厚いカラー酸化膜を形成することは困
難である。したがって、上述したCDEによる方法は、
微細化に対応できるものではなく、採用できるものでは
ない。
ンチ形成用の露光マスクとして、矩形パターンの露光マ
スクを用いた場合には、曲率半径の小さい角部を有する
トレンチが形成され、その曲率半径の小さい角部に電界
が集中し、キャパシタ絶縁膜の絶縁耐圧が低下するとい
う問題があった。
拡散源である砒素ドープトガラス膜の膜厚を十分に確保
できなくなり、これによりトレンチ表面に高不純物濃度
の不純物拡散層を形成することが困難になるという問題
があった。
が埋まるほどの膜厚の砒素ドープトガラス膜を堆積して
も、必ずしも高不純物濃度の不純物拡散層が形成される
わけではなく、しかも、この場合には、砒素ドープトガ
ラス膜を後で剥離するのが困難になるという問題もあ
る。
な問題も引き起こす。すなわち、トレンチを砒素ドープ
トアモルファスシリコン膜で埋め込む際にボイドが発生
し、後工程で問題が起こる。
成し、2つのトレンチを含む領域をSTIにより素子分
離を行う場合には、その領域の砒素ドープトアモルファ
スシリコン膜をエッチング除去した後に熱酸化するが、
そのときのエッチングの際にボイドが現れ、そのボイド
の部分の砒素ドープトアモルファスシリコン膜が酸化さ
れ、欠陥が生じるという問題が生じる。
製造プロセスにおいては、必要な容量を確保するため
に、工程数は増加の一途をたどっており、プロセス的な
工夫により、工程数を減らす必要も生じている。
細トレンチキャパシタの形成方法では、RIEにより生
じるトレンチ表面の凹凸により、キャパシタ絶縁膜の絶
縁耐圧が低下という問題があった。
ので、その目的とするところは、素子の微細化に有用な
構造の溝を有する半導体装置およびその製造方法を提供
することにある。
1)に係る半導体装置は、表面に溝が形成された半導体
基板と、前記溝の内部を埋め込む埋込み部材とを有する
半導体装置であって、前記溝をその深さ方向に平行な法
線を有する第1の平面で切断した場合の前記溝の断面を
第1の断面とし、前記溝をその深さ方向に平行な法線を
有し、かつ前記第1の平面よりも前記溝の底に近い第2
の平面で切断した場合の前記溝の断面を第2の断面とし
たときに、第1の断面の面積が第2の断面の面積よりも
小さく、かつ第1の断面における曲率半径の最小値が第
2の断面における曲率半径の最小値よりも小さいという
条件(第1の条件)を満たす第1および第2の断面が存
在することを特徴とする。
トレンチキャパシタのトレンチ、素子分離溝である。
体装置は、表面にアスペクト比が10以上の溝が形成さ
れた半導体基板と、前記溝の内部を埋め込む埋込み部材
とを有する半導体装置であって、前記溝の底から前記溝
の開口方向に前記溝の深さの4/5の距離だけ離れた位
置で、前記溝をその深さ方向に平行な法線を有する第1
の平面で切断した場合の前記溝の断面を第1の断面と
し、前記溝の底から前記溝の開口方向に前記溝の深さの
1/5の距離だけ離れた位置で、前記溝をその深さ方向
に平行な法線を有する第2の平面で切断した場合の前記
溝の断面を第2の断面としたときに、前記第2の断面の
長径を前記第2の断面の短径で割った値が、前記第1の
断面の長径を前記第1の断面の短径で割った値の1.1
倍よりも小さいという条件(第2の条件)を満たすこと
を特徴とする。
トレンチキャパシタのトレンチである。
縁膜を有するトレンチキャパシタに適用した場合におい
て、トレンチのエッチングに四角形のマスクを用いたと
きには、そのキャパシタは以下のような特徴を持ったも
のとなる。
チを切断した場合の断面形状が、カラー絶縁膜の存在す
るところではマスクと同形状の四角形になっており、カ
ラー酸化膜よりも深いところではカラー絶縁膜の存在す
るところよりも曲率半径の最小値が大きくなっており、
かつより滑らかな形状になっている。
体装置は、表面に溝が形成された半導体基板と、前記溝
の内部を埋め込む埋込み部材とを有する半導体装置であ
って、前記溝の深さ方向と垂直な法線を有する平面によ
り前記溝をその中心を通るように切断した場合に、前記
溝径の中心に対して左右非対称な断面形状が存在するこ
とを特徴とする。
置の製造方法は、半導体基板の表面に溝を形成する工程
と、減圧下での処理により前記溝の形状を変形させ、上
記第1または第2の条件を満たす第1および第2の断面
を有する溝を形成する工程と、前記溝の内部を埋込み部
材により埋め込む工程とを有することを特徴とする。ま
た、本発明(請求項6)に係る半導体装置の製造方法
は、半導体基板の表面に溝を形成する工程と、減圧下で
の熱処理により前記溝の形状を変形させ、上記第1また
は第2の条件を満たす第1および第2の断面を有する溝
を形成する工程と、前記溝の内面に不純物を拡散させる
ことにより、前記溝の内面に第1のキャパシタ電極とし
ての不純物拡散層を形成する工程と、前記溝の内部をキ
ャパシタ絶縁膜を介して第2のキャパシタ電極により埋
め込む工程とを有することを特徴とする。
としての不純物を含むガス雰囲気中での熱処理により、
前記ガス雰囲気中の前記不純物を前記溝の内面に拡散さ
せることにより形成することが好ましい。
ントとしての不純物を含むガス雰囲気中での熱処理とを
同一の真空容器内で連続的に行うことが好ましい。
上1200℃以下の温度で行うことが好ましい。
基板の表面が還元されるガス雰囲気中で行うことが好ま
しい。具体的には、SiO2 が還元されるガス雰囲気中
で行うことが好ましい。
で行うことが好ましい。
装置の製造方法は、半導体基板の表面に第1の溝を形成
する工程と、減圧下での第1の熱処理により前記第1の
溝を分離させる工程と、前記半導体基板の表面に第2の
溝を形成する工程と、前記減圧下での第2の熱処理によ
り、前記第1および第2の溝を請求項3に記載の条件を
満たす断面形状を有する溝に変える工程と、この溝の内
部を埋込み部材により埋め込む工程とを有することを特
徴とする。
の温度で行うことが好ましい。
00℃以下の温度で行うことが好ましい。
してから第2の溝を形成することが好ましい。具体的に
は、全面に半導体膜を堆積し、次いで減圧下での熱処理
により前記半導体膜の表面を平坦化する。
面に形成したトレンチの形状を、減圧下の熱処理によ
り、素子の微細化に好ましい形状に変形できることが分
かった。
チの角部、特にトレンチの底の角部を丸めることができ
ることが分かった。このような形状変化により、電界集
中の緩和を図ることができ、これにより絶縁耐圧の向上
を図ることができる。
グの際にトレンチ側面に形成された凹凸を消滅でき、ト
レンチ側面を滑らかにできることが分かった。このよう
な形状変化によっても、電界集中の緩和を図ることがで
き、絶縁耐圧の向上を図ることができる。
ンチの微細化が進んでも、絶縁耐圧の向上を図ることが
できる。
チングにより形成し、エッチングが進むにつれてトレン
チの形状は細くなる。このようなトレンチを有する半導
体基板に対して減圧下の熱処理を施したところ以下のこ
とが分かった。
近い位置での断面面積のほうが底から遠い位置での断面
面積より大きくなる領域を有するトレンチに変形できる
ことが分かった。このような形状変化により、埋込み部
材の埋込み形状を改善できる。これにより、例えば、ト
レンチキャパシタなどの素子の微細化を図れるようにな
る。
徴ある形状変化を特定したものである。図28に、本発
明(請求項2)の溝を模式的に示す。
Eを用いて形成した溝を模式的に示す。矩形の露光マス
クを用いても、現在の露光技術では露光ぼけにより、開
口部が楕円状のエッチングマスクが形成されてしまう。
は、初期は基板は楕円形状にエッチングされるが、深く
掘るに従って基板の面方位依存性が現れるため、矩形形
状にエッチングされていく。
ペクト比が10以上の溝は、その上部(溝の深さの4/
5)では楕円状、下部(溝の深さの1/5)では矩形状
の断面を有している。
nm以上であったが、本発明の減圧下の熱処理を施した
ところ、溝下部の曲率半径の最小値は150nm以上と
なることを確認した。
っている部分が丸まり、トレンチ溝の形状を電界集中の
起こり難い形状に変えられることを確認した。
(請求項1,2)の溝をトレンチキャパシタのトレンチ
に用いたトレンチキャパシタの形成方法である。
ドーパントとしての不純物を含むガス雰囲気中での熱処
理により、つまり気相からの不純物拡散により不純物拡
散層(第1のキャパシタ電極)を形成することが好まし
い。
を溝内面に供給できるので、溝の径が小さくても(溝の
アスペクト比が高くても)、必要な不純物濃度を有する
不純物拡散層を容易に形成できる。
200℃以下で行うことが好ましい。その理由は、シリ
コン基板の場合、減圧下、850℃以上であれば、シリ
コンの表面拡散が生じ、また減圧下、1200℃よりも
高い温度だと、溝が上下に***する現象が起こるからで
ある。
9)のように還元性ガス雰囲気で行うことが好ましい。
これは半導体基板が酸化され、基板表面に酸化膜が形成
されると、半導体基板の構成元素の流動現象が妨げら
れ、溝の形状変化が抑制されるからである。
しての不純物を含むガス雰囲気中での熱処理は、本発明
(請求項7)のように、連続的に行うことが好ましい。
化膜を減圧下の熱処理の際に除去できるので、この自然
酸化膜が除去された状態を保持したまま、ドーパントと
しての不純物を含むガス雰囲気中での熱処理を行なえ
ば、自然酸化膜の除去工程を別途追加する必要がなく、
工程数の削減化を図れるからである。
面形状が非対称になっていれば、同じ深さでも断面形状
が対称の場合に比べて溝の表面積が大きくなる。このた
め、例えばこのような非対称な溝をトレンチキャパシタ
のトレンチに適用すれば、微細化を進めても必要な容量
を確保できるようになる。
の実施の形態(以下、実施形態という)を説明する。
の実施形態に係るトレンチキャパシタを示す図である。
このシリコン基板11上には薄いSiO2 膜12を介し
てシリコン窒化膜13およびSiO2 膜14からなる絶
縁マスクが形成されている。
10以上のトレンチ15が形成されており、このトレン
チ15の上部の側壁から絶縁マスクの側壁にかけてはカ
ラー絶縁膜16が形成されている。トレンチ15は、カ
ラー絶縁膜16および上記絶縁マスクをエッチングマス
クに用いたRIEにより形成したものである。
のX−X´断面をシリコン基板11の上から見た図を示
す。また、図1(c)に、図1(a)のトレンチ15の
Y−Y´断面をシリコン基板11の上から見た図を示
す。
ろのトレンチ15の形状は、絶縁マスクに対応した四角
形であるが(なお、厳密には作用の項で説明したように
楕円形に近い)、カラー絶縁膜16より下の位置のトレ
ンチ15の形状は上記四角形よりも曲率半径の最小値が
大きい形である円形となっている。これは、後述する減
圧下での高温・水素雰囲気中の熱処理による結果であ
る。
の不純物拡散により、容量電極(プレート電極)として
の高不純物濃度のn型不純物拡散層17が形成されてい
る。そして、トレンチ15の内部には、キャパシタ絶縁
膜18(埋込み部材)を介して蓄積電極(ストレージノ
ード電極)としての砒素ドープトアモルファスシリコン
膜19(埋込み部材)が埋め込み形成されている。
ついて説明する。図2、図3にその工程断面図を示す。
基板11の表面に薄いSiO2 膜12を形成した後、こ
のSiO2 膜12上にシリコン窒化膜13、SiO2 膜
14を順次形成する。
12、シリコン窒化膜13、SiO2 膜14をパターニ
ングし、SiO2 膜12、シリコン窒化膜13およびS
iO2 膜14からなり、四角形の開口部を有する絶縁マ
スクを形成した後、これをエッチングマスクに用いて、
シリコン基板11をエッチングし、深さ1.5μmのト
レンチ20を形成する。
0の側壁に例えばSi3 N4 からなるカラー絶縁膜16
を形成する。このカラー絶縁膜16はいわゆる側壁残し
技術により形成する。
に全面にカラー絶縁膜16としての絶縁膜を堆積し、こ
の絶縁膜の全面をRIEすることにより、トレンチ20
の側壁に上記絶縁膜を選択的に残置させる。
2、シリコン窒化膜13およびSiO2 膜14を1つの
絶縁膜21でまとめて示してある。
(シリコン窒化膜、SiO2 膜)およびカラー絶縁膜1
6をエッチングマスクに用いてシリコン基板11をエッ
チングし、シリコン基板11に深さ7μmのトレンチ1
5を形成する。
のY−Y´断面をシリコン基板11の上から見た図を示
す。この図から、この段階ではカラー絶縁膜16より下
の位置のトレンチ15の形状は、四角形であることが分
かる。
素水溶液によりシリコン基板11を処理する。この後、
シリコン基板をチャンバ内に導入し、このチャンバ内に
水素のみを10slm流し、圧力を380Torrとし
た状態で、1000℃、600秒間の熱処理を行う。
に形成されたシリコン基板11の表面の自然酸化膜が除
去され、基板表面のシリコンが露出するので、表面積が
最小になるようなシリコンの表面拡散が生じる。
レンチ15には、長径方向に関しては圧縮し、短径方向
に関しては伸縮するような変形が起こる。
は、図2(c)のトレンチ15の形成時の形状(四角
形)を、曲率半径の最小値が大ききくなるように変形し
た形状(楕円形)となる。その結果、トレンチ15は角
がとれて丸くなる。
前後のトレンチの断面を示す。図4(a)は熱処理前の
断面図、図4(b)は熱処理後の断面図である。また、
図5に、トレンチの短辺側から見た熱処理前後のトレン
チの断面を示す。図5(a)は熱処理前の断面図、図5
(b)は熱処理後の断面図である。
大図も示してある。図から、RIEによりトレンチ15
の内面に形成された凹凸は、熱処理により消滅している
ことが分かる。したがって、熱処理後は、トレンチ15
の内面は、ラフネスの小さい滑らかな形状となる。
形させる前および変形させた後のトレンチを断面SEM
により調べて見た。その結果を図6、図7に示す。図
6、図7はそれぞれ図4、図5に相当するものである。
5は、RIEが進むにつれて、その形状は細くなる。し
かし、図6(b)、図7(b)から、減圧下の熱処理に
より、トレンチ15は、その底部においては、底に近い
位置での断面面積のほうがより大きくなる領域を有する
ように変形していることが分かる。本発明(請求項2)
の1.1倍という値は、このSEMの結果から求めたも
のである。
埋込み形状を改善できる。これにより、例えば、トレン
チキャパシタなどの素子の微細化を図れるようになる。
e )(tilt角:30°)により調べ、その結果を図
8、図9に示す。
らトレンチの深さの1/5の距離だけ離れた位置で、ト
レンチをその深さ方向に垂直な平面で切断して現れた
面、図8(b)は熱処理後の面を示している。
の底からトレンチの深さの4/5の距離だけ離れた位置
で、トレンチをその深さ方向に垂直な平面で切断して現
れた面、図9(b)は熱処理後の面を示している。
6としてシリコン酸化膜を用いた場合における上記熱処
理前後のトレンチ15の顕微鏡写真(断面SEM)を示
す。図10はトレンチ全体を示し、図11はトレンチ中
央部分を示している。各図(a)は熱処理前、各図
(b)は熱処理後を示している。図から、熱処理によっ
てトレンチ15の表面がラフネスが小さく、滑らかな形
状となることが分かる。
素で1%に希釈されたPH3 (ホスフィン)を500s
ccm流し、圧力を200Torrとした状態で、11
00℃、300秒間の熱処理を行なって、図3(e)に
示すように、トレンチ15の内面に、容量電極(プレー
ト電極)としての高不純物濃度のn型不純物拡散層17
を形成する。
い、シリコン基板11が大気に晒されないようにする。
チ15の内面を覆うようにSiO2等からなるキャパシ
タ絶縁膜18を形成した後、トレンチ15内に蓄積電極
(ストレージノード電極)としての砒素アモルファスシ
リコン膜19を埋め込み形成し、トレンチキャパシタが
完成する。
シタの耐圧および従来のトレンチキャパシタの耐圧をI
−V測定により評価した。従来のトレンチキャパシタ
は、トレンチ形状の変形を行うための熱処理が施されて
いないものである。
レンチキャパシタを含み、これらのトレンチキャパシタ
を並列に接続したものを使用した。
す。図からリーク電流log(Jg )が1×10-8A/
cm2 となる電圧Vg を比較すると、従来のキャパシタ
からなる試料が2.25Vであるのに対し、本実施形態
のトレンチキャパシタからなる試料は3Vであることが
分かる。すなわち、本実施形態のトレンチキャパシタ
は、従来のトレンチキャパシタよりも絶縁耐圧が高いこ
とが分かる。
熱処理により、トレンチ15の形成時の形状(四角形)
が、曲率半径の最小値が大ききくなるような形状(円
形)に変化したこと、およびRIEにより生じたトレン
チ15の内面の凹凸が消滅したことから、電界集中が緩
和されたためと考えられる。
ぞれの蓄積電極の埋め込み形状を調べたところ、従来の
試料のトレンチに中央部にはボイドが見られたのに対
し、本実施形態の試料にはボイドを見つけることはでき
なかった。
シタの場合、トレンチ15内にボイドがないので、後工
程でSTIを行う場合に、熱酸化により欠陥が生じると
いう問題は起こらない。
の形状が、その底に近い位置での断面面積のほうがより
大きくなる領域を有するように変形し、蓄積電極である
砒素ドープトアモルファスシリコン膜19の埋め込みが
容易になったためと考えられる。
膜除去)にフッ化水素水溶液を用いたが、塩酸水とオゾ
ン水との混合液を用いて約1.5nmの薄い酸化膜を形
成した場合でも、その後のチャンバ内での熱処理によ
り、上記薄い酸化膜を自然酸化膜とともに除去すること
ができるので、本実施形態と同様の効果が得られる。
17を形成するための、n型不純物を含むガス中での熱
処理の際に、n型不純物源としてPH3 ガスを用いた
が、AsH3 (アルシン)ガスを用いても良い。また、
PH3 ガスの希釈ガスとして、PH3 の分解を抑制する
働きのある水素ガスを用いたが、Heガス等の他のガス
を用いても良い。
形させるための熱処理の際に、チャンバ内の圧力を80
Torr、温度を1000℃に設定したが、減圧下、8
50℃以上であればシリコンの表面拡散が生じるので、
本実施形態の場合と同様にトレンチ形状の形状を変形さ
せることができる。
温度が高いほど顕著となり、トレンチには大きな形状の
変化が生じる。そして、温度が1200℃よりも高くな
ると、図13に示すように、トレンチの底部が***する
現象が起こる。これはSEMにより得たものである。
ための熱処理の温度は、1200℃以下とする必要があ
る。なお、図13は、トレンチを断面SEMにより調
べ、その結果を模写したものである。
熱処理では、シリコンの表面拡散が抑制されることが分
かっており、したがって、最初に水素ガスだけを流し、
次にPH3 ガスのみを流す場合には、Pのドーピングし
ている間はトレンチ形状は変化せず、最初に水素ガスの
みを流した時点で得られる形状が、Pのドーピング後も
維持されることになる。
散を生じせしめるために、水素ガスを流した場合につい
て説明したが、必ずしも水素ガスを流さなくてとも、減
圧下であれば、流動現象自体は起こる。
めには、シリコン基板の表面を酸化し、シリコンの表面
拡散を抑制する働きのある酸素ガスや水蒸気の分圧が低
い環境で、熱処理を行うことが好ましい。
ガスを流すことで、水素の還元作用により、シリコンが
酸化されてSiO2 となる反応が抑制される方向に向か
うので、シリコンを流動させやすくすることができる。
ない環境であっても、シリコンとSiO2 との酸化還元
反応において、還元が進む方向であれば、シリコンの表
面拡散は可能となる。
拡散)は、温度が1000℃以上であれば、図14に示
すように、表面のP濃度が1×1020cm-3であるn型
不純物拡散層(プレート電極)17が得られる。そし
て、このPH3 の気相拡散の場合、表面のP濃度は、図
15に示すように、PH3 ガス分圧に依存することが分
かっている。
17は、従来と同様に、AsSG膜の固相拡散によって
も形成できるが、この方法では、トレンチ径が微細化し
た際に、拡散種(As)の供給がAsSG膜の膜厚によ
って制限されてしまう。
トレンチ径の縮小化が進んでも(アスペクト比が高くな
っても)、気相中から拡散種(P)をトレンチ表面に常
に供給できる。したがって、本実施形態によれば、トレ
ンチ径の縮小化が進んでも必要な量の不純物を含んだn
型不純物拡散層(プレート電極)17を容易に形成でき
る。
化膜の影響を調べてみた。その結果、酸化膜が存在する
場合には、拡散が抑制されることが分かった。したがっ
て、気相拡散を用いるためには、自然酸化膜を除去する
ことが好ましい。このような自然酸化膜の除去は、トレ
ンチ形状を変化させる際の水素雰囲気での高温熱処理に
より可能である。
チ形状を変形させるための熱処理と、n型不純物拡散層
(プレート電極)17を形成するための熱処理(PH3
の気相拡散)とを同一チャンバ内で連続して行うことに
より、耐圧などの向上を図れると同時に、工程数の削減
化も図ることができる。
2の実施形態に係るトレンチキャパシタを示す断面図で
ある。
このシリコン基板31上には薄いSiO2 膜32を介し
てシリコン窒化膜33およびSiO2 膜34からなる絶
縁マスクが形成されている。
の特徴あるトレンチ35が形成されている。このトレン
チ35は、従来のトレンチとは異なり、トレンチ深さ方
向に対して垂直な法線を有する平面によりトレンチ35
をその中心を通るように切断した場合に、トレンチ径の
中心に対して左右非対称な断面形状が存在するものであ
る。上記絶縁膜マスク33,34は、トレンチ35をR
IEにより形成する際にエッチングマスクとして用いら
れたものである。
膜36が形成されている。トレンチ35の表面には、気
相からの不純物拡散により、容量電極(プレート電極)
としての高不純物濃度のn型不純物拡散層37が形成さ
れている。そして、トレンチ35の内部には、キャパシ
タ絶縁膜38(埋込み部材)を介して蓄積電極(ストレ
ージノード電極)としての砒素ドープトアモルファスシ
リコン膜39(埋込み部材)が埋め込み形成されてい
る。
によれば、トレンチ35が非対称な断面形状を有してい
るので、同じ深さでも断面形状が対称の場合(従来)に
比べてトレンチ35の表面積が大きくなる。
も大きな容量が得られるため、トレンチ径が縮小した際
にも必要な容量を確保できるようになる。これにより、
例えばDRAMセルのさらなる高密度化を図れるように
なる。
成方法について説明する。図17、図18にその工程断
面図を示す。
ン基板31上に絶縁マスク40を形成した後、この絶縁
マスク40をエッチングマスクに用いて、シリコン基板
31をRIE法にてパターニングすることにより、深さ
約7μmのトレンチ35aを形成する。このトレンチ3
5aの大きさは、例えば0.3μm×0.6μmであ
る。この後、絶縁マスク40を除去する。
を行う。このときの熱処理条件は、1100℃、380
Torr、3min、水素流量が10slmである。
aの表面の自然酸化膜が除去され、シリコンの表面拡散
が生じるため、表面積を最小にするようにトレンチ35
aの形状が変形する。その結果、図17(b)に示すよ
うに、トレンチ35aは、その底部から球形に近い形で
分離した形状となる。すなわち、トレンチ35a内が局
所的にシリコンで充填され、トレンチ35aは複数の空
隙領域に分離される図19に、第1の熱処理前後のトレ
ンチ35aの断面SEM写真を示す。図19(a)は熱
処理前、図19(b)は熱処理後の断面SEM写真であ
る。図から、高温での熱処理により、トレンチ35aを
分離できることが確認された。
形状に対し各種条件下で第1の熱処理を行った結果を示
す。これらの図20〜図22は、図23に示すトレンチ
断面(トレンチ35aを基板表面に平行な面で切断した
断面)において、短径をX、長径YとしたときのX/Y
の温度依存性、圧力依存性、時間依存性をそれぞれ示し
ている。
μmの位置における断面の形状から得たものである。ま
た、トレンチ形成直後のX/Yは3であり、図20〜図
22には断面が円となるX/Y(=1)までの温度、圧
力、時間がそれぞれ示されている。
が高く、圧力が低く、時間が長いほど顕著に形状が変化
することが分かる。そして、最終的にはその断面形状が
円となる。ただし、さらに熱処理を継続した場合には、
トレンチ下方から分断されることを確認した。
化は、基板表面が酸化膜や窒化膜等により覆われている
ときには生じない。トレンチ形状を変化させるためには
これらの酸化膜や窒化膜等を除去した後、さらに装置内
で基板表面の自然酸化膜を除去しなければならない。
内の水蒸気分圧を十分に下げる必要がある。この水蒸気
分圧を下げるには、水素を流すことが有効であり、本実
施形態で示した実験(図20〜図22)も水素雰囲気中
で行っている。
中)であれば、表面の自然酸化膜を除去でき、トレンチ
形状を変化させることができる。ただし、水素100%
の雰囲気では、安全性の観点からは爆発の危険性などの
問題があるため、還元性雰囲気が保てる範囲で不活性ガ
スとの混合ガスを用いることが好ましい。
℃の減圧、水素雰囲気中での第2の熱処理によって、シ
リコン基板31の表面を滑らかにした後、600℃まで
降温し、第2の熱処理を行ったのと同一チャンバー内に
て、つまり連続的に厚さ約1μmのアンドープのアモル
ファスシリコン膜41を全面に堆積する。
昇温し、同一チャンバー内で連続的に減圧、水素雰囲気
中で第3の熱処理を行うことによって、図17(d)に
示すように、基板表面を平坦化する。
リコン膜41は固相成長により基板側からエピタキシャ
ル成長し、単結晶のシリコン膜となってシリコン基板3
1と一体化する。そして活性な基板表面のシリコン原子
は、基板表面が平坦となるように表面拡散によりマイグ
レーションする。
基板31上に薄いSiO2 膜32を介してシリコン窒化
膜33およびSiO2 膜34からなる絶縁マスクを形成
する。
ク33,34をマスクにしてRIE法にてシリコン基板
31をパターニングして深さ約7μmの深さのトレンチ
35bを形成する。このとき、トレンチ35aと一部が
重なるようにトレンチ35bを形成する。なお、トレン
チ35a,35bの位置合わせの方法については後述す
る。
5bのレイアウトを示す。これは基板上方から見たもの
である。図18(f)の断面は図24のA−A’断面図
に相当する。
ように、トレンチ35aから多少ずれた位置にトレンチ
35bを形成しても良い。この場合、次工程の第4の熱
処理によりトレンチ同士を合体させることができるた
め、図25(c)に示すようなトレンチ35が得られ
る。
35bの上部の側壁にカラー酸化膜36を形成した後、
トレンチ35a,35bの表面の自然酸化膜を除去する
ために減圧、水素雰囲気中で1000℃の第4の熱処理
を行う。
ように、トレンチ35a,35bの表面の凹凸が緩和さ
れて曲率半径の小さい部位が無くなり、これによりキャ
パシタの電界集中を緩和でき、耐圧の向上を図れる形状
のトレンチ35が完成する。
トレンチ35a,35bを形成した場合も、図25
(b)、図25(c)の形状を経てトレンチの表面が滑
らかな形状に変化するため同様の効果を期待できる。
35は、通常のRIEにより側壁を垂直に形成したトレ
ンチと比較して大きな表面積を持つため、キャパシタ面
積の増大を図ることができ、これによりキャパシタ容量
の増大を図ることができる。
ャンバー内でウエハを大気に晒すことなく連続して、P
H3 (ホスフィン)やAsH3 (アルシン)等のn型不
純物を含むガス雰囲気中での気相からの不純物拡散によ
り、トレンチ35の表面に容量電極(プレート電極)と
しての高不純物濃度のn型不純物拡散層37を形成す
る。
純物拡散層37上にSiO2 等からなるキャパシタ絶縁
膜38を形成した後、トレンチ35の内部に蓄積電極
(ストレージノード電極)としての砒素ドープトアモル
ファスシリコン膜39を埋め込むんで、トレンチキャパ
シタが完成する。
の方法について説明する。
チ35aの形成時に、トレンチキャパシタの形成領域外
に、トレンチ35aよりも径が大きくかつ浅いトレンチ
35' を形成しておくことで、図26(b)に示すよう
に、トレンチ35aを形成した領域の表面を平坦化する
工程で、トレンチ35' を形成した領域の表面は平坦化
されず、トレンチ35' が窪みの形で残るので、これを
合わせマークに用いることにより、トレンチ35aと一
部が重なり合ったトレンチ35bを形成することができ
る。
位置合わせの方法を示す工程図を示す。
(a))に、図27(b)に示すように、シリコン基板
31上の絶縁マスク40をパターニングして、トレンチ
キャパシタの形成領域外に、絶縁物からなるマーク40
aを形成する。
モルファスシリコン膜41を堆積する。
(d)の工程と同様に熱処理によりアモルファスシリコ
ン膜41を単結晶化するとともに、表面を平坦化した
後、エッチバックまたはCMP等により表面を後退させ
てマーク40aの表面を露出させる。このとき、マーク
40aをストッパに用いる。マーク40aの露出面は絶
縁物であり、シリコンとは光学的性質が異なるので、ト
レンチ35bを形成する際の合わせマークとして用いる
ことができる。
程で、アンドープのアモルファスシリコン膜41を堆積
したが、n型やp型の不純物を含んだアモルファスシリ
コン膜を堆積しても良い。
リコン膜を堆積して形成したトレンチキャパシタを例え
ばDRAMのキャパシタに用いれば、MOSトランジス
タのチャネル領域のキャリヤ濃度を制御することができ
る。
リコンの表面拡散は一般には850℃以上であれば生じ
るが、熱処理温度を1100℃よりも高くすると、トレ
ンチの底部側の方が図19に示したように***してしま
う。したがって、トレンチを分離させるための第1の熱
処理は1100℃以上、トレンチ内部の表面の凹凸を緩
和させるための第2〜第4の熱処理は850℃以上11
00℃以下とする必要がある。
37を形成するために用いたPH3(ホスフィン)やA
sH3 (アルシン)を流した雰囲気中では、熱処理によ
る表面拡散が抑制される。
Asをドーピングしている際には、トレンチ35の形状
は変化せず、水素のみを流した時点で得られる形状がn
型不純物拡散層(プレート電極)37のドーピング後も
維持される。
散を生じせしめるために水素を流したが、必ずしも水素
を流さなくとも、減圧下でかつシリコン表面を酸化して
シリコンの表面拡散を抑止する働きのある酸素ガスや水
蒸気等の酸化性ガスの分圧が低い雰囲気中であれば、流
動現象自体は起きる。
水蒸気の分圧が低くなくても、水素の還元作用により、
Siが酸化されてSiO2 となる反応が抑止される方向
に向かうので、Siを流動させやすくすることができ
る。したがって、SiとSiO2 との酸化還元反応にお
いて、還元反応が進む方向であれば、Siの流動は可能
となる。
ものではない。例えば、上記実施形態では、溝がトレン
チキャパシタのトレンチの場合について説明したが、本
発明はSTIなどにおける素子分離溝にも適用できる。
この場合、以下のような効果が得られる。
くなるが、溝の上部の角部も丸くなる。このため、素子
分離溝の埋込みが不十分で、素子分離溝の上部側壁が露
出し、そこにゲート電極が配設された場合における、ゲ
ート電圧による電界集中を緩和することができる。
耐圧の向上を図ることができ、さらに、埋込みが不十分
なところのトランジスタが先にオンするという問題も解
決できる。また、溝の角部が丸くなることにより、素子
分離絶縁膜の埋込みが容易になる。
で、種々変形して実施できる。
面に溝が形成された半導体基板を減圧下で熱処理し、上
記溝の形状を変形させることにより、表面に素子の微細
化に有用な形状の溝が形成された半導体基板を有する半
導体装置を実現できるようになる。
シタを示す図
示す工程断面図
示す工程断面図
チの断面を模式的に示す図
チの断面を模式的に示す図
チの断面の顕微鏡写真
チの断面の顕微鏡写真
だけ離れた位置で、トレンチをその深さ方向に垂直な平
面で切断して現れた面の熱処理前後の顕微鏡写真
だけ離れた位置で、トレンチをその深さ方向に垂直な平
面で切断して現れた面の熱処理前後の顕微鏡写真
場合における熱処理前後のトレンチ全体の断面形状を示
す顕微鏡写真
場合における熱処理前後のトレンチ中央部分の断面形状
を示す顕微鏡写真
び従来のトレンチキャパシタからなる試料のそれぞれの
J−V特性を示す図
レンチの断面の顕微鏡写真
層(プレート電極)のP濃度分布を示す図
分布のPH3 ガス分圧の依存性を示す図
パシタを示す断面図
半を示す工程断面図
半を示す工程断面図
真
(X/Y)の温度依存性を示す図
(X/Y)の圧力依存性を示す図
(X/Y)の時間依存性を示す図
の図
び断面図、ならびに第4の熱処理後のトレンチを示す断
面図
面図
溝を模式的に示す図
材) 20…トレンチ 21…絶縁膜(SiO2 膜/シリコン窒化膜/SiO2
膜) 31…シリコン基板 32…SiO2 膜 33…シリコン窒化膜 34…SiO2 膜 35…トレンチ 35a…トレンチ(第1の溝) 35b…トレンチ(第2の溝) 35’…トレンチ(マーク) 36…カラー酸化膜 37…n型不純物拡散層(プレート電極) 38…キャパシタ絶縁膜(埋込み絶縁膜) 39…砒素ドープトアモルファスシリコン膜(埋込み部
材) 40…絶縁マスク 40a…マーク 41…アモルファスシリコン膜
Claims (10)
- 【請求項1】表面に溝が形成された半導体基板と、前記
溝の内部を埋め込む埋込み部材とを有する半導体装置で
あって、 前記溝をその深さ方向に平行な法線を有する第1の平面
で切断した場合の前記溝の断面を第1の断面とし、前記
溝をその深さ方向に平行な法線を有し、かつ前記第1の
平面よりも前記溝の底に近い第2の平面で切断した場合
の前記溝の断面を第2の断面としたときに、 第1の断面の面積が第2の断面の面積よりも小さく、か
つ第1の断面における曲率半径の最小値が第2の断面に
おける曲率半径の最小値よりも小さいという条件を満た
す第1および第2の断面が存在することを特徴とする半
導体装置。 - 【請求項2】表面にアスペクト比が10以上の溝が形成
された半導体基板と、前記溝の内部を埋め込む埋込み部
材とを有する半導体装置であって、 前記溝の底から前記溝の開口方向に前記溝の深さの4/
5の距離だけ離れた位置で、前記溝をその深さ方向に平
行な法線を有する第1の平面で切断した場合の前記溝の
断面を第1の断面とし、前記溝の底から前記溝の開口方
向に前記溝の深さの1/5の距離だけ離れた位置で、前
記溝をその深さ方向に平行な法線を有する第2の平面で
切断した場合の前記溝の断面を第2の断面としたとき
に、 前記第2の断面の長径を前記第2の断面の短径で割った
値が、前記第1の断面の長径を前記第1の断面の短径で
割った値の1.1倍よりも小さいという条件を満たすこ
とを特徴とする半導体装置。 - 【請求項3】表面に溝が形成された半導体基板と、前記
溝の内部を埋め込む埋込み部材とを有する半導体装置で
あって、 前記溝の深さ方向に垂直な法線を有する平面により前記
溝をその中心を通るように切断した場合に、前記溝径の
中心に対して左右非対称な断面形状が存在することを特
徴とする半導体装置。 - 【請求項4】前記溝は、トレンチキャパシタのトレン
チ、または素子分離溝であることを特徴とする請求項1
ないし請求項3に記載の半導体装置。 - 【請求項5】半導体基板の表面に溝を形成する工程と、 減圧下での処理により前記溝の形状を変形させ、請求項
1または請求項2に記載の条件を満たす第1および第2
の断面を有する溝を形成する工程と、 前記溝の内部を埋込み部材により埋め込む工程とを有す
ることを特徴とする半導体装置の製造方法。 - 【請求項6】半導体基板の表面に溝を形成する工程と、 減圧下での熱処理により前記溝の形状を変形させ、請求
項1または請求項2に記載の条件を満たす第1および第
2の断面を有する溝を形成する工程と、 前記溝の内面に不純物を拡散させることにより、前記溝
の内面に第1のキャパシタ電極としての不純物拡散層を
形成する工程と、 前記溝の内部をキャパシタ絶縁膜を介して第2のキャパ
シタ電極により埋め込む工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項7】ドーパントとしての不純物を含むガス雰囲
気中での熱処理により、前記ガス雰囲気中の前記不純物
を前記溝の内面に拡散させることにより、前記不純物拡
散層を形成することを特徴とする請求項6に記載の半導
体装置の製造方法。 - 【請求項8】前記減圧下の熱処理と、前記ドーパントと
しての不純物を含むガス雰囲気中での熱処理とを同一の
真空容器内で連続的に行うことを特徴とする請求項7に
記載の半導体装置の製造方法。 - 【請求項9】前記減圧下の熱処理を前記半導体基板の表
面が還元されるガス雰囲気中で行うことを特徴とする請
求項6に記載の半導体装置の製造方法。 - 【請求項10】半導体基板の表面に第1の溝を形成する
工程と、 減圧下での第1の熱処理により前記第1の溝を分離させ
る工程と、 前記半導体基板の表面に第2の溝を形成する工程と、 前記減圧下での第2の熱処理により、前記第1および第
2の溝を請求項3に記載の条件を満たす断面形状を有す
る溝に変える工程と、 この溝の内部を埋込み部材により埋め込む工程とを有す
ることを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15034898A JP4330671B2 (ja) | 1997-06-30 | 1998-05-29 | 半導体装置の製造方法 |
US09/106,082 US6100132A (en) | 1997-06-30 | 1998-06-29 | Method of deforming a trench by a thermal treatment |
KR1019980025482A KR100312142B1 (ko) | 1997-06-30 | 1998-06-30 | 반도체장치및그제조방법 |
US09/598,379 US6600189B1 (en) | 1997-06-30 | 2000-06-21 | Semiconductor device and semiconductor device manufacturing method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-174991 | 1997-06-30 | ||
JP17499197 | 1997-06-30 | ||
JP15034898A JP4330671B2 (ja) | 1997-06-30 | 1998-05-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1174483A true JPH1174483A (ja) | 1999-03-16 |
JP4330671B2 JP4330671B2 (ja) | 2009-09-16 |
Family
ID=26479973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15034898A Expired - Fee Related JP4330671B2 (ja) | 1997-06-30 | 1998-05-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4330671B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6599771B2 (en) | 2000-03-30 | 2003-07-29 | Kabushiki Kaisha Toshiba | Thermal infrared sensor and a method of manufacturing the same |
JP2004363551A (ja) * | 2003-05-14 | 2004-12-24 | Denso Corp | 半導体装置の製造方法 |
JP2005150398A (ja) * | 2003-11-14 | 2005-06-09 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体の表面処理方法 |
JP2006156973A (ja) * | 2004-10-25 | 2006-06-15 | Toyota Motor Corp | 絶縁ゲート型半導体装置の製造方法 |
JP2007273794A (ja) * | 2006-03-31 | 2007-10-18 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2007306028A (ja) * | 2007-07-23 | 2007-11-22 | Toshiba Corp | 半導体装置の製造方法 |
US7615816B2 (en) | 2003-07-30 | 2009-11-10 | International Business Machines Corporation | Buried plate structure for vertical dram devices |
JP2010525579A (ja) * | 2007-04-18 | 2010-07-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体構造体及び半導体構造体を形成する方法 |
-
1998
- 1998-05-29 JP JP15034898A patent/JP4330671B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6599771B2 (en) | 2000-03-30 | 2003-07-29 | Kabushiki Kaisha Toshiba | Thermal infrared sensor and a method of manufacturing the same |
JP2004363551A (ja) * | 2003-05-14 | 2004-12-24 | Denso Corp | 半導体装置の製造方法 |
JP4534500B2 (ja) * | 2003-05-14 | 2010-09-01 | 株式会社デンソー | 半導体装置の製造方法 |
US7615816B2 (en) | 2003-07-30 | 2009-11-10 | International Business Machines Corporation | Buried plate structure for vertical dram devices |
JP2005150398A (ja) * | 2003-11-14 | 2005-06-09 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体の表面処理方法 |
JP2006156973A (ja) * | 2004-10-25 | 2006-06-15 | Toyota Motor Corp | 絶縁ゲート型半導体装置の製造方法 |
JP2007273794A (ja) * | 2006-03-31 | 2007-10-18 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2010525579A (ja) * | 2007-04-18 | 2010-07-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体構造体及び半導体構造体を形成する方法 |
JP2007306028A (ja) * | 2007-07-23 | 2007-11-22 | Toshiba Corp | 半導体装置の製造方法 |
JP4550870B2 (ja) * | 2007-07-23 | 2010-09-22 | 株式会社東芝 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4330671B2 (ja) | 2009-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100312142B1 (ko) | 반도체장치및그제조방법 | |
US6617226B1 (en) | Semiconductor device and method for manufacturing the same | |
US7157327B2 (en) | Void free, silicon filled trenches in semiconductors | |
US20060258076A1 (en) | Method of manufacturing non-volatile semiconductor memory | |
US7265015B2 (en) | Use of chlorine to fabricate trench dielectric in integrated circuits | |
JPH0680724B2 (ja) | 絶縁分離のcmos fet集積装置の製造方法 | |
US5963822A (en) | Method of forming selective epitaxial film | |
JP2006310717A (ja) | 固相エピタキシー方式を用いた半導体素子及びその製造方法 | |
JP2006303402A (ja) | 固相エピタキシー方式を用いた半導体素子のコンタクト形成方法 | |
JPH1174483A (ja) | 半導体装置およびその製造方法 | |
JPH11145273A (ja) | 半導体装置の製造方法 | |
JP3983923B2 (ja) | 半導体装置の製造方法 | |
TWI786418B (zh) | 半導體結構及其製造方法 | |
TW202234702A (zh) | 半導體裝置 | |
JPS59108325A (ja) | 半導体装置の製造方法 | |
JPH03101250A (ja) | 半導体装置の製造方法 | |
WO2024040712A1 (zh) | 半导体结构的制作方法及半导体结构 | |
JPH02174140A (ja) | 半導体装置の製造方法 | |
JP2004193205A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2763216B2 (ja) | 半導体装置の製造方法 | |
JPH0410640A (ja) | 半導体装置の製造方法 | |
TW202412172A (zh) | 半導體結構與其製作方法 | |
TWI326494B (en) | Method for forming bottle-shaped trench capacitor | |
JPH02174139A (ja) | 半導体装置の製造方法 | |
JP2906499B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090617 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |