JP4534500B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4534500B2
JP4534500B2 JP2004020266A JP2004020266A JP4534500B2 JP 4534500 B2 JP4534500 B2 JP 4534500B2 JP 2004020266 A JP2004020266 A JP 2004020266A JP 2004020266 A JP2004020266 A JP 2004020266A JP 4534500 B2 JP4534500 B2 JP 4534500B2
Authority
JP
Japan
Prior art keywords
trench
main surface
forming
gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004020266A
Other languages
English (en)
Other versions
JP2004363551A (ja
Inventor
巧 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004020266A priority Critical patent/JP4534500B2/ja
Priority to US10/834,029 priority patent/US20040229420A1/en
Publication of JP2004363551A publication Critical patent/JP2004363551A/ja
Application granted granted Critical
Publication of JP4534500B2 publication Critical patent/JP4534500B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体基板にトレンチゲートを形成し、このトレンチゲート内にゲート電極を形成して構成される半導体装置の製造方法に関するもので、トレンチゲート型のＭＯＳＦＥＴやＩＧＢＴなどに好適である。
トレンチＭＯＳ、トレンチＩＧＢＴといったトレンチ型のゲート構造を有する半導体装置では、シリコン基板上にトレンチを形成した後、トレンチ内壁にゲート絶縁膜を形成し、更にトレンチ内にゲート電極となる導電材料を埋め込むことによってトレンチゲートを形成する。
上記トレンチゲートの形成時、トレンチエッチングに、ドライエッチングなどの異方性エッチングを用いると、トレンチ側壁面や基板内部のトレンチ近傍には結晶欠陥が形成されやすい。この結晶欠陥は素子のＰＮ接合リークや、ゲート酸化膜の特性劣化の原因となる。そこでこのエッチング起因の結晶欠陥を低減するために、トレンチのエッチング後に、ＣＤＥ（ケミカルドライエッチング）やフッ硝酸エッチング等を用いることが従来から知られている。
なお、特許第３３５６１６２号公報に記載されたＭＯＳトランジスタは、トレンチゲートを深くすることでオン抵抗を低減するものであり、例えば深さ３０μｍのトレンチゲートを形成すると、従来のＭＯＳの理論限界値を超えることが可能となる。そこで、深さ３０μｍのトレンチを形成するために、従来のＭＯＳトランジスタのトレンチ形成条件に対して、プラズマ密度を高くし、エッチング時間を長くする必要がある。このような条件の下では、エッチングのダメージが大きくなり、トレンチ近傍に結晶欠陥が発生し易いといった問題がある。
また、ゲート耐圧をはじめとするトレンチゲートの性能を向上させるために、トレンチ近傍における結晶欠陥の回復の他にトレンチ側壁の平坦化、トレンチコーナの開口部および底部の形状改善が必要である。このため、トレンチ形成後に水素などの還元性雰囲気中の高温熱処理を行うことでシリコン原子のマイグレーションを促進させることが提案されている（特許文献１参照）。
図２はトレンチ側壁凹凸高さＲａの水素アニール温度依存性を示した図である。シリコンは水素アニールすることによって流動性を持ち、シリコン原子が最配列することでシリコン表面のｎｍオーダーの凹凸形状が平坦化する。この効果はシリコンの「マイグレーション効果」として知られている。一般にシリコンのマイグレーション効果は図２に示すように、水素雰囲気の熱処理温度によって効果が異なっており、発明者らの実験によれば９５０℃以上で水素アニール処理することで、トレンチ側壁の凹凸は１ｎｍ以下程度まで平坦化できることが分かっている。
図３はトレンチ近傍の結晶欠陥密度の水素アニール温度依存性を示した図である。図２から、トレンチ側壁の平坦化、あるいはコーナー部の丸め処理といった形状改善効果を目的とした場合は９５０℃の熱処理で充分であるが、結晶欠陥を回復させる効果を目的とした場合には図３に示すように、１１５０℃の高温での熱処理が必要とされている。
特開２００２−２３１９４５号公報 特開２０００−３５７７７９号公報
図４はしきい値電圧の水素アニール温度依存性を示した図である。特許文献１にあるトランジスタ製造プロセスにおいて、１１５０℃の熱処理を行った場合、図４に示すようにトランジスタのしきい値電圧が設計値から大きく変動してしまうといったデバイス設計上好ましくない問題がある。これは例えば、半導体装置のドレイン層あるいはソース層といった１×１０19ｃｍ-3以上で形成された高不純物濃度層に含まれる不純物が基板から外方拡散して、チャネル層に付着することによってチャネル濃度が変動することが原因である。つまり欠陥の低減を目的とした高温での熱処理は、一方で外方拡散によるしきい値電圧の変動を起こすという問題点があった。
従って、本発明は上記問題点に鑑みて、外方拡散によるしきい値電圧の変動を起こさず、且つゲート酸化膜の特性劣化を起こさないトレンチ形状にし、更にトレンチ近傍の結晶欠陥を回復させる半導体装置の製造方法の提供を目的とする。
本発明者らは半導体層にトレンチを形成した後に還元性雰囲気下でアニール処理する工程において、トレンチ近傍の結晶欠陥密度が以下のような圧力依存性を有していることを確認した。
図５は、結晶欠陥密度のトレンチゲート深さ依存性を示す図である。深さ３０μｍのトレンチゲートにおいて、水素アニール処理をしないと従来のトレンチゲート（例えば深さ１０μｍのトレンチゲート）に比べて結晶欠陥密度が大きい。水素アニールの圧力を高くする、具体的には２０ｋＰａ以上とすると、結晶欠陥密度の改善が見られ、従来のトレンチゲートと比較して低密度となる。前述の結晶欠陥密度のアニール温度依存性を示す図３から分かるように、９５０℃から１０３０℃にまでの温度範囲においては結晶欠陥密度は大きく変動しないことが確認されている。アニール温度が９５０℃から１０３０℃であれば、図４から基板内の不純物の外方拡散は発生せず、図２からトレンチ内壁の酸化膜形成に好適な形状となるためのマイグレーション効果も充分に得ることができる。つまり、１３ｋＰａ（約１００Ｔｏｒｒ）程度では素子特性に影響する結晶欠陥密度を低減することはできないが、２０ｋＰａ（約１５０Ｔｏｒｒ、ただし、１Ｔｏｒｒ＝１３３．３２２Ｐａ）以上にすることで外方拡散の問題を発生させることなく結晶欠陥の低減が可能になる。更に望ましくは圧力条件を４０ｋＰａ以上にすれば結晶欠陥密度の低減が顕著になり、図５からも明らかな様に１×１０6ｃｍ-2以下の低欠陥密度のトレンチゲートを得ることができる。
そこで、請求項１に記載の発明では、深さが１０μｍ以上となるようにトレンチ（１４）を形成したのち、還元性雰囲気下でアニール処理する工程と、トレンチの内壁にゲート絶縁膜（１５）を形成する工程と、を含む半導体装置の製造方法において、アニール処理は９５０℃以上１０３０℃以下、且つ２０ｋＰａ以上の条件で処理することを特徴としている。
このように半導体基板中に含まれる不純物が外方拡散する温度以下である９５０℃以上１０３０℃以下の温度条件下で、且つ圧力条件を２０ｋＰａ以上、望ましくは請求項２に示すように４０ｋＰａ以上でアニール処理することにより、しきい値を設計値から変動させることなく、良好な形状で且つ結晶欠陥密度の低いトレンチゲートを得ることができる。
このようなアニール処理は、具体的には、主表面（９ａ）および前記主表面の反対面となる裏面（９ｂ）を有し、前記主表面から該主表面の垂直方向に第１導電型のチャネル領域（１２）が延設されていると共に、前記チャネル領域内において前記主表面から垂直方向に第２導電型のソース領域（１３）が延設され、さらに、前記チャネル領域を挟んで前記ソース領域の反対側にドリフト領域（１１）が形成されていると共に、前記主表面から垂直方向に第２導電型のドレイン層（９）が前記チャネル領域から離間するように延設された半導体基板（９）を用意し、主表面から、前記主表面と平行を成す一方向において、前記ソース領域から前記チャネル領域を貫通するように、深さが１０μｍ以上となるトレンチ（１４）を形成した後に実行される。
請求項３に記載の発明のように、還元性雰囲気は水素雰囲気とすれば効率よくマイグレーション効果を得ることができる。
請求項４に記載の発明では、ゲート絶縁膜（７）を形成する工程は、ＣＶＤ法による酸化膜形成工程であることを特徴としている。熱酸化膜をゲート酸化膜として用いる場合、トレンチコーナー部における膜厚を均一にするために、マイグレーション効果を大きくすることでトレンチコーナー部の形状を大きく変形させる必要があった。ＣＶＤ酸化膜では、トレンチコーナー部の形状によらず均一な膜厚となるゲート絶縁膜を形成できるため、トレンチコーナー部の形状を大きく変形させる必要がない。そのため、マイグレーション効果の大小に関係なくトレンチ近傍の結晶欠陥密度を低減することが可能である。
請求項５に記載の発明では、ゲート絶縁膜（７）を形成する工程は、ＣＶＤ法による酸化膜形成工程の後に窒化膜形成工程を行い、次いで熱酸化膜を形成する工程であることを特徴としている。このようにすれば誘電率に優れるＯＮＯ膜と呼ばれる酸化膜／窒化膜／酸化膜の積層のゲート絶縁膜を有する低結晶欠陥密度のトレンチゲートが得られる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
（第１実施形態）
本発明の一実施形態となる製造方法を表した工程図を図１に示し、図１に基づいてトレンチの形成工程の詳細を説明する。図１（ａ）から（ｅ）は工程順に並んでいるものとする。
まず、図１（ａ）はトレンチマスク形成工程を示す。Ｎ+型の半導体基板１０１上にエピタキシャル結晶成長等の技術によりＮ-層２を形成させる。次いで基板表面側からイオン注入等の技術によりＰチャネル層３を形成し、更にマスキング及び基板表面側からのイオン注入等の技術によりＰチャネル層３の表面にＮ+ソース層４を形成する。こうしてＮ+型ドレイン層１とＮ-層２とＰチャネル層３とＮ+ソース層４の、各半導体層を有する半導体基板を用意し、これらの基板主表面側においてＮ+ソース層４とトレンチゲートが接する様にトレンチの形成予定領域６１を設定し、トレンチ形成マスク５となる酸化膜を形成し、そのマスク５を開口させる。
続いて図１（ｂ）はトレンチエッチング工程を示す。マスク５の開口部を通じてＰチャネル層３を貫通してＮ-層２に到達するようドライエッチングしてトレンチ６を形成する。トレンチ６のアスペクト比が高い場合は、一旦形成されたトレンチ６の側壁面にエッチング保護膜、例えば酸化膜を成膜し、再びドライエッチングを進めてトレンチ６の底部を深くしていき、所定深さまで達すると再びドライエッチングを止め、再びトレンチ６の側壁面にエッチング保護膜を成膜する。こうしてドライエッチングを繰り返し、最後にエッチング保護膜を除去することで、高アスペクト比のトレンチ６を形成することができる。
図１（ｃ）は水素アニール工程を示す。この工程は、水素雰囲気下におけるアニールである。例えば、２０ｋＰａの圧力の下、９５０℃で３００ｓｅｃ程度の時間水素アニールを施す。この水素アニールにより、トレンチ６の内壁に形成された凹凸が平坦化されると共に、トレンチ６の近傍における結晶欠陥も修復される。
図１（ｄ）はゲート絶縁膜形成工程を示す。前述の図１（ｃ）に示したマスク５を除去し、ＣＶＤ法によりトレンチ６の内壁にゲート酸化膜７を形成する。
図１（ｅ）はゲート電極形成工程を示す。ゲート酸化膜７を介してトレンチ６内をポリシリコン膜等の導電材料で埋め込み、ポリシリコン膜をパターニングすることでゲート電極８を形成する。
このようにして、トレンチ６内にゲート電極を配置したパワーＭＯＳＦＥＴが形成される。
以上説明したように、トレンチ６の形成工程時において、２０ｋＰａ以上の圧力の下、９５０℃から１０５０℃の温度で水素アニール処理を施すことで、基板内の不純物外方拡散の抑制した状態で、且つトレンチ６の近傍における結晶欠陥を修復できる。その結果、従来の方法により改良されてきたゲート酸化膜の破壊耐圧を損なうことなくリーク電流の発生防止が可能になる。
尚、特許文献２おいて９００℃以上１０００℃以下の温度条件の下、約１３ｋＰａ（１００Ｔｏｒｒ）程度の圧力条件で熱処理した記載がある。この記載の方法は、圧力条件が２０ｋＰａに満たないために、トレンチ６の形状については、ゲート酸化膜７に好適になるが、トレンチ近傍の結晶欠陥はアニール処理によって回復することができず、トレンチ６近傍のＰＮ接合において接合リークが発生してしまう。本実施形態のように２０ｋＰａ以上の圧力条件とすることが重要で、本実施形態の方法によって、基板内の不純物外方拡散の抑制した状態で、トレンチ形状を導電材料等の埋め込みに好適にし、且つトレンチ近傍の結晶欠陥を修復できる。
（第２実施形態）
本発明の一実施形態が適用されて形成されたトレンチゲート型のパワーＭＯＳＦＥＴを図６に示す。
本実施形態に示す半導体装置としてのパワーＭＯＳＦＥＴには、主表面９ａ及び主表面９ａに対して反対面となる裏面９ｂを有するＮ+型基板９が用いられている。この図の矢印で示すＸ方向がＮ+型基板９の厚み方向（主表面９ａ及び裏面９ｂに対して垂直な方向）に対応しており、図の矢印で示すＹ方向及びＺ方向がＮ+型基板９の主表面９ａ及び裏面９ｂと平行な方向に対応している。なお、図のＸ方向、Ｙ方向、Ｚ方向はそれぞれが互いに垂直を成している。
Ｎ+型基板９の主表面９ａから所定深さまでトレンチ１０が形成されており、このトレンチ１０内にＮ-型ドリフト層１１が埋め込まれている。また、Ｎ-型ドリフト層１１内の所定領域には、Ｎ+型基板９の主表面９ａから所定深さまでＰ型チャネル領域（Ｐ型ウェル領域）１２が形成されている。このＰ型チャネル領域１２の深さは例えば１５μｍ以上とされるが、若干Ｎ-型ドリフト層１１よりも浅くされている。
また、Ｐ型チャネル領域１２内において、Ｎ+型基板９の主表面９ａからＰ型チャネル領域１２よりも接合深さが浅い位置までＮ+型ソース領域１３が形成されている。このＮ+型ソース領域１３の深さは１５μｍ以上とされるが、若干Ｐ型チャネル領域１２よりも浅くされている。
さらに、Ｎ+型基板９の主表面９ａから垂直に、つまりＸ方向に略平行にトレンチ１４が掘られている。このトレンチ１４は、Ｎ+型基板９の主表面９ａと平行をなすＹ方向及びトレンチ１４の深さ方向と平行をなすＸ方向の両方向において、Ｎ+型ソース領域１３からＰ型チャネル領域１２を貫通するように形成されている。このトレンチ１４の表面にはゲート酸化膜１５が形成されており、このゲート酸化膜１５を介してトレンチ１４の内部がゲート電極１６で埋め込まれた構成となっている。これらのゲート電極構造は図中Ｚ方向に複数個形成されている。
そして、Ｎ+型基板９の主表面９ａ側に、ゲート電極１６に接続されるゲート配線やＮ+型ソース領域１３およびＰ型チャネル領域１２に接続されるソース電極が形成され、裏面９ｂ側に、ドレイン領域となるＮ+型基板９に接続されるドレイン電極が形成されている。
図６のＡ−Ａ’断面を図７に示す。この図は、トレンチ１５の側壁に沿った部分におけるＭＯＳＦＥＴの断面に相当する。本実施形態のパワーＭＯＳＦＥＴでは、図７において波線で示すように、Ｎ+型ソース領域１３からＰ型チャネル領域１２を貫通するようにトレンチゲートを形成することになる。このため、不純物濃度の高いＮ+型ソース領域１３がトレンチエッチング直後のトレンチ側壁の一部となる。この場合、トレンチエッチング後のアニール処理においては、トレンチ内壁からの外方拡散の問題が発生しやすいが、このトレンチ形成工程の際にも２０ｋＰａ以上の圧力の下、９５０℃から１０５０℃の温度での水素アニール処理を施すことにより第１実施形態と同様の効果を得ることができる。
（他の実施形態）
図１（ｄ）のゲート絶縁膜（７）を形成する工程において、ＣＶＤ法による酸化膜形成工程の後に窒化膜形成工程を行い、次いで熱酸化膜を形成することによって、誘電率に優れるＯＮＯ膜と呼ばれる酸化膜／窒化膜／酸化膜の積層のゲート絶縁膜を有する低結晶欠陥密度のトレンチゲートを得ることができる。
また、これまでは縦型ＭＯＳＦＥＴに本発明を適用しているが、トレンチゲートを有するＭＯＳＦＥＴであれば横型のＭＯＳＦＥＴにも適用することができる。
更に、これまでにＮ型の縦型ＭＯＳＦＥＴについて述べてきたが、Ｐ型であってもよい。
本発明の第１実施形態における縦型ＭＯＳＦＥＴの製造工程を示す図である。 水素アニール処理におけるトレンチ側壁の平坦度の水素アニール温度依存性を示す図である。 水素アニール処理におけるトレンチ近傍の結晶欠陥密度の水素アニール温度依存性を示す図である。 水素アニール処理におけるしきい値電圧の水素アニール温度依存性を示す図である。 結晶欠陥密度のトレンチゲート深さ依存性を示す図である。 本発明の第２実施形態における縦型ＭＯＳＦＥＴの構造を示す図である。 本発明の第２実施形態の構造におけるＡ−Ａ’断面図である。
符号の説明
１…Ｎ+型ドレイン層、２…Ｎ-層、３…Ｐチャネル層、４…Ｎ+ソース層、５…マスク、６…トレンチ、７…ゲート酸化膜、８…ゲート電極、９…Ｎ+型基板、１１…Ｎ-型ドリフト層、１２…Ｐチャネル領域、１３…Ｎ+型ソース領域、１４…トレンチ、１５…ゲート酸化膜、１６…ゲート電極、６１…トレンチ形成予定領域、１０１…半導体基板。

Claims (5)

  1. 主表面（９ａ）および前記主表面の反対面となる裏面（９ｂ）を有し、前記主表面から該主表面の垂直方向に第１導電型のチャネル領域（１２）が延設されていると共に、前記チャネル領域内において前記主表面から垂直方向に第２導電型のソース領域（１３）が延設され、さらに、前記チャネル領域を挟んで前記ソース領域の反対側にドリフト領域（１１）が形成されていると共に、前記主表面から垂直方向に第２導電型のドレイン層（９）が前記チャネル領域から離間するように延設された半導体基板（９）を用意する工程と、
    前記主表面から、前記主表面と平行を成す一方向において、前記ソース領域から前記チャネル領域を貫通するように、深さが１０μｍ以上となるトレンチ（１４）を形成したのち、還元性雰囲気下でアニール処理する工程と、
    前記トレンチの内壁にゲート絶縁膜（１５）を形成する工程と、
    前記ゲート絶縁膜の表面にゲート電極（１６）を形成する工程と、を含んでなる半導体装置の製造方法において、
    前記アニール処理は９５０℃以上１０３０℃以下、且つ２０ｋＰａ以上の条件で処理することを特徴とする半導体装置の製造方法。
  2. 前記アニール処理は９５０℃以上１０３０℃以下、且つ４０ｋＰａ以上の条件で処理することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記還元性雰囲気は水素雰囲気であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記ゲート絶縁膜（７）を形成する工程は、ＣＶＤ法による酸化膜形成工程を含むことを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
  5. 前記ゲート絶縁膜（７）を形成する工程は、ＣＶＤ法による酸化膜形成工程の後に窒化膜形成工程を行い、次いで熱酸化膜を形成する工程を含む工程からなることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
JP2004020266A 2003-05-14 2004-01-28 半導体装置の製造方法 Expired - Fee Related JP4534500B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004020266A JP4534500B2 (ja) 2003-05-14 2004-01-28 半導体装置の製造方法
US10/834,029 US20040229420A1 (en) 2003-05-14 2004-04-29 Method for manufacturing semiconductor device having trench gate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003135543 2003-05-14
JP2004020266A JP4534500B2 (ja) 2003-05-14 2004-01-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004363551A JP2004363551A (ja) 2004-12-24
JP4534500B2 true JP4534500B2 (ja) 2010-09-01

Family

ID=33422135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004020266A Expired - Fee Related JP4534500B2 (ja) 2003-05-14 2004-01-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20040229420A1 (ja)
JP (1) JP4534500B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150398A (ja) * 2003-11-14 2005-06-09 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および半導体の表面処理方法
JP2009141307A (ja) * 2007-11-15 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP5500002B2 (ja) * 2010-08-31 2014-05-21 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5729331B2 (ja) 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP5673601B2 (ja) * 2011-07-10 2015-02-18 株式会社デンソー 半導体基板の製造方法
JP7009933B2 (ja) * 2017-11-03 2022-01-26 株式会社デンソー 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174483A (ja) * 1997-06-30 1999-03-16 Toshiba Corp 半導体装置およびその製造方法
JP2000357779A (ja) * 1999-04-15 2000-12-26 Toshiba Corp 半導体装置及びその製造方法
JP2001326273A (ja) * 2000-05-16 2001-11-22 Denso Corp 半導体装置の製造方法
JP2002231945A (ja) * 2001-02-06 2002-08-16 Denso Corp 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3260944B2 (ja) * 1993-12-15 2002-02-25 三菱電機株式会社 電圧駆動型サイリスタおよびその製造方法
US6100132A (en) * 1997-06-30 2000-08-08 Kabushiki Kaisha Toshiba Method of deforming a trench by a thermal treatment
JP3647676B2 (ja) * 1999-06-30 2005-05-18 株式会社東芝 半導体装置
JP3356162B2 (ja) * 1999-10-19 2002-12-09 株式会社デンソー 半導体装置及びその製造方法
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
KR100338771B1 (ko) * 1999-11-12 2002-05-30 윤종용 수소 어닐링 단계를 포함하는 공정이 간단한 트렌치소자분리방법
US6825087B1 (en) * 1999-11-24 2004-11-30 Fairchild Semiconductor Corporation Hydrogen anneal for creating an enhanced trench for trench MOSFETS
JP4285899B2 (ja) * 2000-10-10 2009-06-24 三菱電機株式会社 溝を有する半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174483A (ja) * 1997-06-30 1999-03-16 Toshiba Corp 半導体装置およびその製造方法
JP2000357779A (ja) * 1999-04-15 2000-12-26 Toshiba Corp 半導体装置及びその製造方法
JP2001326273A (ja) * 2000-05-16 2001-11-22 Denso Corp 半導体装置の製造方法
JP2002231945A (ja) * 2001-02-06 2002-08-16 Denso Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2004363551A (ja) 2004-12-24
US20040229420A1 (en) 2004-11-18

Similar Documents

Publication Publication Date Title
JP4123636B2 (ja) 炭化珪素半導体装置及びその製造方法
US6630389B2 (en) Method for manufacturing semiconductor device
KR0169275B1 (ko) 소자분리영역용의 트렌치구조를 갖춘 반도체장치
CN100477264C (zh) 晶体管及其制造方法
KR940003218B1 (ko) 반도체 장치 및 그 제조방법
US6608354B2 (en) Semiconductor device and method of manufacturing the same
JP3943932B2 (ja) 半導体装置の製造方法
KR100526366B1 (ko) 반도체 장치와 그 제조 방법
JP2701762B2 (ja) 半導体装置及びその製造方法
US6777745B2 (en) Symmetric trench MOSFET device and method of making same
KR100413878B1 (ko) 반도체장치및이의제조방법
US7883971B2 (en) Gate structure in a trench region of a semiconductor device and method for manufacturing the same
JP4842527B2 (ja) 半導体装置の製造方法
US7391077B2 (en) Vertical type semiconductor device
JP4534500B2 (ja) 半導体装置の製造方法
US6566680B1 (en) Semiconductor-on-insulator (SOI) tunneling junction transistor
TWI284348B (en) Method for fabricating raised source/drain of semiconductor device
US11575039B2 (en) Semiconductor device
CN115621120B (zh) 半导体结构及其制备方法
US11417761B1 (en) Transistor structure and method for fabricating the same
US6720224B2 (en) Method for forming transistor of semiconductor device
CN110767741B (zh) Nmos管及其制造方法
KR100833594B1 (ko) 모스펫 소자 및 그 제조방법
JP4096795B2 (ja) 半導体装置及びその製造方法
US7675128B2 (en) Method for forming a gate insulating layer of a semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4534500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140625

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees